JPH0797556B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0797556B2 JPH0797556B2 JP61297575A JP29757586A JPH0797556B2 JP H0797556 B2 JPH0797556 B2 JP H0797556B2 JP 61297575 A JP61297575 A JP 61297575A JP 29757586 A JP29757586 A JP 29757586A JP H0797556 B2 JPH0797556 B2 JP H0797556B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- substrate
- silicon film
- film
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、SOI基板の製造方法に関するものである。
［従来の技術］ 従来大面積のSOIを得る手段としては、レーザを重ね合
わせ走査することが有効であった。すなわち、レーザの
走査方向に対して垂直な方向にレーザの有効直径より小
さなピッチで複数回走査し大面積のSOIを得る方法が一
般的であった。例えば、アプライド・フィジクス・レタ
ーズ，第41巻,346ページ（1982年）では60μｍ径のレー
ザを80％の重ね合わせで走査することが記載されてい
る。
わせ走査することが有効であった。すなわち、レーザの
走査方向に対して垂直な方向にレーザの有効直径より小
さなピッチで複数回走査し大面積のSOIを得る方法が一
般的であった。例えば、アプライド・フィジクス・レタ
ーズ，第41巻,346ページ（1982年）では60μｍ径のレー
ザを80％の重ね合わせで走査することが記載されてい
る。
また、第18回個体素子・材料コンファレンス，エクステ
ンドアブストラクト,565ページに記載されているよう
に、ある特殊な方向（レーザ光を照射することによって
基板上に得られる温度分布の対称軸に対して斜めの方
向）に走査することもあった。
ンドアブストラクト,565ページに記載されているよう
に、ある特殊な方向（レーザ光を照射することによって
基板上に得られる温度分布の対称軸に対して斜めの方
向）に走査することもあった。
［発明が解決しようとする問題点］ 従来の技術のうち第一の方法では、一度レーザ光を照射
した場所とまだ照射していない場所でレーザ光の反射率
が異なることから、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点があっ
た。
した場所とまだ照射していない場所でレーザ光の反射率
が異なることから、レーザ光を照射することによって基
板上に得られる温度分布の対称性が乱されて、得られた
SOI結晶に結晶欠陥が発生するといった問題点があっ
た。
また第二の方法は、上記第一の方法の欠点を改善する目
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られたSOI基板にデバイスを作製する際に基板のオ
リエンテーションフラットと得られたSOI結晶の無欠陥
の領域の関係が従来のものと異なるため従来のプロセス
がそのまま適用できない等の問題点がある。
的で考案された方法であり、温度分布の対称性が乱れた
ことの影響が最小限になるようにレーザ光の走査方向を
工夫したものである。しかしながら、この方法では温度
分布に対称性がないことから、表面の凹凸が大きく、か
つ得られたSOI基板にデバイスを作製する際に基板のオ
リエンテーションフラットと得られたSOI結晶の無欠陥
の領域の関係が従来のものと異なるため従来のプロセス
がそのまま適用できない等の問題点がある。
本発明の目的は、このような従来技術の問題点を解決し
た大面積SOI基板の製造方法を得ることにある。
た大面積SOI基板の製造方法を得ることにある。
［問題点を解決するための手段］ 本発明は少なくとも表面に絶縁体層を備えた基板上に多
結晶シリコン膜を形成する工程と、この多結晶シリコン
膜をイオン注入によって非晶質化あるいは非晶質の中に
微小結晶粒が残留したシリコン膜を形成する工程と、こ
のシリコン膜を融点以下の温度で熱処理することによ
り、平均粒径１μｍ以上の結晶粒の集合からなる多結晶
シリコン膜を形成する工程と、この多結晶シリコン膜に
対してレーザビームを重ね合わせ走査して前記シリコン
膜全面を溶融し、再結晶化させる工程とからなることを
特徴とするSOI基板の製造方法である。
結晶シリコン膜を形成する工程と、この多結晶シリコン
膜をイオン注入によって非晶質化あるいは非晶質の中に
微小結晶粒が残留したシリコン膜を形成する工程と、こ
のシリコン膜を融点以下の温度で熱処理することによ
り、平均粒径１μｍ以上の結晶粒の集合からなる多結晶
シリコン膜を形成する工程と、この多結晶シリコン膜に
対してレーザビームを重ね合わせ走査して前記シリコン
膜全面を溶融し、再結晶化させる工程とからなることを
特徴とするSOI基板の製造方法である。
本発明における非晶質化あるいは非晶質の中に微小結晶
粒が残留したシリコン膜の熱処理条件は通常500〜1000
℃で１〜20時間であり、高温度になるほど処理時間を短
かくすることができる。また、得られる多結晶シリコン
は通常平均粒径が１〜２μｍであるが、それ以上の平均
粒径であっても差しつかえない。
粒が残留したシリコン膜の熱処理条件は通常500〜1000
℃で１〜20時間であり、高温度になるほど処理時間を短
かくすることができる。また、得られる多結晶シリコン
は通常平均粒径が１〜２μｍであるが、それ以上の平均
粒径であっても差しつかえない。
［作用］ 以下に本発明によって、レーザ光を重ね合わせ走査して
も温度分布が乱されず、良好な結晶性を有する大面積の
SOI基板を得ることができる作用を述べる。
も温度分布が乱されず、良好な結晶性を有する大面積の
SOI基板を得ることができる作用を述べる。
本発明者が、レーザ光を重ね合わせ走査すると温度分布
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小さいほどレーザ光の反射率が小さ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小さな多結晶シリコンの反
射率と同等と考えられる。
が乱されるメカニズムを詳細に検討したところ、多結晶
シリコンのレーザ光の反射率は平均の結晶粒径に大きく
依存し、結晶粒径が小さいほどレーザ光の反射率が小さ
いことが原因と判明した。ここで非晶質シリコンの反射
率は平均の結晶粒径の非常に小さな多結晶シリコンの反
射率と同等と考えられる。
この観点からレーザ光の重ね合わせ走査の際に温度分布
が乱される原因を考察すると、一度レーザ光で結晶化さ
れて単結晶になった領域は、この単結晶が結晶粒径の非
常に大きな多結晶シリコンと同じ反射率を有すると考え
られることから、通常SOI形成に用いられる平均の結晶
粒径が0.1μｍ以下の多結晶シリコンに比べてレーザ光
の反射率が大きくなる。一般に大面積のSOI基板を形成
するためには、基板構造を工夫する、ビーム形状を成型
する、あるいはその両方の組合わせで、中央で低く両側
で多い温度分布を作製し、レーザで溶融したシリコンが
固化する際に、中央部から両側にむかって固化が進行す
ることによってその温度分布の範囲で結晶欠陥のない良
好なSOI結晶を得ることが可能となる。このことは、レ
ーザ光を重ね合わせ走査する際にも要求されるが、上記
の反射率の変化で温度分布が乱されれば以上のメカニズ
ムが働かず、SOI結晶に多数の結晶欠陥が発生する原因
となる。
が乱される原因を考察すると、一度レーザ光で結晶化さ
れて単結晶になった領域は、この単結晶が結晶粒径の非
常に大きな多結晶シリコンと同じ反射率を有すると考え
られることから、通常SOI形成に用いられる平均の結晶
粒径が0.1μｍ以下の多結晶シリコンに比べてレーザ光
の反射率が大きくなる。一般に大面積のSOI基板を形成
するためには、基板構造を工夫する、ビーム形状を成型
する、あるいはその両方の組合わせで、中央で低く両側
で多い温度分布を作製し、レーザで溶融したシリコンが
固化する際に、中央部から両側にむかって固化が進行す
ることによってその温度分布の範囲で結晶欠陥のない良
好なSOI結晶を得ることが可能となる。このことは、レ
ーザ光を重ね合わせ走査する際にも要求されるが、上記
の反射率の変化で温度分布が乱されれば以上のメカニズ
ムが働かず、SOI結晶に多数の結晶欠陥が発生する原因
となる。
本発明によれば、絶縁体層を備えた基板上に多結晶シリ
コン膜を形成し、その多結晶シリコン膜をイオン注入に
よって非晶質化あるいは非晶質の中に微小結晶粒が残留
したシリコン膜を形成し、そのシリコン膜を融点以下の
温度で熱処理することにより平均粒径１μｍ以上の結晶
粒の集合からなる多結晶シリコンを形成する。この多結
晶シリコンは、非晶質シリコンや、一般にSOIを形成す
る際に用いられている平均粒径0.1μｍ以下の多結晶シ
リコンに比べてレーザ光の反射率が大きく単結晶シリコ
ンの反射率と大きな差がない。従ってレーザ光を重ね合
わせ走査しても従来のように反射率が変化するといった
問題がなく良好な結晶性を持つSOI基板を得ることがで
きる。
コン膜を形成し、その多結晶シリコン膜をイオン注入に
よって非晶質化あるいは非晶質の中に微小結晶粒が残留
したシリコン膜を形成し、そのシリコン膜を融点以下の
温度で熱処理することにより平均粒径１μｍ以上の結晶
粒の集合からなる多結晶シリコンを形成する。この多結
晶シリコンは、非晶質シリコンや、一般にSOIを形成す
る際に用いられている平均粒径0.1μｍ以下の多結晶シ
リコンに比べてレーザ光の反射率が大きく単結晶シリコ
ンの反射率と大きな差がない。従ってレーザ光を重ね合
わせ走査しても従来のように反射率が変化するといった
問題がなく良好な結晶性を持つSOI基板を得ることがで
きる。
［実施例］ 以下本発明の実施例を図面を参照して詳細に説明する。
第１図は、本発明の方法の一実施例を説明するための基
板の部分断面図である。
板の部分断面図である。
第１図（ａ）に示すように、シリコン基板10にSiO2膜20
をCVD法で膜厚１μｍ堆積し、その上に基板温度620℃の
LPCVD法で平均粒径0.1μｍ以下の多結晶シリコン30を0.
5μｍ堆積した。この多結晶シリコンにSi+イオンをイオ
ン注入して非晶質化あるいは非晶質の中に微小結晶粒が
残留したシリコン膜を形成した。イオン注入の条件は加
速電圧180〜210keV,ドーズ量１〜20×1014cm-2とした。
さらにその試料を電気炉で600℃,15時間，N2アニールし
平均粒径１〜２μｍの多結晶シリコン60とした。さらに
厚さ0.06μｍのシリコン窒化膜70を堆積し、ピッチＷを
15μm,ストライプ幅５μｍストライプパターンを通常の
フォトリソグラフィー技術で形成して第１図（ｂ）に示
す如くした。
をCVD法で膜厚１μｍ堆積し、その上に基板温度620℃の
LPCVD法で平均粒径0.1μｍ以下の多結晶シリコン30を0.
5μｍ堆積した。この多結晶シリコンにSi+イオンをイオ
ン注入して非晶質化あるいは非晶質の中に微小結晶粒が
残留したシリコン膜を形成した。イオン注入の条件は加
速電圧180〜210keV,ドーズ量１〜20×1014cm-2とした。
さらにその試料を電気炉で600℃,15時間，N2アニールし
平均粒径１〜２μｍの多結晶シリコン60とした。さらに
厚さ0.06μｍのシリコン窒化膜70を堆積し、ピッチＷを
15μm,ストライプ幅５μｍストライプパターンを通常の
フォトリソグラフィー技術で形成して第１図（ｂ）に示
す如くした。
上記の試料のストライプに平行な方向に基板温度300℃
〜500℃，レーザ径50〜150μm,走査速度10〜20mm/sec,
レーザパワー８〜15Wで重ね合わせ率20〜80％の重ね合
わせ走査を行い、SOI結晶を得た。また比較のために、
第１図（ｂ）の平均粒径１〜２μｍの多結晶シリコン60
の代りに基板温度620℃のLPCVDで形成した平均粒径0.1
μｍ以下の多結晶シリコンをもちいて同様のレーザアニ
ールをしてSOI結晶を得た。
〜500℃，レーザ径50〜150μm,走査速度10〜20mm/sec,
レーザパワー８〜15Wで重ね合わせ率20〜80％の重ね合
わせ走査を行い、SOI結晶を得た。また比較のために、
第１図（ｂ）の平均粒径１〜２μｍの多結晶シリコン60
の代りに基板温度620℃のLPCVDで形成した平均粒径0.1
μｍ以下の多結晶シリコンをもちいて同様のレーザアニ
ールをしてSOI結晶を得た。
上記したSOI結晶の結晶性の評価を選択エッチ法および
透過電子顕微鏡法で行ったところ、平均粒径0.1μｍ以
下の多結晶シリコンをもちいて得た従来法によるSOI結
晶ではシリコン窒化膜下に意識的に導入された結晶粒界
の他に、結晶粒界、積層欠陥、双晶等の結晶欠陥が多数
観察されたのに対して、本発明の方法で得られたSOI結
晶では意識的に導入された結晶粒界の他のほぼ無欠陥で
あり、その効果は歴然であった。
透過電子顕微鏡法で行ったところ、平均粒径0.1μｍ以
下の多結晶シリコンをもちいて得た従来法によるSOI結
晶ではシリコン窒化膜下に意識的に導入された結晶粒界
の他に、結晶粒界、積層欠陥、双晶等の結晶欠陥が多数
観察されたのに対して、本発明の方法で得られたSOI結
晶では意識的に導入された結晶粒界の他のほぼ無欠陥で
あり、その効果は歴然であった。
なお本実施例では大面積SOIを作製するための温度分布
を得る方法として、シリコン窒化膜ストライプによる選
択反射防止膜法を用いたが、他の方法、たとえば基板構
造の工夫、ビーム形状の成型、あるいはその両方の組合
わせによっても同様な効果が得られる。また、非晶質シ
リコンを平均粒径１μｍ以上の多結晶シリコンに変化さ
せるための熱処理条件も本実施例に限定されるものでは
ない。
を得る方法として、シリコン窒化膜ストライプによる選
択反射防止膜法を用いたが、他の方法、たとえば基板構
造の工夫、ビーム形状の成型、あるいはその両方の組合
わせによっても同様な効果が得られる。また、非晶質シ
リコンを平均粒径１μｍ以上の多結晶シリコンに変化さ
せるための熱処理条件も本実施例に限定されるものでは
ない。
［発明の効果］ 本発明によって良好な結晶性を持つ、大面積のSOI基板
を得ることが可能となり、３次元集積回路等への応用が
期待される。
を得ることが可能となり、３次元集積回路等への応用が
期待される。
第１図は本発明の一実施例を説明するための基板の部分
断面図である。 10……シリコン基板 20……SiO2膜 30……平均粒径0.1μｍ以下の多結晶シリコン膜 60……平均粒径１〜２μｍの多結晶シリコン膜 70……シリコン窒化膜
断面図である。 10……シリコン基板 20……SiO2膜 30……平均粒径0.1μｍ以下の多結晶シリコン膜 60……平均粒径１〜２μｍの多結晶シリコン膜 70……シリコン窒化膜
Claims (1)
- 【請求項１】少なくとも表面に絶縁体層を備えた基板上
に多結晶シリコン膜を形成する工程と、この多結晶シリ
コン膜をイオン注入によって非晶質化あるいは非晶質の
中に微小結晶粒が残留したシリコン膜を形成する工程
と、このシリコン膜を融点以下の温度で熱処理すること
により平均粒径１μｍ以上の結晶粒の集合からなる多結
晶シリコン膜を形成する工程と、この多結晶シリコン膜
に対してレーザビームを重ね合わせ走査して前記シリコ
ン膜全面を溶融し、再結晶化させる工程とからなること
を特徴とするSOI基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297575A JPH0797556B2 (ja) | 1986-12-16 | 1986-12-16 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297575A JPH0797556B2 (ja) | 1986-12-16 | 1986-12-16 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63151015A JPS63151015A (ja) | 1988-06-23 |
| JPH0797556B2 true JPH0797556B2 (ja) | 1995-10-18 |
Family
ID=17848327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61297575A Expired - Lifetime JPH0797556B2 (ja) | 1986-12-16 | 1986-12-16 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797556B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW303526B (ja) * | 1994-12-27 | 1997-04-21 | Matsushita Electric Ind Co Ltd | |
| US6303476B1 (en) * | 2000-06-12 | 2001-10-16 | Ultratech Stepper, Inc. | Thermally induced reflectivity switch for laser thermal processing |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5893216A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 半導体装置の製造方法 |
| JPS58162032A (ja) * | 1982-03-20 | 1983-09-26 | Nippon Telegr & Teleph Corp <Ntt> | 結晶化法 |
| JPS6178120A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 薄膜単結晶の製造方法 |
-
1986
- 1986-12-16 JP JP61297575A patent/JPH0797556B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63151015A (ja) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| JPS5925382B2 (ja) | サフアイア基板上にシリコン層を成長させた半導体装置の製造方法 | |
| US5318661A (en) | Process for growing crystalline thin film | |
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPH0797556B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0797555B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0691008B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6018913A (ja) | 半導体装置の製造方法 | |
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPH0136972B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JP3332645B2 (ja) | 多結晶半導体の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPH0442358B2 (ja) | ||
| JP2695462B2 (ja) | 結晶性半導体膜及びその形成方法 | |
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPS63260052A (ja) | 半導体装置及びその製造方法 | |
| JPS61203629A (ja) | 半導体層の単結晶化方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS62130509A (ja) | 半導体基体の製造方法 | |
| JPH06263599A (ja) | 基板の加工方法 |