JPH0136972B2 - - Google Patents
Info
- Publication number
- JPH0136972B2 JPH0136972B2 JP58058732A JP5873283A JPH0136972B2 JP H0136972 B2 JPH0136972 B2 JP H0136972B2 JP 58058732 A JP58058732 A JP 58058732A JP 5873283 A JP5873283 A JP 5873283A JP H0136972 B2 JPH0136972 B2 JP H0136972B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- islands
- laser
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 19
- 239000012212 insulator Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 230000007547 defect Effects 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000001953 recrystallisation Methods 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一般に三次元ICとして知られている
積層型半導体装置の製造方法に関するものであ
る。
積層型半導体装置の製造方法に関するものであ
る。
従来例の構成とその問題点
三次元ICといわれる積層型半導体装置におけ
る積層型単結晶を形成する製造方法については、
ここ数年来、多くの提案がなされている。以下に
これら技術について簡単に説明を行うと共に、問
題となつている点を挙げる。
る積層型単結晶を形成する製造方法については、
ここ数年来、多くの提案がなされている。以下に
これら技術について簡単に説明を行うと共に、問
題となつている点を挙げる。
種結晶を用いる結晶化の方法としてブリツジン
グエピタキシー法やラテラルシーデイドビームア
ニーリング法が公知であり、これらの方法は、種
結晶としての半導体基板の開口部より結晶成長が
生ずるために、結晶方位が制御されると同時に良
好な結晶が得られ易いという報告がある。しかし
開口部より周辺に結晶成長が生ずるため、開口部
を中心に、菊花状に単結晶がバラバラに成長し完
全な単結晶が得られないし、開口部周辺の絶縁膜
上へ結晶が成長してゆくときに結晶欠陥や乱れが
生じ易いなどの欠点が指摘されており、大面積化
には困難である。
グエピタキシー法やラテラルシーデイドビームア
ニーリング法が公知であり、これらの方法は、種
結晶としての半導体基板の開口部より結晶成長が
生ずるために、結晶方位が制御されると同時に良
好な結晶が得られ易いという報告がある。しかし
開口部より周辺に結晶成長が生ずるため、開口部
を中心に、菊花状に単結晶がバラバラに成長し完
全な単結晶が得られないし、開口部周辺の絶縁膜
上へ結晶が成長してゆくときに結晶欠陥や乱れが
生じ易いなどの欠点が指摘されており、大面積化
には困難である。
また、種結晶を用いない結晶化の一つの方法と
してグラフオエピタキシー法が公知であり、KCl
の水溶液からの単結晶成長ではいくつかの成功例
が報告されている。しかしながらSiなどの半導体
膜の結晶化については満足な結果は得られておら
ず、半導体素子をつくり込むに足る技術にまでな
り得ていない。種結晶を用いない結晶化のもう一
つの方法として、島状非単結晶のビームアニール
法がある。この方法は、絶縁基板（例えばSiO2
やSi3N4）上に通常の半導体素子製造法により、
完全絶縁分離して非単結晶半導体の島を形成し、
その後エネルギービーム（例えば、CWやパルス
レーザ、電子ビームなど）を照射することによ
り、単結晶化ないし大結晶粒化した結晶島を形成
する技術である。この方法にてかなり良好な単結
晶島が得られているが、種結晶がないため、結晶
の核形成制御が困難なことから結晶方位の制御は
難しいこと、また、結晶化された島の周辺絶縁物
との界面では残された未結晶化領域や歪による欠
陥が存在し易いこと、さらに、島の形状や大きさ
により結晶化に最適なビームエネルギーが変化す
るため結晶化にむらが出来る可能性があることな
ど問題がある。
してグラフオエピタキシー法が公知であり、KCl
の水溶液からの単結晶成長ではいくつかの成功例
が報告されている。しかしながらSiなどの半導体
膜の結晶化については満足な結果は得られておら
ず、半導体素子をつくり込むに足る技術にまでな
り得ていない。種結晶を用いない結晶化のもう一
つの方法として、島状非単結晶のビームアニール
法がある。この方法は、絶縁基板（例えばSiO2
やSi3N4）上に通常の半導体素子製造法により、
完全絶縁分離して非単結晶半導体の島を形成し、
その後エネルギービーム（例えば、CWやパルス
レーザ、電子ビームなど）を照射することによ
り、単結晶化ないし大結晶粒化した結晶島を形成
する技術である。この方法にてかなり良好な単結
晶島が得られているが、種結晶がないため、結晶
の核形成制御が困難なことから結晶方位の制御は
難しいこと、また、結晶化された島の周辺絶縁物
との界面では残された未結晶化領域や歪による欠
陥が存在し易いこと、さらに、島の形状や大きさ
により結晶化に最適なビームエネルギーが変化す
るため結晶化にむらが出来る可能性があることな
ど問題がある。
発明の目的
本発明は、完全絶縁分離した非単結晶半導体の
島をエネルギービーム照射により熔融再結晶化せ
しめる方法において、再結晶化半導体と絶縁物と
の界面の歪や欠陥を除去し、また、再結晶化半導
体の島の形状とエネルギービーム照射の関係を一
様にすることにより、従来のような欠点をなく
し、結晶性のすぐれた半導体の島を形成し、三次
元ICなる積層型半導体装置のすぐれた製造方法
を提供するものである。
島をエネルギービーム照射により熔融再結晶化せ
しめる方法において、再結晶化半導体と絶縁物と
の界面の歪や欠陥を除去し、また、再結晶化半導
体の島の形状とエネルギービーム照射の関係を一
様にすることにより、従来のような欠点をなく
し、結晶性のすぐれた半導体の島を形成し、三次
元ICなる積層型半導体装置のすぐれた製造方法
を提供するものである。
発明の構成
本発明は、半導体素子の作り込まれた半導体基
板表面に絶縁物を形成したのち、絶縁物表面上に
非単結晶半導体の島をたとえば選択酸化法や絶縁
物埋め込み法などを用いて完全絶縁分離して形成
し、前記非単結晶半導体の島をエネルギービーム
照射により熔融再結晶化せしめたのち、前記再結
晶化した半導体の島の底面部を除く周辺の絶縁物
を除去し、前記再結晶化した半導体の島に通常の
半導体素子製造工程により半導体素子を形成する
ものである。また、完全絶縁分離半導体の島を大
きさ及び形状がほぼ同一のものに形成し、さらに
形状については矩形とすることにより、再結晶層
の結晶性を更に改善できると共に素子形成上好都
合となるものである。
板表面に絶縁物を形成したのち、絶縁物表面上に
非単結晶半導体の島をたとえば選択酸化法や絶縁
物埋め込み法などを用いて完全絶縁分離して形成
し、前記非単結晶半導体の島をエネルギービーム
照射により熔融再結晶化せしめたのち、前記再結
晶化した半導体の島の底面部を除く周辺の絶縁物
を除去し、前記再結晶化した半導体の島に通常の
半導体素子製造工程により半導体素子を形成する
ものである。また、完全絶縁分離半導体の島を大
きさ及び形状がほぼ同一のものに形成し、さらに
形状については矩形とすることにより、再結晶層
の結晶性を更に改善できると共に素子形成上好都
合となるものである。
実施例の説明
本発明の一実施例にかかる積層型半導体ICの
製造工程を第１図に従つて説明する。
製造工程を第１図に従つて説明する。
第１図のａは、完全絶縁分離された非単結晶半
導体の島３にCWレーザビーム４を矢印Ｘの方向
に走査しながら照射して、前記非単結晶半導体の
島３を単結晶化せしめるときの平面概念図であ
る。半導体素子（図示せず）が作り込まれた単結
晶シリコン基板１上にSiO2やSi3N4などの絶縁物
を介して、たとえば、低圧気相成長法により、非
単結晶シリコン層を形成したのち、選択酸化法も
しくはメサエツチング後にSiO2などを埋め込む
ことにより、底面がSiO2やSi3N4などの絶縁物
２、周辺がSiO2２１で囲まれた完全絶縁分離さ
れた非単結晶シリコンの島３を形成する。
導体の島３にCWレーザビーム４を矢印Ｘの方向
に走査しながら照射して、前記非単結晶半導体の
島３を単結晶化せしめるときの平面概念図であ
る。半導体素子（図示せず）が作り込まれた単結
晶シリコン基板１上にSiO2やSi3N4などの絶縁物
を介して、たとえば、低圧気相成長法により、非
単結晶シリコン層を形成したのち、選択酸化法も
しくはメサエツチング後にSiO2などを埋め込む
ことにより、底面がSiO2やSi3N4などの絶縁物
２、周辺がSiO2２１で囲まれた完全絶縁分離さ
れた非単結晶シリコンの島３を形成する。
第１図のｂは、レーザビーム４の照射により、
単結晶化した場合のシリコン島３の断面構造図で
ある。レーザビーム４の照射は、この場合CWAr
レーザを用い、レーザ出力約18W、ビーム径約
80μm、走査速度1m／sec、ビーム走査の重ね合
わせ約30％とし、基板はたとえば真空吸着ステー
ジに載せ、450℃に加熱した。このとき、シリコ
ン島３の巾は20μmとし、上記レーザ照射方法に
より、ある一回の走査で各シリコン島３は完全に
熔融していることになる。３１はシリコン島３の
再結晶化に際し、シリコン島３と周辺のSiO2２
１の界面に発生する歪領域である。
単結晶化した場合のシリコン島３の断面構造図で
ある。レーザビーム４の照射は、この場合CWAr
レーザを用い、レーザ出力約18W、ビーム径約
80μm、走査速度1m／sec、ビーム走査の重ね合
わせ約30％とし、基板はたとえば真空吸着ステー
ジに載せ、450℃に加熱した。このとき、シリコ
ン島３の巾は20μmとし、上記レーザ照射方法に
より、ある一回の走査で各シリコン島３は完全に
熔融していることになる。３１はシリコン島３の
再結晶化に際し、シリコン島３と周辺のSiO2２
１の界面に発生する歪領域である。
第１図のｃはレーザ照射後、たとえば、HF緩
衝液により、シリコン島３の周辺SiO2２１を除
去したときの断面構造図であり、レーザ照射によ
り形成された歪領域３１も同時に除去できてい
る。なお、こののち、再結晶化時に生じた欠陥、
歪等を除去する熱処理を加えてもよい。
衝液により、シリコン島３の周辺SiO2２１を除
去したときの断面構造図であり、レーザ照射によ
り形成された歪領域３１も同時に除去できてい
る。なお、こののち、再結晶化時に生じた欠陥、
歪等を除去する熱処理を加えてもよい。
第１図のｄは、この後、たとえば通常のMOS
素子製造方法により、再結晶シリコン島３に
MOSトランジスタを形成したときの断面構造図
である。５１は島３と反対導電型のソース及びド
レイン領域、５２は絶縁膜５３を介して形成した
ゲート電極、５４は配線絶縁分離用SiO2、５５
は配線金属である。かくして形成したMOS素子
は、歪や欠陥の殆んどない単結晶シリコン島３に
つくり込まれているため、非常にすぐれた特性を
示す。
素子製造方法により、再結晶シリコン島３に
MOSトランジスタを形成したときの断面構造図
である。５１は島３と反対導電型のソース及びド
レイン領域、５２は絶縁膜５３を介して形成した
ゲート電極、５４は配線絶縁分離用SiO2、５５
は配線金属である。かくして形成したMOS素子
は、歪や欠陥の殆んどない単結晶シリコン島３に
つくり込まれているため、非常にすぐれた特性を
示す。
レーザ照射により、たとえば多結晶シリコン島
３を再結晶して単結晶とするとき、多結晶シリコ
ン島３の形状、大きさにより、結晶化の最適レー
ザ照射条件は微妙に変化してくる。この状況の概
念を第２図に従つて説明する。
３を再結晶して単結晶とするとき、多結晶シリコ
ン島３の形状、大きさにより、結晶化の最適レー
ザ照射条件は微妙に変化してくる。この状況の概
念を第２図に従つて説明する。
レーザ４のビーム径に対し走査方向Ｘに対する
多結晶シリコン島３（Ａ，Ｂ，Ｃ，Ｄ）の巾が２
種類ある場合、即ち、シリコン島Ａ，Ｄの巾はレ
ーザ４のビーム径に対して十分小さく、たとえば
ビーム径の80％程度、シリコン島Ｂ，Ｃの巾はレ
ーザ４のビーム径の約２倍の大きさの場合に、第
２図のａに示すように、レーザ４をＸ方向に走査
する。第２図のｂに示すように、第１回目のビー
ム走査後では、シリコン島３のＡはこの一回の走
査で完全に熔融し再結晶化して単結晶となるが、
シリコン島３のＢでは、ビーム４は島の約半分の
みが熔融するのみであるから、そのレーザ照射部
分はシリコン島３のＢのレーザの未照射部の多結
晶シリコンを種として細かい多くの微結晶が成長
してしまう。
多結晶シリコン島３（Ａ，Ｂ，Ｃ，Ｄ）の巾が２
種類ある場合、即ち、シリコン島Ａ，Ｄの巾はレ
ーザ４のビーム径に対して十分小さく、たとえば
ビーム径の80％程度、シリコン島Ｂ，Ｃの巾はレ
ーザ４のビーム径の約２倍の大きさの場合に、第
２図のａに示すように、レーザ４をＸ方向に走査
する。第２図のｂに示すように、第１回目のビー
ム走査後では、シリコン島３のＡはこの一回の走
査で完全に熔融し再結晶化して単結晶となるが、
シリコン島３のＢでは、ビーム４は島の約半分の
みが熔融するのみであるから、そのレーザ照射部
分はシリコン島３のＢのレーザの未照射部の多結
晶シリコンを種として細かい多くの微結晶が成長
してしまう。
その次のレーザ走査後では、第２図のｃに示す
ように、シリコン島３のＡはレーザは照射されな
いので、第１回目の走査で形成した単結晶のまま
で残つている。シリコン島３のＢは、第１回目の
レーザ走査で未照射部分を含んで約半分の部分が
熔融するが、全体として、１回目と２回目とレー
ザ照射で部分的には重複して照射されてはいるも
のの別々に再結晶化したものであるために、小さ
い結晶粒の集合体となつてしまう。このときシリ
コン島３のＣ，Ｄ、は未だレーザ未照射のままで
いる。
ように、シリコン島３のＡはレーザは照射されな
いので、第１回目の走査で形成した単結晶のまま
で残つている。シリコン島３のＢは、第１回目の
レーザ走査で未照射部分を含んで約半分の部分が
熔融するが、全体として、１回目と２回目とレー
ザ照射で部分的には重複して照射されてはいるも
のの別々に再結晶化したものであるために、小さ
い結晶粒の集合体となつてしまう。このときシリ
コン島３のＣ，Ｄ、は未だレーザ未照射のままで
いる。
第２図のｄに示すように、４回目のレーザ照射
の走査が終了した時点では、シリコン島３の巾の
狭いＡ，Ｄでは島全体が殆んど単結晶となつてい
るのに対し、シリコン島３の巾の広いＢ，Ｃで
は、細かい結晶粒の集合体としての島になつてい
る。したがつて、第２図に述べた方法では、島全
体が殆んど単結晶の島Ａ，Ｄと小さい単結晶粒の
集合体の島Ｂ，Ｃができてしまう。
の走査が終了した時点では、シリコン島３の巾の
狭いＡ，Ｄでは島全体が殆んど単結晶となつてい
るのに対し、シリコン島３の巾の広いＢ，Ｃで
は、細かい結晶粒の集合体としての島になつてい
る。したがつて、第２図に述べた方法では、島全
体が殆んど単結晶の島Ａ，Ｄと小さい単結晶粒の
集合体の島Ｂ，Ｃができてしまう。
又再結晶化に際して再結晶化シリコン島に生ず
る歪もしくは欠陥の入り方は島の形状や大きさに
より異るために、再結晶化後に島周辺をエツチン
グして歪や欠陥領域を除去する場合、島の形状や
大きさによつて除去のやり方を変える必要がでて
くる。たとえば、第２図の大きさの異なる島Ａ，
Ｂについて、レーザ照射による再結晶化後の歪、
欠陥の入り方およびエツチングによるそれらの除
去後の結晶性についての概要を、第３図に従つて
説明する。
る歪もしくは欠陥の入り方は島の形状や大きさに
より異るために、再結晶化後に島周辺をエツチン
グして歪や欠陥領域を除去する場合、島の形状や
大きさによつて除去のやり方を変える必要がでて
くる。たとえば、第２図の大きさの異なる島Ａ，
Ｂについて、レーザ照射による再結晶化後の歪、
欠陥の入り方およびエツチングによるそれらの除
去後の結晶性についての概要を、第３図に従つて
説明する。
第３図のａは、第２図のｄに示したレーザ照射
後の再結晶化島Ａ，Ｂに導入される歪、欠陥領域
（第３図のＸ印で示す）および結晶粒界（島内の
実線で示す）の概念図である。巾の狭い島Ａでは
島全体が殆んど単結晶になつているが、周辺部で
の歪および欠陥の入る領域は熱膨張係数等のちが
いによる応力の入り方が大きいために広くなる。
一方、巾の広い島Ｂでは、周辺部での歪および欠
陥領域は小さくなるが、前述の如く、島全体は小
さい結晶粒の集合体になると同時に、島Ｂの中央
部のレーザ走査の重なりの部分では歪や欠陥が入
つてしまう。したがつて第３図のｂに示すよう
に、島Ｂの周辺歪領域を除去するようにエツチン
グしても島Ａの周辺では歪、欠陥が残存してしま
う。さらに第３図のｃに示すように島Ａの周辺歪
をも全て除去すれば島Ａ，Ｂとも周辺部について
は歪、欠陥を除去できるが、この場合、残つた島
Ａは巾が狭くなりすぎるとともに、島Ｂにおいて
は中央部の欠陥領域は残つてしまう。
後の再結晶化島Ａ，Ｂに導入される歪、欠陥領域
（第３図のＸ印で示す）および結晶粒界（島内の
実線で示す）の概念図である。巾の狭い島Ａでは
島全体が殆んど単結晶になつているが、周辺部で
の歪および欠陥の入る領域は熱膨張係数等のちが
いによる応力の入り方が大きいために広くなる。
一方、巾の広い島Ｂでは、周辺部での歪および欠
陥領域は小さくなるが、前述の如く、島全体は小
さい結晶粒の集合体になると同時に、島Ｂの中央
部のレーザ走査の重なりの部分では歪や欠陥が入
つてしまう。したがつて第３図のｂに示すよう
に、島Ｂの周辺歪領域を除去するようにエツチン
グしても島Ａの周辺では歪、欠陥が残存してしま
う。さらに第３図のｃに示すように島Ａの周辺歪
をも全て除去すれば島Ａ，Ｂとも周辺部について
は歪、欠陥を除去できるが、この場合、残つた島
Ａは巾が狭くなりすぎるとともに、島Ｂにおいて
は中央部の欠陥領域は残つてしまう。
もちろん、レーザビーム径を大きくして、１回
の走査で島Ｂ，Ｃが完全に熔融せしめるようにす
れば上記問題は解消されるが、一般的にレーザビ
ーム径を大きくすればビーム中央部のパワー密度
は大きくなつてしまうために、巾の狭い島Ａ，Ｄ
では、エネルギー密度が大きすぎてシリコンが熔
融し周囲へ飛び散りあるいは蒸発してしまい、島
の一部あるいは全てからシリコンが欠損してしま
うことになり好ましくない。したがつて、同一基
板上に形成するシリコン島は、ほぼ同一の形状、
大きさを有している方が望ましい。こうしたこと
に鑑みて、シリコン島を形成したいくつかの望ま
しい実施例を以下に示す。
の走査で島Ｂ，Ｃが完全に熔融せしめるようにす
れば上記問題は解消されるが、一般的にレーザビ
ーム径を大きくすればビーム中央部のパワー密度
は大きくなつてしまうために、巾の狭い島Ａ，Ｄ
では、エネルギー密度が大きすぎてシリコンが熔
融し周囲へ飛び散りあるいは蒸発してしまい、島
の一部あるいは全てからシリコンが欠損してしま
うことになり好ましくない。したがつて、同一基
板上に形成するシリコン島は、ほぼ同一の形状、
大きさを有している方が望ましい。こうしたこと
に鑑みて、シリコン島を形成したいくつかの望ま
しい実施例を以下に示す。
第４図のａは多結晶シリコン島３を全て正方形
で一定の間隔に並べて形成し、その一辺の大きさ
より20％程度大きいビーム径をもつレーザ４をＸ
方向にビームの中心が島の中央付近を通るように
走査しながら照射した場合である。第４図のｂは
同一の大きさの正方形を45゜傾けて一定の間隔で
配置形成したシリコン島を１回の走査のレーザ照
射で各シリコン島は熔融するようにレーザ照射し
た場合である。第４図のｃは、同一の大きさの長
方形を一定の間隔で並べてシリコン島３とした場
合であり、長方形の短い辺はレーザ４のビーム径
よりやや小さくし、長い辺は所望の長さこの場合
はたとえば短辺の５倍の長さとし、レーザ４のビ
ームの走査方向は長方形の長辺に平行になるよう
又走査位置は長方形のほゞ中央になるように設定
した。
で一定の間隔に並べて形成し、その一辺の大きさ
より20％程度大きいビーム径をもつレーザ４をＸ
方向にビームの中心が島の中央付近を通るように
走査しながら照射した場合である。第４図のｂは
同一の大きさの正方形を45゜傾けて一定の間隔で
配置形成したシリコン島を１回の走査のレーザ照
射で各シリコン島は熔融するようにレーザ照射し
た場合である。第４図のｃは、同一の大きさの長
方形を一定の間隔で並べてシリコン島３とした場
合であり、長方形の短い辺はレーザ４のビーム径
よりやや小さくし、長い辺は所望の長さこの場合
はたとえば短辺の５倍の長さとし、レーザ４のビ
ームの走査方向は長方形の長辺に平行になるよう
又走査位置は長方形のほゞ中央になるように設定
した。
以上の３例のようにシリコン島３の大きさ、形
状をほぼ揃えて、ビームの走査方向、走査位置を
適宜設定することにより、各島について島全体を
ほゞ単結晶とすることができた。
状をほぼ揃えて、ビームの走査方向、走査位置を
適宜設定することにより、各島について島全体を
ほゞ単結晶とすることができた。
次に、上記の如く、再結晶化により得られた単
結晶のシリコン島を素子を形成する基板とするた
めの実施例を第５図、第６図に従つて説明する。
結晶のシリコン島を素子を形成する基板とするた
めの実施例を第５図、第６図に従つて説明する。
第５図のａはSiO2２１で囲まれた20μm×
100μmの長方形の多結晶シリコン島３にビーム径
30μmのレーザをＸの方向に走査する場合の平面
概念図である。このとき１回のビーム走査で多結
晶シリコン島３は完全に熔融し単結晶の島にな
る。第５図のｂは再結晶化後の断面構造図であ
る。単結晶化シリコン島３と周辺SiO2２１の境
界部分には再結晶化の際に発生した歪、欠陥領域
３１が存在している。レーザ照射後、周辺SiO2
２１を除去し歪を除いた状態を第５図のｃに示
す。
100μmの長方形の多結晶シリコン島３にビーム径
30μmのレーザをＸの方向に走査する場合の平面
概念図である。このとき１回のビーム走査で多結
晶シリコン島３は完全に熔融し単結晶の島にな
る。第５図のｂは再結晶化後の断面構造図であ
る。単結晶化シリコン島３と周辺SiO2２１の境
界部分には再結晶化の際に発生した歪、欠陥領域
３１が存在している。レーザ照射後、周辺SiO2
２１を除去し歪を除いた状態を第５図のｃに示
す。
さらに第５図のｄに示すように単結晶化シリコ
ン島３の表面部分を除去し、続いて素子を形成す
るのに適当な大きさたとえば15μm×30μmの大き
さにエツチングにより分割した島３′とした。そ
の後、分割した単結晶化シリコン島３′の間を
CVD法などでたとえばSiO2２２で埋め込むこと
により表面を平坦化し（第５図のｅ）、分割した
単結晶化シリコン島３′に半導体素子を形成した。
ン島３の表面部分を除去し、続いて素子を形成す
るのに適当な大きさたとえば15μm×30μmの大き
さにエツチングにより分割した島３′とした。そ
の後、分割した単結晶化シリコン島３′の間を
CVD法などでたとえばSiO2２２で埋め込むこと
により表面を平坦化し（第５図のｅ）、分割した
単結晶化シリコン島３′に半導体素子を形成した。
また第６図のａは素子形成に適した大きさの多
結晶シリコン島３を複数個形成したのち、レーザ
４の１回の走査で完全熔融再結晶化により、単結
晶化する平面概念図である。第６図のｂはレーザ
照射後の断面構造図であり、歪、欠陥領域３１が
存在している。次に、単結晶化シリコン島３と周
辺SiO2２１の歪、欠陥領域３１を含む境界領域
をエツチング除去する。このときの平面概念図と
断面構造図を第６図のｃ及びｄにそれぞれ示す。
かくして得られた単結晶化シリコン島３に素子を
形成する。
結晶シリコン島３を複数個形成したのち、レーザ
４の１回の走査で完全熔融再結晶化により、単結
晶化する平面概念図である。第６図のｂはレーザ
照射後の断面構造図であり、歪、欠陥領域３１が
存在している。次に、単結晶化シリコン島３と周
辺SiO2２１の歪、欠陥領域３１を含む境界領域
をエツチング除去する。このときの平面概念図と
断面構造図を第６図のｃ及びｄにそれぞれ示す。
かくして得られた単結晶化シリコン島３に素子を
形成する。
本発明においては、レーザ以外に電子ビーム、
赤外線ビーム等を用いてもよい。
赤外線ビーム等を用いてもよい。
発明の効果
以上の説明で明らかなように、本発明により、
歪や欠陥の極めて少ない良質の所望の大きさの単
結晶半導体の島が実現でき、高性能三次元ICを
提供することができる。
歪や欠陥の極めて少ない良質の所望の大きさの単
結晶半導体の島が実現でき、高性能三次元ICを
提供することができる。
第１図はレーザ照射による単結晶化島作製の本
発明の一実施例を示す工程図で、ａはレーザ照射
の平面概念図、ｂ，ｃ，ｄは断面構造図、第２図
ａ，ｂ，ｃ，ｄは、島の大きさとレーザビームの
大きさによる再結晶化のされ方の違いを示す平面
概念図、第３図ａ，ｂ，ｃは再結晶化島の大きさ
による歪、欠陥の入り方のちがいを示す概念図、
第４図ａ，ｂ，ｃは島の大きさ、形状、配置を同
一にした場合のレーザ照射の実施例を示す平面概
念図、第５図は単結晶化島を形成したのち所望の
大きさに分割する場合の一実施例の工程図で、ａ
は平面図概念図、ｂ，ｃ，ｄ，ｅは断面構造図、
第６図は単結晶化島の周辺SiO2との境界を除去
する場合の一実施例の工程図で、ａ，ｃは平面概
念図、ｂ，ｄは断面構造図である。 １……下地単結晶シリコン基板、２……下地
SiO2、３……多結晶及び単結晶化シリコン島、
４……レーザビーム、２１，２２……絶縁分離周
辺SiO2、３１……歪、欠陥領域。
発明の一実施例を示す工程図で、ａはレーザ照射
の平面概念図、ｂ，ｃ，ｄは断面構造図、第２図
ａ，ｂ，ｃ，ｄは、島の大きさとレーザビームの
大きさによる再結晶化のされ方の違いを示す平面
概念図、第３図ａ，ｂ，ｃは再結晶化島の大きさ
による歪、欠陥の入り方のちがいを示す概念図、
第４図ａ，ｂ，ｃは島の大きさ、形状、配置を同
一にした場合のレーザ照射の実施例を示す平面概
念図、第５図は単結晶化島を形成したのち所望の
大きさに分割する場合の一実施例の工程図で、ａ
は平面図概念図、ｂ，ｃ，ｄ，ｅは断面構造図、
第６図は単結晶化島の周辺SiO2との境界を除去
する場合の一実施例の工程図で、ａ，ｃは平面概
念図、ｂ，ｄは断面構造図である。 １……下地単結晶シリコン基板、２……下地
SiO2、３……多結晶及び単結晶化シリコン島、
４……レーザビーム、２１，２２……絶縁分離周
辺SiO2、３１……歪、欠陥領域。
Claims (1)
- １ 半導体基板表面上に、大きさ及び形状がほぼ
同じ矩形の完全絶縁分離した非単結晶半導体の島
を形成する工程と、前記非単結晶半導体の島にエ
ネルギービームを照射して結晶化する工程と、前
記結晶化した半導体の島の底面部を除く周囲の絶
縁物及び結晶化した半導体の島の周囲を除去する
工程と、しかる後、前記結晶化した半導体の島に
半導体素子を形成する工程とを備えたことを特徴
とする積層型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058732A JPS59184517A (ja) | 1983-04-05 | 1983-04-05 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58058732A JPS59184517A (ja) | 1983-04-05 | 1983-04-05 | 積層型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59184517A JPS59184517A (ja) | 1984-10-19 |
| JPH0136972B2 true JPH0136972B2 (ja) | 1989-08-03 |
Family
ID=13092675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58058732A Granted JPS59184517A (ja) | 1983-04-05 | 1983-04-05 | 積層型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59184517A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4141138B2 (ja) | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4526772B2 (ja) * | 2002-03-26 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| JP4689150B2 (ja) * | 2002-03-26 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体回路及びその作製方法 |
| US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837918A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1983
- 1983-04-05 JP JP58058732A patent/JPS59184517A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837918A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59184517A (ja) | 1984-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4822752A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| JPS58164219A (ja) | 積層型半導体装置の製造方法 | |
| JPS58176929A (ja) | 半導体装置の製造方法 | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPH0136972B2 (ja) | ||
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPH0236050B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPH0442358B2 (ja) | ||
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0368532B2 (ja) | ||
| JPS6362088B2 (ja) | ||
| JPS6320011B2 (ja) | ||
| JPH0235451B2 (ja) | ||
| JPS59154016A (ja) | 薄膜結晶形成法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPS62130509A (ja) | 半導体基体の製造方法 | |
| JPH0136244B2 (ja) | ||
| JPS62130510A (ja) | 半導体基体の製造方法 | |
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JPS61203629A (ja) | 半導体層の単結晶化方法 | |
| JPH0797556B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0775223B2 (ja) | 半導体単結晶層の製造方法 |