JPH0136244B2 - - Google Patents
Info
- Publication number
- JPH0136244B2 JPH0136244B2 JP56136677A JP13667781A JPH0136244B2 JP H0136244 B2 JPH0136244 B2 JP H0136244B2 JP 56136677 A JP56136677 A JP 56136677A JP 13667781 A JP13667781 A JP 13667781A JP H0136244 B2 JPH0136244 B2 JP H0136244B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- silicon
- crystallization
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 claims 1
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特に非単結晶
シリコンの結晶粒の拡大或いは単結晶化方法に関
す。
シリコンの結晶粒の拡大或いは単結晶化方法に関
す。
半導体装置の製造工程において、非単結晶シリ
コンすなわち多結晶シリコン或いは非晶質シリコ
ンにエネルギ線すなわち光或いは電子線等のビー
ムを照射することにより、その結晶粒を拡大し或
いはある領域を形成する非単結晶シリコンを単結
晶シリコンとすることが行われている。
コンすなわち多結晶シリコン或いは非晶質シリコ
ンにエネルギ線すなわち光或いは電子線等のビー
ムを照射することにより、その結晶粒を拡大し或
いはある領域を形成する非単結晶シリコンを単結
晶シリコンとすることが行われている。
この場合において、各非単結晶シリコン領域に
関して、一般的にはその中央部分に比較してその
周辺部が低温となり、融解後の結晶化は周辺部よ
り開始され易く、結晶粒の拡大あるいは単結晶化
の目的達成のためには何等かの処置が必要とされ
る。
関して、一般的にはその中央部分に比較してその
周辺部が低温となり、融解後の結晶化は周辺部よ
り開始され易く、結晶粒の拡大あるいは単結晶化
の目的達成のためには何等かの処置が必要とされ
る。
この目的達成のために、例えば光ビーム照射に
よる単結晶化に対して目的とする非単結晶領域の
中央部分の当該光ビームの反射率をその周辺部分
より高くすることにより、中央部分の温度をその
周辺部分に比較して低温とし、中央部分が結晶化
温度に最初に到達して、ここより周辺に向つて結
晶化が進み、単結晶化が達成される方法、或いは
任意のエネルギ線照射による単結晶化に対して、
目的とする非単結晶領域の中央部分とその基板下
面との間の熱抵抗を、該非単結晶領域のその他の
部分とその基板下面との間の熱抵抗より低くする
ことにより、中央部分より周辺に向つて結晶化を
進める方法等が提案されている。
よる単結晶化に対して目的とする非単結晶領域の
中央部分の当該光ビームの反射率をその周辺部分
より高くすることにより、中央部分の温度をその
周辺部分に比較して低温とし、中央部分が結晶化
温度に最初に到達して、ここより周辺に向つて結
晶化が進み、単結晶化が達成される方法、或いは
任意のエネルギ線照射による単結晶化に対して、
目的とする非単結晶領域の中央部分とその基板下
面との間の熱抵抗を、該非単結晶領域のその他の
部分とその基板下面との間の熱抵抗より低くする
ことにより、中央部分より周辺に向つて結晶化を
進める方法等が提案されている。
しかしながら前記方法は、光学的干渉を応用す
る薄膜の厚さの精密な制御が必要とされ、或いは
目的とする半導体装置の構造によつてその適用が
制限される場合があるなどの制約を受けている。
る薄膜の厚さの精密な制御が必要とされ、或いは
目的とする半導体装置の構造によつてその適用が
制限される場合があるなどの制約を受けている。
本発明は、エネルギ線照射による非単結晶シリ
コンの結晶粒の拡大或いは単結晶化を、半導体装
置製造方法として習熟し、かつ広く適用可能な方
法によつて達成することを目的とする。
コンの結晶粒の拡大或いは単結晶化を、半導体装
置製造方法として習熟し、かつ広く適用可能な方
法によつて達成することを目的とする。
本発明の前記目的は、非単結晶シリコン領域内
で部分的に不純物の濃度を変化せしめる、例えば
該領域の周辺部の不純物の濃度をその中央部分よ
り高くすることにより、不純物濃度の高い部分が
不純物濃度の低い部分より結晶化温度が低いため
に、エネルギ線照射後の結晶化が不純物濃度の低
い部分から開始されて不純物濃度の高い部分に進
行することにより達成される。
で部分的に不純物の濃度を変化せしめる、例えば
該領域の周辺部の不純物の濃度をその中央部分よ
り高くすることにより、不純物濃度の高い部分が
不純物濃度の低い部分より結晶化温度が低いため
に、エネルギ線照射後の結晶化が不純物濃度の低
い部分から開始されて不純物濃度の高い部分に進
行することにより達成される。
以下、本発明を実施例により図面を用いて具体
的に説明する。
的に説明する。
最初に第１図にシリコンに不純物として砒素
（As）を注入したときの不純物濃度に対する結晶
化温度を示す。第１図に示す如く、結晶化温度は
As濃度４×1020／cm3において1410℃程度である
のに対し、As濃度1.5×1021／cm3において1300℃
程度であつて、更にAs濃度を増加すれば共晶温
度1073℃に接近する。
（As）を注入したときの不純物濃度に対する結晶
化温度を示す。第１図に示す如く、結晶化温度は
As濃度４×1020／cm3において1410℃程度である
のに対し、As濃度1.5×1021／cm3において1300℃
程度であつて、更にAs濃度を増加すれば共晶温
度1073℃に接近する。
この不純物濃度による結晶化温度の差を応用し
た、SiゲートMOS型電界効果トランジスタ（以
下MOS FETと称する）のゲートを構成する多
結晶シリコンの結晶粒拡大の実施例を説明する。
た、SiゲートMOS型電界効果トランジスタ（以
下MOS FETと称する）のゲートを構成する多
結晶シリコンの結晶粒拡大の実施例を説明する。
第２図は本実施例の断面図であつて、Ｐ型シリ
コン基板１上に熱酸化法によりフイールド絶縁膜
２を選択的に形成し、次にゲート酸化膜３を厚さ
約40mmに形成し、更にモノシラン（SiH4）の600
乃至700℃における熱分解法により多結晶シリコ
ン膜４を厚さ約500nｍに形成する。続いて同じ
くモノシランによる化学蒸着法により二酸化シリ
コン（SiO2）膜５を厚さ約150nｍに積層した後、
二酸化シリコン膜５及び多結晶シリコン膜４を選
択的に除去してゲート電極を形成する。然る後に
ゲート電極上の二酸化シリコン膜５の全周辺の幅
10μmの部分を第３図に示す如く選択的に除去す
る。
コン基板１上に熱酸化法によりフイールド絶縁膜
２を選択的に形成し、次にゲート酸化膜３を厚さ
約40mmに形成し、更にモノシラン（SiH4）の600
乃至700℃における熱分解法により多結晶シリコ
ン膜４を厚さ約500nｍに形成する。続いて同じ
くモノシランによる化学蒸着法により二酸化シリ
コン（SiO2）膜５を厚さ約150nｍに積層した後、
二酸化シリコン膜５及び多結晶シリコン膜４を選
択的に除去してゲート電極を形成する。然る後に
ゲート電極上の二酸化シリコン膜５の全周辺の幅
10μmの部分を第３図に示す如く選択的に除去す
る。
次にAs+イオンを120KeVにて１×1016／cm2の
ドーズ量にイオン注入を行つた後、15Wの連続波
Arレーザの光束直径を約50μmとし、走査速度を
約10cm／secとして、予め温度500℃に加温された
前期基板に照射することにより加熱処理を実施し
た。
ドーズ量にイオン注入を行つた後、15Wの連続波
Arレーザの光束直径を約50μmとし、走査速度を
約10cm／secとして、予め温度500℃に加温された
前期基板に照射することにより加熱処理を実施し
た。
この結果として、ゲート電極を形成する多結晶
シリコンの結晶粒は、前記加熱処理前においてそ
のサイズが数十nmであつたのに対して、加熱処
理後においては数十乃至数μmと大幅に拡大され、
また層抵抗値は数10ohm／□を得た。
シリコンの結晶粒は、前記加熱処理前においてそ
のサイズが数十nmであつたのに対して、加熱処
理後においては数十乃至数μmと大幅に拡大され、
また層抵抗値は数10ohm／□を得た。
前記実施例の他、例えば表面が絶縁物よりなる
基板上に島状に分離された半導体素子を形成する
SIO（Silicon On Insulating substrate）構造の
半導体装置の製造工程において、絶縁基板面上の
非単結晶シリコンよりなる島状に分離された領域
をエネルギ線照射により単結晶化する場合にも、
本発明を全く同様に実施することが可能である。
この場合において、形成された単結晶シリコン領
域の周辺部における不純物が不都合であるなら
ば、当該部分を選択的に除去し、或いは酸化物等
の絶縁物とすることにより問題を解決することが
可能である。
基板上に島状に分離された半導体素子を形成する
SIO（Silicon On Insulating substrate）構造の
半導体装置の製造工程において、絶縁基板面上の
非単結晶シリコンよりなる島状に分離された領域
をエネルギ線照射により単結晶化する場合にも、
本発明を全く同様に実施することが可能である。
この場合において、形成された単結晶シリコン領
域の周辺部における不純物が不都合であるなら
ば、当該部分を選択的に除去し、或いは酸化物等
の絶縁物とすることにより問題を解決することが
可能である。
結晶粒の拡大或いは単結晶化を行なう領域の幅
が照射するビームの直径とほぼ等しい場合には、
領域の両端に沿つて不純物濃度を高めることによ
つて、照射するビームのエネルギ分布をサドル
（Saddle）型としたと同様な効果が得られる。一
般に目的とする領域のパターンが長方形である場
合には、その長辺方向にエネルギ線を走査するこ
とが望ましい。
が照射するビームの直径とほぼ等しい場合には、
領域の両端に沿つて不純物濃度を高めることによ
つて、照射するビームのエネルギ分布をサドル
（Saddle）型としたと同様な効果が得られる。一
般に目的とする領域のパターンが長方形である場
合には、その長辺方向にエネルギ線を走査するこ
とが望ましい。
更に本発明の効果を再現性よく精密に求める場
合には、目的とする非単結晶領域の周辺或いは両
端から中央に向つて不純物濃度を段階的に、或い
は連続的に変化させて注入すれば好ましい結果が
得られる。
合には、目的とする非単結晶領域の周辺或いは両
端から中央に向つて不純物濃度を段階的に、或い
は連続的に変化させて注入すれば好ましい結果が
得られる。
本発明は以上説明した如く、エネルギ線照射に
より非単結晶シリコンの結晶粒を拡大し、或いは
これを単結晶化するに際し、非単結晶シリコン領
域内で部分的に不純物の濃度を変化せしめてお
き、エネルギ線照射後の結晶化が不純物濃度の低
い部分から開始されて不純物濃度の高い部分に進
行せしめることにより、確実にその目的を達成す
るものである。
より非単結晶シリコンの結晶粒を拡大し、或いは
これを単結晶化するに際し、非単結晶シリコン領
域内で部分的に不純物の濃度を変化せしめてお
き、エネルギ線照射後の結晶化が不純物濃度の低
い部分から開始されて不純物濃度の高い部分に進
行せしめることにより、確実にその目的を達成す
るものである。
第１図は不純物濃度による結晶化温度の変化の
一例を示す図、第２図は本発明の実施例を示す断
面図、第３図は本発明の実施例を示す平面図であ
る。 図において、１は基板、２はフイールド絶縁
膜、３はゲート酸化膜、４は多結晶シリコン膜、
５は二酸化シリコン膜を示す。
一例を示す図、第２図は本発明の実施例を示す断
面図、第３図は本発明の実施例を示す平面図であ
る。 図において、１は基板、２はフイールド絶縁
膜、３はゲート酸化膜、４は多結晶シリコン膜、
５は二酸化シリコン膜を示す。
Claims (1)
- 【特許請求の範囲】 １ 基板上に非単結晶半導体層からなる領域を形
成する工程と、 該領域の不純物濃度を周辺部で中央部より高く
する工程と、 エネルギ線の照射により該領域の非単結晶半導
体を融解し、照射後の再結晶化を中央部より周辺
部に向かつて進行させる工程 とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136677A JPS5837917A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136677A JPS5837917A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5837917A JPS5837917A (ja) | 1983-03-05 |
| JPH0136244B2 true JPH0136244B2 (ja) | 1989-07-31 |
Family
ID=15180889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136677A Granted JPS5837917A (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837917A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947630A (ja) * | 1972-06-05 | 1974-05-08 |
-
1981
- 1981-08-31 JP JP56136677A patent/JPS5837917A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4947630A (ja) * | 1972-06-05 | 1974-05-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5837917A (ja) | 1983-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| JPH0410216B2 (ja) | ||
| JP2000260709A5 (ja) | ||
| JPS60150618A (ja) | 半導体装置の製造方法 | |
| JPH0450746B2 (ja) | ||
| KR100250182B1 (ko) | 반도체결정의 형성방법 및 반도체소자 | |
| US4678538A (en) | Process for the production of an insulating support on an oriented monocrystalline silicon film with localized defects | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0136244B2 (ja) | ||
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6342417B2 (ja) | ||
| JPH02864B2 (ja) | ||
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JPH0136972B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JPH0236050B2 (ja) | ||
| JP2687394B2 (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS62219510A (ja) | 単結晶島状領域の形成方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH01214110A (ja) | 半導体装置の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 |