JPH0368532B2 - - Google Patents
Info
- Publication number
- JPH0368532B2 JPH0368532B2 JP57143995A JP14399582A JPH0368532B2 JP H0368532 B2 JPH0368532 B2 JP H0368532B2 JP 57143995 A JP57143995 A JP 57143995A JP 14399582 A JP14399582 A JP 14399582A JP H0368532 B2 JPH0368532 B2 JP H0368532B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor layer
- semiconductor
- film
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 14
- 238000010894 electron beam technology Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- 239000007791 liquid phase Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 230000001133 acceleration Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 238000000137 annealing Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 dirt Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000005501 phase interface Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、半導体膜形成方法に係り、特に粗大
結晶粒多結晶あるいは単結晶半導体膜を形成する
方法に関する。
結晶粒多結晶あるいは単結晶半導体膜を形成する
方法に関する。
周知の如く、半導体基板（以下代表的にシリコ
ン基板を用いる）上に素子を形成する半導体装置
においては、酸化、拡散、イオン注入、写真蝕刻
など公知の技術を用いて、シリコン基板上に平面
的（二次元的）に素子を配列するが通常で、二層
以上の多層に素子を形成することはほとんどなか
つた。そのため従来よりも素子を微細化して、半
導体装置を高集積化、高速化するためには限界が
あり、この限界を超える手段として、多層に素子
を形成する、いわゆる積層半導体装置が提案さ
れ、これを実現するために、絶縁膜上の多結晶ま
たは非晶質半導体層にエネルギービームを照射し
て粗大粒の多結晶または単晶半導体層（以下代表
的にシリコン層を用いる）を形成する方法が提案
されている。例えば、シリコン基板をSiO2また
はSiN等の絶縁膜でおおつてその上に多結晶シリ
コン層を被着し、これを連続ビームのレーザー光
または電子線により照射アニールすることにより
単結晶シリコン層となし、該層中に素子を形成す
ることにより、積層半導体装置を製造しようとい
うものである。しかし従来の方法では、直径で
20μｍ程度の粗大粒多結晶シリコンにしかならず
単結晶シリコン層を得ることはきわめてむずかし
い。また実現した単結晶中には多数の転位、双
晶、積層欠陥等が含まれ、シリコン双の結晶性は
きわめて悪いものであつた。またそのシリコン層
の表面には、かなり大きな凹凸ができ、そのため
該層中に素子を作る際にはリソグラフイー上多く
の難点があり、出来上がつた素子の特性はSOS
（サフアイア基板上のシリコン層）に形成された
ものより悪いものであつた。
ン基板を用いる）上に素子を形成する半導体装置
においては、酸化、拡散、イオン注入、写真蝕刻
など公知の技術を用いて、シリコン基板上に平面
的（二次元的）に素子を配列するが通常で、二層
以上の多層に素子を形成することはほとんどなか
つた。そのため従来よりも素子を微細化して、半
導体装置を高集積化、高速化するためには限界が
あり、この限界を超える手段として、多層に素子
を形成する、いわゆる積層半導体装置が提案さ
れ、これを実現するために、絶縁膜上の多結晶ま
たは非晶質半導体層にエネルギービームを照射し
て粗大粒の多結晶または単晶半導体層（以下代表
的にシリコン層を用いる）を形成する方法が提案
されている。例えば、シリコン基板をSiO2また
はSiN等の絶縁膜でおおつてその上に多結晶シリ
コン層を被着し、これを連続ビームのレーザー光
または電子線により照射アニールすることにより
単結晶シリコン層となし、該層中に素子を形成す
ることにより、積層半導体装置を製造しようとい
うものである。しかし従来の方法では、直径で
20μｍ程度の粗大粒多結晶シリコンにしかならず
単結晶シリコン層を得ることはきわめてむずかし
い。また実現した単結晶中には多数の転位、双
晶、積層欠陥等が含まれ、シリコン双の結晶性は
きわめて悪いものであつた。またそのシリコン層
の表面には、かなり大きな凹凸ができ、そのため
該層中に素子を作る際にはリソグラフイー上多く
の難点があり、出来上がつた素子の特性はSOS
（サフアイア基板上のシリコン層）に形成された
ものより悪いものであつた。
現在最も有望と考えられている、シリコン層の
単結晶化法はLESS法である。第１図はこの方法
の概略を示すものである。まずシリコン基板１上
の絶縁膜２の一部を開孔し、その上に多結晶また
は非晶質シリコン層３を被着したのちエネルギー
ビーム４を照射して、上記開孔部において下地単
結晶シリコン基板との接触部を種結晶としてエピ
タキシヤル成長させ、引き続き横方向へ結晶成長
させるというものである。この方法の特徴は基板
と同一面方位の単結晶領域を希望する場所に作り
得る点にあり、この技術をくりかえしてゆけば三
次元半導体装置は可能であると考えられる。
単結晶化法はLESS法である。第１図はこの方法
の概略を示すものである。まずシリコン基板１上
の絶縁膜２の一部を開孔し、その上に多結晶また
は非晶質シリコン層３を被着したのちエネルギー
ビーム４を照射して、上記開孔部において下地単
結晶シリコン基板との接触部を種結晶としてエピ
タキシヤル成長させ、引き続き横方向へ結晶成長
させるというものである。この方法の特徴は基板
と同一面方位の単結晶領域を希望する場所に作り
得る点にあり、この技術をくりかえしてゆけば三
次元半導体装置は可能であると考えられる。
しかし、現実には横方向に単結晶化できる長さ
は最大でも100μｍ程度であり、表面の凹凸も大
きい。この原因は現在までにいろいろ分析されて
おり、１つには物質の熱伝導係数の違いにより、
絶縁膜上のシリコン層の方が他より温度が高くな
り、先に溶融、再結晶し、第１図で示すように開
孔部からはなかなかエピタキシヤルしにくい。開
孔部が溶融し、しかも絶縁膜２上のシリコン層３
が蒸発せずに横方向エピ成長するビームアニール
条件がきわめてせまいことによる。また再結晶核
と発生を完全に押えることはきわめてむずかし
く、たとえば開孔部端、ビームアニール時の溶接
部分周辺、絶縁膜上のヒロツク、よごれ、ゴミ、
あるいは、わずかな段差などより新たな核発生が
起き、多結晶シリコン層となる。その他にもビー
ムエネルギーの経時不安定性、下地膜の熱電導の
違い、干渉作用など再結晶時の単結晶化をさまた
げている要因は多い。
は最大でも100μｍ程度であり、表面の凹凸も大
きい。この原因は現在までにいろいろ分析されて
おり、１つには物質の熱伝導係数の違いにより、
絶縁膜上のシリコン層の方が他より温度が高くな
り、先に溶融、再結晶し、第１図で示すように開
孔部からはなかなかエピタキシヤルしにくい。開
孔部が溶融し、しかも絶縁膜２上のシリコン層３
が蒸発せずに横方向エピ成長するビームアニール
条件がきわめてせまいことによる。また再結晶核
と発生を完全に押えることはきわめてむずかし
く、たとえば開孔部端、ビームアニール時の溶接
部分周辺、絶縁膜上のヒロツク、よごれ、ゴミ、
あるいは、わずかな段差などより新たな核発生が
起き、多結晶シリコン層となる。その他にもビー
ムエネルギーの経時不安定性、下地膜の熱電導の
違い、干渉作用など再結晶時の単結晶化をさまた
げている要因は多い。
本発明はこのような点に鑑みてなされたもので
積層集積回路装置を実現させうる良質の単結晶又
は粗大多結晶半導体層を得ることを目的とする。
積層集積回路装置を実現させうる良質の単結晶又
は粗大多結晶半導体層を得ることを目的とする。
本発明では、表面が絶縁材料よりなる基板上に
形成した半導体層上に薄膜を形成し、これをスト
ライプ状に残存させるように選択エツチングして
長溝を設け、残存された薄膜パターンに沿つてそ
の両側の溝を包含する径の電子ビームを走査し、
これにより照射部の半導体層を薄膜パターン下を
含んで全体に液相状態にしながらこれを移動せし
め、移動後、温度が相対的に低い薄膜パターン下
中央部から半導体層を固化させて前記半導体層を
単結晶もしくは粗大結晶粒多結晶化している。
形成した半導体層上に薄膜を形成し、これをスト
ライプ状に残存させるように選択エツチングして
長溝を設け、残存された薄膜パターンに沿つてそ
の両側の溝を包含する径の電子ビームを走査し、
これにより照射部の半導体層を薄膜パターン下を
含んで全体に液相状態にしながらこれを移動せし
め、移動後、温度が相対的に低い薄膜パターン下
中央部から半導体層を固化させて前記半導体層を
単結晶もしくは粗大結晶粒多結晶化している。
本発明により絶縁膜上の所望の領域に良質の半
導体層を形成して、素子の積層化を実用上十分な
特性をもたせて実現することを可能とすることが
できる。
導体層を形成して、素子の積層化を実用上十分な
特性をもたせて実現することを可能とすることが
できる。
以下本発明の一実施例について図面を用いて説
明する。まず第２図ａに示すように、たとえばＰ
型１００面方位の単結晶シリコン基板１０１の上
に約2μｍのSiO2層１０２を形成する。この際シ
リコン基板１０１には図示しないが既に所望の素
子が周知の工程を経て形成されている。次に第２
図ｂに示すようにSiO2層１０２の表面にたとえ
ば約6000Åの多結晶シリコン層１０３を被着す
る。その上に0.5〜1.0μｍのSiO2膜１０４を形成
する。次に第２図ｃに示すように、周知の方法に
てSiO2膜１０４の一部をストライブ状にエツチ
ング除去する。その後第２図ｄに示すように電子
ビーム１０を上部から、上記ストライプに平行に
走査しながら照射して上記シリコン層１０３をア
ニールに再結晶化する。尚、１１はビーム走査方
向である。
明する。まず第２図ａに示すように、たとえばＰ
型１００面方位の単結晶シリコン基板１０１の上
に約2μｍのSiO2層１０２を形成する。この際シ
リコン基板１０１には図示しないが既に所望の素
子が周知の工程を経て形成されている。次に第２
図ｂに示すようにSiO2層１０２の表面にたとえ
ば約6000Åの多結晶シリコン層１０３を被着す
る。その上に0.5〜1.0μｍのSiO2膜１０４を形成
する。次に第２図ｃに示すように、周知の方法に
てSiO2膜１０４の一部をストライブ状にエツチ
ング除去する。その後第２図ｄに示すように電子
ビーム１０を上部から、上記ストライプに平行に
走査しながら照射して上記シリコン層１０３をア
ニールに再結晶化する。尚、１１はビーム走査方
向である。
本発明の最大の特徴は、第２図ｃに示す試料構
造、第２図ｄで示す、電子ビームの特徴を充分に
生かしたアニール法にある。即ち、電子ビームの
エネルギーデポジシヨンは電子の物質に対する透
過能によつてのみ決まつており、第２図ｃの構造
の試料ではSiO2膜がストライプ状に開孔してい
る部分１０５ではシリコン層１０３に大部分の電
子ビームエネルギーがデポジツトされるが、それ
以外のSiO2膜１０４でおおわれている部分では
エネルギー吸収がSiO2膜中でも起こるため、シ
リコン層における温度分布は第３図に示すごと
く、開孔部１０５で高く、それ以外でそれより低
くなる。このような温度分布でアニールが行なわ
れると、SiO2でおおわれた部分のシリコン層で
はより早く温度低下が起こり、最初に固化が始ま
るが開口部では逆に最後に固化が起こる。従つて
アニール後の再結晶化時の固液界面は第４図に示
すごとくになる。図に於いて、曲線の左側は固
相、右側は液相であり、固相・液相界面付近には
結晶粒界の発生が示されている。
造、第２図ｄで示す、電子ビームの特徴を充分に
生かしたアニール法にある。即ち、電子ビームの
エネルギーデポジシヨンは電子の物質に対する透
過能によつてのみ決まつており、第２図ｃの構造
の試料ではSiO2膜がストライプ状に開孔してい
る部分１０５ではシリコン層１０３に大部分の電
子ビームエネルギーがデポジツトされるが、それ
以外のSiO2膜１０４でおおわれている部分では
エネルギー吸収がSiO2膜中でも起こるため、シ
リコン層における温度分布は第３図に示すごと
く、開孔部１０５で高く、それ以外でそれより低
くなる。このような温度分布でアニールが行なわ
れると、SiO2でおおわれた部分のシリコン層で
はより早く温度低下が起こり、最初に固化が始ま
るが開口部では逆に最後に固化が起こる。従つて
アニール後の再結晶化時の固液界面は第４図に示
すごとくになる。図に於いて、曲線の左側は固
相、右側は液相であり、固相・液相界面付近には
結晶粒界の発生が示されている。
ところで、通常溶融再結晶を自然現象にまかせ
て行なうと多くの核生成が行なわれ多数の結晶粒
界が見られるが、この結晶粒界は固液界面に直交
するように連続して結晶粒成長が起こる。そのた
め、第４図で示すようにSiO2が開口していた部
分３０１では結晶粒界がますます集中して多数の
結晶粒ができるが、SiO2でおおわれていた部分
では粒界がだんだん分散してゆき、やがて単結晶
ができるようになる。このようにして第２図ｃ工
程で形成したストライプ状開口部の周期に合わせ
た幅のストライプ状の非常に大きな結晶粒が成長
する。
て行なうと多くの核生成が行なわれ多数の結晶粒
界が見られるが、この結晶粒界は固液界面に直交
するように連続して結晶粒成長が起こる。そのた
め、第４図で示すようにSiO2が開口していた部
分３０１では結晶粒界がますます集中して多数の
結晶粒ができるが、SiO2でおおわれていた部分
では粒界がだんだん分散してゆき、やがて単結晶
ができるようになる。このようにして第２図ｃ工
程で形成したストライプ状開口部の周期に合わせ
た幅のストライプ状の非常に大きな結晶粒が成長
する。
このようにして電子ビームアニールによりシリ
コン層１０３を再結晶化後第２図ｅで示すように
SiO2膜１０４を除去後結晶粒界部は素子分離絶
縁膜１０６とし各粗大粒の中に公知技術にて素子
を形成してゆく。素子領域にはゲート酸化膜１０
７を介して例えば多結晶シリコンからなるゲート
電極１０８を形成し、ソース、ドレイン領域１０
９，１１０を形成してMOSトランジスタとする。
次に第２図ｆに示すように全面を絶縁膜１１０で
おおつた後Alによる電極１１２〜１１４を形成
して二層に積層した半導体装置を完成する。
コン層１０３を再結晶化後第２図ｅで示すように
SiO2膜１０４を除去後結晶粒界部は素子分離絶
縁膜１０６とし各粗大粒の中に公知技術にて素子
を形成してゆく。素子領域にはゲート酸化膜１０
７を介して例えば多結晶シリコンからなるゲート
電極１０８を形成し、ソース、ドレイン領域１０
９，１１０を形成してMOSトランジスタとする。
次に第２図ｆに示すように全面を絶縁膜１１０で
おおつた後Alによる電極１１２〜１１４を形成
して二層に積層した半導体装置を完成する。
なお、上記実施例では電子ビームによりシリコ
ン層のアニールを行なつたが、アニール条件とし
ては加電圧５〜30KVで特に10KV以下がよくビ
ーム電流は１〜10ｍＡがよいが10KVでは４ｍＡ
が最適であつた。真空度は10-8〜10-10Torrで基
板温度は400〜500℃、シリコン基板を静電的にチ
ヤツキングしてアニールが行なわれた。このよう
な条件での溶融幅は約50μｍであつたため、第２
図ｃに示すストライブ状溝のピツチの２倍の距離
Ｄを50μｍとした。またビームをｘ方向（ストラ
イプと平行方向）に走査する時の速度は100cm／
sec、ｙ方向（ストライプ直交方向）のステツプ
送り距離Ｐは25μｍすなわちＰ＝Ｄ／２とした。
本発明においては距離ＤまたはＰの決め方も重要
で、Ｄは溶融幅にほぼ等しく、Ｐはその約半分に
することが望ましい。
ン層のアニールを行なつたが、アニール条件とし
ては加電圧５〜30KVで特に10KV以下がよくビ
ーム電流は１〜10ｍＡがよいが10KVでは４ｍＡ
が最適であつた。真空度は10-8〜10-10Torrで基
板温度は400〜500℃、シリコン基板を静電的にチ
ヤツキングしてアニールが行なわれた。このよう
な条件での溶融幅は約50μｍであつたため、第２
図ｃに示すストライブ状溝のピツチの２倍の距離
Ｄを50μｍとした。またビームをｘ方向（ストラ
イプと平行方向）に走査する時の速度は100cm／
sec、ｙ方向（ストライプ直交方向）のステツプ
送り距離Ｐは25μｍすなわちＰ＝Ｄ／２とした。
本発明においては距離ＤまたはＰの決め方も重要
で、Ｄは溶融幅にほぼ等しく、Ｐはその約半分に
することが望ましい。
本発明による半導体膜形成方法を用いれば、本
実施例で述べたMOSトランジスタの他にＣ−
MOSトランジスタ、バイポーラトランジスタ、
ダイオードなどあらゆる素子を再結晶化したシリ
コン層に形成して効果を挙げることができるのは
言うまでもなく、本発明の効果を用いて、これら
の素子を積層配列することにより、従来より高集
積、高速、多機能な積層半導体装置を実現するこ
とが可能となつた。
実施例で述べたMOSトランジスタの他にＣ−
MOSトランジスタ、バイポーラトランジスタ、
ダイオードなどあらゆる素子を再結晶化したシリ
コン層に形成して効果を挙げることができるのは
言うまでもなく、本発明の効果を用いて、これら
の素子を積層配列することにより、従来より高集
積、高速、多機能な積層半導体装置を実現するこ
とが可能となつた。
本発明による効果を用いれば、シリコン以外の
半導体たとえばゲルマニウム、GaAs、GaP、あ
るいはInP、InSbなどの種々の半導体においても
充分な効果が期待できる。
半導体たとえばゲルマニウム、GaAs、GaP、あ
るいはInP、InSbなどの種々の半導体においても
充分な効果が期待できる。
第１図はエネルギービーム照射によるLESS構
造の単結晶膜の形成過程を説明する断面図、第２
図ａ〜ｆはこの発明による半導体膜を用いて行な
つた二層MOSLSI製造工程を示す工程断面図、
第３図は本発明による電子ビームアニール時の試
料の温度分布を示す特性図、第４図は半導体膜の
アニールによつて溶融後再結晶する時の固液界面
を示す図である。 １……半導体基板、２……絶縁膜、３……半導
体層、４……エネルギービーム、１０１……単結
晶シリコン基板、１０２……SiO2膜、１０３…
…多結晶シリコン層、１０４……SiO2膜、１０
３′……再結晶化したシリコン層、１０５……開
口部、１０７……ゲート酸化膜、１０６……絶縁
膜、１０８……ゲート電極、１０９，１１０……
ソース、ドレイン領域、１１１……絶縁膜、１１
２〜１１４……Al電極。
造の単結晶膜の形成過程を説明する断面図、第２
図ａ〜ｆはこの発明による半導体膜を用いて行な
つた二層MOSLSI製造工程を示す工程断面図、
第３図は本発明による電子ビームアニール時の試
料の温度分布を示す特性図、第４図は半導体膜の
アニールによつて溶融後再結晶する時の固液界面
を示す図である。 １……半導体基板、２……絶縁膜、３……半導
体層、４……エネルギービーム、１０１……単結
晶シリコン基板、１０２……SiO2膜、１０３…
…多結晶シリコン層、１０４……SiO2膜、１０
３′……再結晶化したシリコン層、１０５……開
口部、１０７……ゲート酸化膜、１０６……絶縁
膜、１０８……ゲート電極、１０９，１１０……
ソース、ドレイン領域、１１１……絶縁膜、１１
２〜１１４……Al電極。
Claims (1)
- 【特許請求の範囲】 １ 表面が絶縁材料よりなる基板上に多結晶もし
くは非晶質の半導体層を被着する工程と、前記半
導体層上に薄膜を形成し、さらにこの薄膜をスト
ライプ状に残存させるように選択エツチングして
長溝を設ける工程と、前記残存された薄膜パター
ンに沿つてその両側の溝を包含する径の電子ビー
ムを走査し、これにより照射部の半導体層を薄膜
パターン下を含んで全体に液相状態にしながらこ
れを移動せしめ、移動後温度が相対的に低い薄膜
パターン下中央部から半導体層を固化して単結晶
もしくは粗大結晶粒化させる工程とからなる半導
体膜形成方法。 ２ 前記薄膜パターンは厚さ0.5〜1.0μｍのシリ
コン酸化膜からなり、電子ビームの加速電圧を５
〜30KVとすることを特徴とする特許請求の範囲
第１項記載の半導体膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143995A JPS5934626A (ja) | 1982-08-21 | 1982-08-21 | 半導体膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57143995A JPS5934626A (ja) | 1982-08-21 | 1982-08-21 | 半導体膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5934626A JPS5934626A (ja) | 1984-02-25 |
| JPH0368532B2 true JPH0368532B2 (ja) | 1991-10-28 |
Family
ID=15351858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57143995A Granted JPS5934626A (ja) | 1982-08-21 | 1982-08-21 | 半導体膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934626A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4444620A (en) * | 1983-09-12 | 1984-04-24 | Bell Telephone Laboratories, Incorporated | Growth of oriented single crystal semiconductor on insulator |
| JPS63300510A (ja) * | 1987-05-30 | 1988-12-07 | Agency Of Ind Science & Technol | 積層型半導体装置 |
| JP4859643B2 (ja) * | 2006-11-30 | 2012-01-25 | グローブライド株式会社 | 釣用バック |
-
1982
- 1982-08-21 JP JP57143995A patent/JPS5934626A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5934626A (ja) | 1984-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371381A (en) | Process for producing single crystal semiconductor layer and semiconductor device produced by said process | |
| EP0236953B1 (en) | Method of manufacturing semiconductor crystalline layer | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH0368532B2 (ja) | ||
| JPS6342417B2 (ja) | ||
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH0236050B2 (ja) | ||
| JP2517330B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPH0779078B2 (ja) | 半導体層の単結晶化方法 | |
| JPH0236051B2 (ja) | ||
| JPH0257337B2 (ja) | ||
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS5893217A (ja) | 半導体結晶膜の製造方法 | |
| JP2566663B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPH0732121B2 (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPH01264215A (ja) | 半導体装置の製造方法 | |
| JPH0573324B2 (ja) | ||
| JPH0334847B2 (ja) | ||
| JPS63300510A (ja) | 積層型半導体装置 | |
| JPS62130509A (ja) | 半導体基体の製造方法 |