JPH0779078B2 - 半導体層の単結晶化方法 - Google Patents
半導体層の単結晶化方法Info
- Publication number
- JPH0779078B2 JPH0779078B2 JP60043638A JP4363885A JPH0779078B2 JP H0779078 B2 JPH0779078 B2 JP H0779078B2 JP 60043638 A JP60043638 A JP 60043638A JP 4363885 A JP4363885 A JP 4363885A JP H0779078 B2 JPH0779078 B2 JP H0779078B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- semiconductor
- sio
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02642—Mask materials other than SiO2 or SiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体層の単結晶化方法に係わり、特に絶縁
層上の半導体層をエネルギービーム照射により単結晶化
する方法に関する。
層上の半導体層をエネルギービーム照射により単結晶化
する方法に関する。
近年、電子ビーム,レーザー光、あるいは、カーボンヒ
ーターなどにより非晶質絶縁膜上に形成した多結晶もし
くは、非晶質の半導体層、例えばシリコン層やゲルマニ
ウム層などを単結晶化し、SOSの代替基板や3次元構造I
C用基板として用いるという試みが盛んに行なわれてい
る。
ーターなどにより非晶質絶縁膜上に形成した多結晶もし
くは、非晶質の半導体層、例えばシリコン層やゲルマニ
ウム層などを単結晶化し、SOSの代替基板や3次元構造I
C用基板として用いるという試みが盛んに行なわれてい
る。
しかし、例えばこの種の方法でエネルギービームでSiO2
層上のシリコン層を単結晶化しようとする場合、高々数
100μmの単結層を作るのが限界で、面方位も定まらな
いのが通常であった。
層上のシリコン層を単結晶化しようとする場合、高々数
100μmの単結層を作るのが限界で、面方位も定まらな
いのが通常であった。
これに対し、再結晶化後のシリコン層の面方位を定める
ための手法として第2図に示すように、SiO2層32の一部
を開口し、シリコン層33と単結晶シリコン基板31とを直
接接触させ、横方向に結晶成長させる技術が特公昭56−
73697公報に提案されている。
ための手法として第2図に示すように、SiO2層32の一部
を開口し、シリコン層33と単結晶シリコン基板31とを直
接接触させ、横方向に結晶成長させる技術が特公昭56−
73697公報に提案されている。
なお、第2図中、31は単結晶シリコン基板、32はSiO
2層、33は非晶質シリコン層、34は、例えばCVD法で堆積
したSiO2層、35はSiO2層の開口部、36はビームを示して
いる。
2層、33は非晶質シリコン層、34は、例えばCVD法で堆積
したSiO2層、35はSiO2層の開口部、36はビームを示して
いる。
しかし、この方法によっても単結晶化できるシリコン層
の長さは20〜30μmが限界であり、しかも実現した単結
晶中には多数の転位、積層欠陥などが含まれ、シリコン
層の結晶性は極めて悪いものであった。また、このシリ
コン層の表面には、かなり大きな凹凸ができ、そのため
この層中に素子を作る際には、リソブラフィー上多くの
難点があり、出来上がった素子の特性は、SOSに形成さ
れたものよりはるかに悪いものであった。
の長さは20〜30μmが限界であり、しかも実現した単結
晶中には多数の転位、積層欠陥などが含まれ、シリコン
層の結晶性は極めて悪いものであった。また、このシリ
コン層の表面には、かなり大きな凹凸ができ、そのため
この層中に素子を作る際には、リソブラフィー上多くの
難点があり、出来上がった素子の特性は、SOSに形成さ
れたものよりはるかに悪いものであった。
上記の問題が生じる原因は現在までにいろいろ分析され
ており、1つには物質の熱伝導係数の違いにより、絶縁
層上のシリコン層の方が基板と接触している開口部のシ
リコン層より温度が高くなることがあげられる。この場
合、絶縁層上のシリコン層の方が先に溶融再結晶するた
め、前記第2図に示すように開口部からはなかなかエピ
タキシャルしにくい。これは開口部のシリコン層が溶融
し、しかも絶縁層上のシリコン層が蒸発せずに横方向に
エピタキシャル成長するビームアニール条件が極めて狭
いためである。
ており、1つには物質の熱伝導係数の違いにより、絶縁
層上のシリコン層の方が基板と接触している開口部のシ
リコン層より温度が高くなることがあげられる。この場
合、絶縁層上のシリコン層の方が先に溶融再結晶するた
め、前記第2図に示すように開口部からはなかなかエピ
タキシャルしにくい。これは開口部のシリコン層が溶融
し、しかも絶縁層上のシリコン層が蒸発せずに横方向に
エピタキシャル成長するビームアニール条件が極めて狭
いためである。
この他にも、ビームエネルギーの経時不安定性、下地膜
の熱伝導の違いなど再結晶時化を妨げている要因は多
い。
の熱伝導の違いなど再結晶時化を妨げている要因は多
い。
本発明の目的は、絶縁層上に良質の半導体単結晶を形成
することができ、SOS代替用基板や積層集積回路装置用
基板の実現に寄与し得る半導体層の単結晶化方法を提供
することにある。
することができ、SOS代替用基板や積層集積回路装置用
基板の実現に寄与し得る半導体層の単結晶化方法を提供
することにある。
本発明の骨子は、エネルギービームにより半導体層をア
ニールする際に、単結晶化すべき半導体層の上に凹凸面
をもつ被覆層、例えば絶縁層を設け、それを通してビー
ムを照射することにある。
ニールする際に、単結晶化すべき半導体層の上に凹凸面
をもつ被覆層、例えば絶縁層を設け、それを通してビー
ムを照射することにある。
すなわち本発明は、多結晶もしくは非晶質の半導体層を
ビームのアニールにより単結晶化する方法において、単
結晶半導体上に非晶質絶縁層を介して多結晶もしくは非
晶質の半導体層を形成し、かつこの半導体層の一部を基
板に接触させ、次いで凹凸をもった被覆層を通して上記
半導体層上にビームを照射して該半導体層をアニールす
るようにした方法である。
ビームのアニールにより単結晶化する方法において、単
結晶半導体上に非晶質絶縁層を介して多結晶もしくは非
晶質の半導体層を形成し、かつこの半導体層の一部を基
板に接触させ、次いで凹凸をもった被覆層を通して上記
半導体層上にビームを照射して該半導体層をアニールす
るようにした方法である。
本発明によれば、多結晶もしくは非晶質の半導体層上に
凹凸をもった被覆層を設けることによりビーム熱の第1
の絶縁層上での高温化を防ぐことができる。これは、該
半導体層の熱放出を半導体層の被覆層に凹凸をつけるこ
とによって実質的に増加させたことによるものである。
これにより開口部の半導体層と絶縁層上の半導体層の温
度バラツキを抑えることが可能となり、開口部からのエ
ピタキシャル成長が起こりやすくなるビームアニール条
件が広くすることができる。このため、ビームエネルギ
ーの経時不安定性や下地の熱伝導の違いなどもある程度
許容でき、極めて良質の単結晶化された半導体層を得る
ことができる。
凹凸をもった被覆層を設けることによりビーム熱の第1
の絶縁層上での高温化を防ぐことができる。これは、該
半導体層の熱放出を半導体層の被覆層に凹凸をつけるこ
とによって実質的に増加させたことによるものである。
これにより開口部の半導体層と絶縁層上の半導体層の温
度バラツキを抑えることが可能となり、開口部からのエ
ピタキシャル成長が起こりやすくなるビームアニール条
件が広くすることができる。このため、ビームエネルギ
ーの経時不安定性や下地の熱伝導の違いなどもある程度
許容でき、極めて良質の単結晶化された半導体層を得る
ことができる。
以下、本発明の一実施例を図面を参照して説明する。第
1図(a)〜(g)は本発明をMOSトランジスタ製造に
適用した実施例を示す工程断面図である。まず、第1図
(a)に示す如く、P型(100)面方位の単結晶シリコ
ン基板11の上に約1μm厚さの埋め込みSiO2層(第1の
絶縁層)12を選択形成する。このとき、シリコン基板11
には図示しないが、すでに所望の素子が周知の工程によ
り形成されていることもある。
1図(a)〜(g)は本発明をMOSトランジスタ製造に
適用した実施例を示す工程断面図である。まず、第1図
(a)に示す如く、P型(100)面方位の単結晶シリコ
ン基板11の上に約1μm厚さの埋め込みSiO2層(第1の
絶縁層)12を選択形成する。このとき、シリコン基板11
には図示しないが、すでに所望の素子が周知の工程によ
り形成されていることもある。
次に第1図(b)に示すように全面に約6000Åの多結晶
シリコン層(半導体層)13を形成し、その上に約4000Å
のSiO2膜14(第2の絶縁膜)を例えばCVD法により堆積
する。
シリコン層(半導体層)13を形成し、その上に約4000Å
のSiO2膜14(第2の絶縁膜)を例えばCVD法により堆積
する。
次に、第1図(c)に示すように通常の写真食刻法によ
り下地SiO2膜14に形成する凹凸のレジストパターンを形
成する。
り下地SiO2膜14に形成する凹凸のレジストパターンを形
成する。
次に第1図(d)に示すように、レジストパターン15を
マスクにして例えば反応性イオンエッチング法(RIE
法)などによりSiO2膜14を約2000Å程度エッチングし、
規則性のある凹凸面をもつグレーティングを形成する。
このとき、例えば第1の絶縁層上に形成した凹凸のピッ
チや深さを変えることによって第1の絶縁層上のシリコ
ン層の熱放出速度を促進させることもできる。
マスクにして例えば反応性イオンエッチング法(RIE
法)などによりSiO2膜14を約2000Å程度エッチングし、
規則性のある凹凸面をもつグレーティングを形成する。
このとき、例えば第1の絶縁層上に形成した凹凸のピッ
チや深さを変えることによって第1の絶縁層上のシリコ
ン層の熱放出速度を促進させることもできる。
次に第1図(e)に示すようにレジスト15を除去した
後、線状化したビーム16を開口部のエッヂに直交する様
に走査してまず開口部でエピタキシャル成長により(10
0)Siとなし、次いでビームの走査とともに横方向にエ
ピタキシャル成長させることによりSiO2層12上のシリコ
ン層13を全面的に(100)面方位の単結晶とする。
後、線状化したビーム16を開口部のエッヂに直交する様
に走査してまず開口部でエピタキシャル成長により(10
0)Siとなし、次いでビームの走査とともに横方向にエ
ピタキシャル成長させることによりSiO2層12上のシリコ
ン層13を全面的に(100)面方位の単結晶とする。
この場合、シリコン層13の上部のSiO2膜14は、SiO2層12
上のシリコン層13がビームにより加熱されたとき、熱放
出器の役割を果し開口部のシリコン層13との温度差を縮
めることにより単結晶化のための条件を拡げる。さらに
単結晶化後のシリコン層13′の汚染を防ぐためのもので
もある。ここではSiO2膜を用いたが、SiO2膜だけに限定
されるものではなく、例えばSiNであっても良いし、凹
凸形状を作り易いSiO2とSiNの積層膜であっても良い。
上のシリコン層13がビームにより加熱されたとき、熱放
出器の役割を果し開口部のシリコン層13との温度差を縮
めることにより単結晶化のための条件を拡げる。さらに
単結晶化後のシリコン層13′の汚染を防ぐためのもので
もある。ここではSiO2膜を用いたが、SiO2膜だけに限定
されるものではなく、例えばSiNであっても良いし、凹
凸形状を作り易いSiO2とSiNの積層膜であっても良い。
このようにしてビームアニールによりシリコン層13を単
結晶化後SiO2層14の除去を行ない、第1図(f)に示す
如く素子分離絶縁膜17を形成する。そして、素子形成領
域には、ゲート酸化膜18を介して例えばリンをドープし
た多結晶シリコンからなるゲート電極19を形成し、ソー
ス,ドレイン領域20,21を形成してMOSトランジスタとす
る。
結晶化後SiO2層14の除去を行ない、第1図(f)に示す
如く素子分離絶縁膜17を形成する。そして、素子形成領
域には、ゲート酸化膜18を介して例えばリンをドープし
た多結晶シリコンからなるゲート電極19を形成し、ソー
ス,ドレイン領域20,21を形成してMOSトランジスタとす
る。
次いで第1図(g)に示すように全面を絶縁膜22でおお
った後Alによる電極23,24,25を形成して、2層に積層し
た半導体装置を完成する。
った後Alによる電極23,24,25を形成して、2層に積層し
た半導体装置を完成する。
また本発明は、上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で積々変形して実施する
ことができる。
く、その要旨を逸脱しない範囲で積々変形して実施する
ことができる。
例えば上述したSiの外にGe,GaAs,GaP,InP,InSbなどの半
導体の単結晶化に適用することも可能である。
導体の単結晶化に適用することも可能である。
また、単結晶化した半導体層上に形成する素子はMOSト
ランジスタに限らず、C−MOSトランジスタ、バイポー
ラトランジスタ、ダイオードその他各積の半導体素子で
あっても良い。
ランジスタに限らず、C−MOSトランジスタ、バイポー
ラトランジスタ、ダイオードその他各積の半導体素子で
あっても良い。
また、ビームとしてはレーザービーム、電子ビーム等を
用いる。レーザーアニール等を行なう場合は凹凸のピッ
チを適当に選ぶことによってレーザビームの反射を減ず
ることにより効率の良い熱吸収と放出が可能になる。
用いる。レーザーアニール等を行なう場合は凹凸のピッ
チを適当に選ぶことによってレーザビームの反射を減ず
ることにより効率の良い熱吸収と放出が可能になる。
また第2の絶縁膜は金属等の被覆層であってもよい。
第1図(a)〜(g)は本発明をMOSトランジスタ製造
に適用した実施例を説明するための工程断面図、第2図
は、従来のビーム照射による横方向エピタキシャル成長
構造の単結晶層の形成過程を説明する断面図である。 11,31……単結晶シリコン基板(半導体基板)、 12,32……SiO2層(第1の絶縁層)、 13,33……多結晶シリコン層(半導体層)、 14,34……SiO2層(第2の絶縁層)、 18……ゲート酸化膜、 20,21……ソースドレイン領域、 19……ゲート電極、 23,24,25……Al電極、 16,36……ビーム、 35……開口部。
に適用した実施例を説明するための工程断面図、第2図
は、従来のビーム照射による横方向エピタキシャル成長
構造の単結晶層の形成過程を説明する断面図である。 11,31……単結晶シリコン基板(半導体基板)、 12,32……SiO2層(第1の絶縁層)、 13,33……多結晶シリコン層(半導体層)、 14,34……SiO2層(第2の絶縁層)、 18……ゲート酸化膜、 20,21……ソースドレイン領域、 19……ゲート電極、 23,24,25……Al電極、 16,36……ビーム、 35……開口部。
Claims (2)
- 【請求項1】単結晶半導体上に開口を有する絶縁層を形
成する工程と、前記開口及び前記絶縁膜上に延在する多
結晶もしくは非晶質の半導体層を形成する工程と、 前記半導体層の上部に少なくとも一層から成る被覆層を
設ける工程と、 前記半導体層の表面を露出することなく、前記被覆層を
写真食刻法により、熱放出用の凹凸を有する層に加工す
る工程と、 前記被覆層の上からエネルギービームを照射して前記半
導体層を前記開口より全面的に単結晶化すべくアニール
する工程とを備えたことを特徴とする半導体層の単結晶
化方法。 - 【請求項2】前記エネルギービームは、前記半導体層上
で線状の形状を有し、その線方向と直交する方向に走査
され、前記被覆層の凹凸は前記走査方向に対して直交す
るように形成されていることを特徴とする特許請求の範
囲第1項記載の半導体層の単結晶化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60043638A JPH0779078B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体層の単結晶化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60043638A JPH0779078B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体層の単結晶化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61203629A JPS61203629A (ja) | 1986-09-09 |
JPH0779078B2 true JPH0779078B2 (ja) | 1995-08-23 |
Family
ID=12669409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60043638A Expired - Lifetime JPH0779078B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体層の単結晶化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0779078B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166577A1 (ja) | 2020-02-17 | 2021-08-26 | 日本精工株式会社 | 転がり軸受及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545823A (en) * | 1983-11-14 | 1985-10-08 | Hewlett-Packard Company | Grain boundary confinement in silicon-on-insulator films |
-
1985
- 1985-03-07 JP JP60043638A patent/JPH0779078B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166577A1 (ja) | 2020-02-17 | 2021-08-26 | 日本精工株式会社 | 転がり軸受及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPS61203629A (ja) | 1986-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0235819B1 (en) | Process for producing single crystal semiconductor layer | |
US4400715A (en) | Thin film semiconductor device and method for manufacture | |
US4448632A (en) | Method of fabricating semiconductor devices | |
JPS62160712A (ja) | 半導体装置の製造方法 | |
JPH0779078B2 (ja) | 半導体層の単結晶化方法 | |
JPH0368532B2 (ja) | ||
JPH0236051B2 (ja) | ||
JPS59184517A (ja) | 積層型半導体装置の製造方法 | |
JPH0257337B2 (ja) | ||
JPS59194422A (ja) | 半導体層の単結晶化方法 | |
JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
JPS58180019A (ja) | 半導体基体およびその製造方法 | |
JPH0652712B2 (ja) | 半導体装置 | |
JPS5946021A (ja) | 半導体装置の製造方法 | |
JPS60123019A (ja) | 半導体装置の製造方法 | |
JPS6022493B2 (ja) | 半導体装置の製造方法 | |
JPS6362893B2 (ja) | ||
JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
JPH04299518A (ja) | 半導体装置およびその製造方法 | |
JPH04299517A (ja) | シリコン再結晶化半導体装置およびその製造方法 | |
JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
JPH0334847B2 (ja) | ||
JPS5948532B2 (ja) | 半導体装置の製造方法 | |
JPH0410212B2 (ja) |