JPS59194422A - 半導体層の単結晶化方法 - Google Patents

半導体層の単結晶化方法

Info

Publication number
JPS59194422A
JPS59194422A JP58068390A JP6839083A JPS59194422A JP S59194422 A JPS59194422 A JP S59194422A JP 58068390 A JP58068390 A JP 58068390A JP 6839083 A JP6839083 A JP 6839083A JP S59194422 A JPS59194422 A JP S59194422A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
substrate
electron beam
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58068390A
Other languages
English (en)
Inventor
Kenji Shibata
健二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58068390A priority Critical patent/JPS59194422A/ja
Publication of JPS59194422A publication Critical patent/JPS59194422A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野・〕 本発明は、半導体層の単結晶化方法に係わり、神に非晶
質絶縁層上の半導体層を電子ビーム照射により単結晶化
する方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子ビーム、レーザー光或いはカーボンヒーター
等により非晶質絶縁層上に形成した多結晶若しくは非晶
・質の半導体層、例えばシリコン層やｒルマニウム層等
を単結晶化し、ｓｏｓの代替基板や三次元構造ＩＣ用基
板として用いるという試みが盛んに行なわれている。し
かし、この種の方法で電子ビーム等のエネルギービーム
でＳ　１０２層上のシリコン層を単結晶化しようとする
場合、高々数７ｘ、　ｏ　ｏ　（μｍ〕の単結晶層を作
るのが限界で、面方位も定まらないのが通常であった。
（ＪＪＡＰ　ｖｏｌ、２１（１９８２）ＰＬ　２９４）
再結□晶化後のシリコン層の面方位を定めるだめの手法
として、第１図に示す如（ＳｉＯ□層の一部を開口し、
シリコン層とシリコン基板とを直接接触させ、横方向成
長させる技術が提案されている。（特公昭５６−７３６
９７号）なお、第１き、そのため該層中に素子を作る際
にはリソグラフィー上多くの難点があシ、出来上がった
素子の特性はＳＯＳ　（サファイア基板上の７９３７層
）に形成されたものよシ遥かに悪いものであった。
上記の問題が生じる原因は現在までにいろいろ分析され
ており、１つには物質の熱伝導係数の違いにより、絶縁
層上のシリコン層の方が基板と接触している開口部のク
リコン層より温度が高くなることがあげられる。この場
合絶縁層上のシリコン層の方が先に溶融再結晶するため
、前記第１図に示す如く開口部からはなかなかエピタキ
シャルしにくい。これは、開口部のシリコン層が溶融し
、しかも絶縁層上のシリコン層が蒸発せずに横方向エビ
成長するビームアニール条件が極めて狭いためでおる。
また、再結晶核の発生を完全に押えることは極めて難し
く、例えば開口部端、ビームアニール時の溶接部周辺、
絶縁膜上のヒロック、よごれ、ゴミ或いは僅かな段差等
より新たな核発生が起き、多結晶−因は多−い。
一方、他の方法として下地基板を１０００〜１２００〔
℃〕とシリコンの融点近くに加熱しながら、上部よりカ
ーがンヒーターを走査してシリコン層を単結晶化すると
い′、方法も知られている（　ＡｐｐＩ、Ｐｂｙｓ、　
Ｌｅｔｔ、　ｖｏ　　３８（１９８１）Ｐ３６５）。こ
の方法によれば　３　（ンチウェハーを略全面単結晶化
できるという２Ｎ告もなされている＠（Ａｐｐｌ、　Ｐ
ｂｙｓ、Ｌｅｔｔ、　ｖｏ１１４１　（１９８２）Ｐ　
１８６）ｌ、かじ、この方法によって形成された単結晶
層は、ヒーターからのカーデン汚染が激しく、表面層は
完全にＳｉｃ化されている程ひどいものである。また、
カーノンヒーターの消耗が激しいため、例え窒素雰囲気
でシリコン層の単結晶化を行なっても３インチウェハー
１枚行なう毎にヒーターを交換しなければならない等の
欠点もある。さらに、カーデン以外にも窒素１や酸素に
よシ単結晶シリコン層が窒化或いは酸化されるため、シ
リコン層の電気的特性はがな、；ｉ悪く、およそ現在の
ＬＳＩプロセスには整合し３、ないものであった。
、（発明の目的〕 本発明の目的は、非晶質絶縁層上に良質の半し得る半導
体層の単結晶化方法を提供することにある。
〔発明の概要〕
本発明の骨子は、電子ビームによシ半導体層をアニール
するに際し下地単結晶基板を単結晶化すべき半導体層の
融点近くまで加熱しておくことにある。
すなわち本発明は、多結晶若しくは非晶質の半導体層を
電子ビームアニールによシ単結晶化する方法にお゛いて
、単結晶半導体基板上に非晶質絶縁層を介して多結晶若
しくは非晶質の半導体層を形成し、かつこの半導体層の
一部を基板に接触させ、次いで上記基板を上記半導体層
の融点近くまで加熱しながら上記半導体層に電子ビーム
を照射して該半導体層をアニールするようにした方法で
ある。
〔発明の効果〕
本発明によれば、下地基板を単結晶化すべき半導体層の
融点近くまで加熱しておくことにより大面積の半導体層
の略全域を単結晶化すると１と、ができる。しかも、電
子ビームによりアニー′ＡＩけるため、カー訃ンヒータ
を用いた場合のより１なカー？ン汚染、その他の不都合
を効果的に除去することができる。このため、単結晶化
された半導体層は極めて良質のものとなり、ＳＯ８代替
用基板や積層集積回路装置用基板として用いるのに極め
て有効である。
〔発明の実施例〕
第２“図（、）〜（、）は本発明をＭＯＳ　）ランゾス
タ製造に適用した実施例を示す工程断面図である。
まず、第２図（、）に示す如くＰ型（１００）面方位の
単結晶シリコン基板２１の上に約２〔μｍ〕厚さの埋め
込みＳ　ｉＯ２層（絶縁層）２２を選択形成する。この
際、シリコン基板２１には図示しないが既に所望の素子
が周知の工程により形成されていることもある。次いで
、第２図（ｂ）に示ｆ　如＜　Ｓ　ｉ　０２１８２　？
　Ｏ表面’　Ｋ　例工ｉｊ’　２０００　（Ｘ　〕のタ
ングステン層（高融点金属層）２３を形成する。この層
２３は後で電子ビーム照射する際の下層への電子ビーム
による損傷を防ぎ、まだ迭の工程で形成されるシリコン
層の再結晶化を、幹易にするためのもので、タングステ
ンに限る必要はない。例えばＭｏ　、或いは他の金属、
またはｓｉＮ、　Ａｚ２０５等の絶縁膜であってもよい
。
次に、第２図（ｃ）に示す如く全面に約６０００１〔・
Ｘ〕の多結晶シリコン層（半導体層）２４を彪成し、ソ
ノ上Ｋ　２０００　ＣＸ　：］　ノ８１０２　ｉ換２５
を形成する。この状態で、線状化した電子ビーム２６を
開口部のニップに直交する様に走査して、まず開口部で
エピタキシャル成長により（１００）　Ｓｔとなし、次
いで電子ビームの走査とともに横方向にエピタキシャル
成長させることにより、タングステン２３上のシリコン
層２４を全面的に（１００）面方位の単結晶となさしめ
る。この場合シリコン層２４の上部のＳ　ｉＯ２膜２５
は単結晶化のだめの条件を拡げ、また単結晶化後のシリ
コン層２４′の表面凹凸及び汚染を防ぐだめのものであ
る。したがって５ＩＯ２だけに限定される必要のないこ
とは言うまでもなく、例えばＳｉＮであってもよい。
本発明の特徴は、前記第２図（Ｃ）に示した電子ビーム
照射工程にある。すなわち、従来のビームアニールやカ
ー？ンヒーター等による単結晶化の欠点を改良して、ま
ずチャンバ内で１０−８％’、Ｔｏｒｒ）以上の真空度
をクライオポンゾ、イオンセ・コンブ或いはタープモレ
キュ２ポンプ等のオイル槍・リーチングにより実現する
。次にサファイアナロックとタンタル線によシ構成され
るヒーターによシシリコン基板２１全体を１０００〜１
２００〔“℃〕の高温に加熱する。この状態で、加速電
用１ｏ（ｋｖ）、ビーム電流７〔鮎〕、ビーム幅１００
〜２００〔μｍ〕、長さ５〔簡〕の線状電子ビームを、
例えば５（ｍ／ｓ）の速度で開口部からＳ　ｓ　Ｏ２層
２２上のシリコン層２４へ連続的に走査する。ビーム走
査を行なった後には幅５〔■〕。
長さ数〔ｍ〕の単結晶シリコン層２４′が形成される。
これを少しずつオーバラップしながら繰り返していくこ
とによりウェハー全面を単結晶化できることになる。
このようにして電子ビームアニールによシシリコン層２
４を単結晶化後第２図（ｄ）に示す如くＳ　ｉＯ２層２
５を除去後素子分離絶縁膜２７を形成する。そして、素
子形成領域にはダート酸化膜２８を介して例えば多結晶
シリコンからなるダート電極２９を形成し、ソース、ド
レイン領域３０．３１を形成してＭＯＳ　）ランジスタ
とする。
次いで、第２図（、）に示すように全面を絶縁膜３２で
おおった後Ａｔによる電極ｓ　ｓ、ｓ　４．ｉｓを形成
して２層に積層した半導体装置を完成する３゜ なお、上記実施例では電子ビームによシシリコン層のア
ニールを行なったが、アニール条件１セしては加速圧５
〜３０〔ｋｖ〕で特に１０（ｋＶ）部下がよくビーム電
流は１〜１０（ｍＡ）がよいＡ＝　１０　ｋｖでは７〔
鮎〕が最適であった。真空度は１０−８〜１０−１０［
Ｔｏｒｒ　：］で基板温度は１０００〜１２００［：１
？：）でシリコン基板を静電的にチャッキングしてアニ
ールを行なった。このとき、シリコン層２４の溶接幅は
約１５０〔μｍ〕であった。また、電子ビームの形状を
線状とした理由はビーム走査によるオーバーラツプ部分
を少なりシ、単結晶化をよシ有効に進めるためである。
また、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、前記半導体層は多結晶シリコ
ンに限るものではなく、非晶質シリコンであってもよい
。さらにＳｉの他にＧｅ　、　ＧａＡｓ　＋　ＧａＰ　
、　ＩｎＰ或いはＩｎＳｂ等の半導体に適用することも
可能である。このとき、基板の加熱温度は単結晶化すべ
き半導体層に応じ、該層の融点に近い範囲で適宜定めれ
ばよい。
また、単結晶化した半導体層上に形成する素子儂ＭＯ８
）ランジスタに限らず、Ｃ−ＭＯＳトランジスタ、ノぐ
イポーラトランジスタ、ダイオード。
その他各種の半導体素子であってもよい。
【図面の簡単な説明】
；第１図は電子ビーム照射による横方向エビタンゾスタ
製造に適用した実施例を説明するだめの工程断面図であ
る。 １．２１・・・単結晶シリコン基板（半導体基板Ｘ２．
２２・・・ＳｉＯ２層（絶縁層）、２３・・・モリブデ
ン層（高融点金属層）、３，２４・・・多結晶シリコン
層（半導体層）、２５，２７．３２・・・ＳｉＯ２膜、
２８・・・ダート酸化膜、２９・・・ダート電極、３０
．３１・・・ソース、ドレイン領域、３３．〜３５・・
・Ａｔ電°極。

Claims (4)

    【特許請求の範囲】
  1. （１）単結晶半導体基板上に非晶質絶縁層を介して多結
    晶若しくは非晶質の半導体層を形成し、かつこの半導体
    層の一部を上記基板に接触させ、次いで上記基板を上記
    半導体層の融点近くまで加熱しながら上記半導体層に電
    子ビームを照射して該半導体層をアニールすることを特
    徴とする半導体層の単結晶化方法。
  2. （２）前記電子ビームは、前記半導体層上で長さ１〔園
    〕以上の線状の形状を有し、その線方向と直交する方向
    に走査される、ものであることを特徴とする特許請求の
    範囲第１項記載の半導体層の単結゛晶化方法。
  3. （３）前記半導体層の前記基板との接触は、前記絶縁層
    の一部に設けられた開口部にてなされるものであること
    を特徴とする特許請求の範囲第１項記載の半導体層の単
    結晶化方法。
  4. （４）前記半導体層は、高融点金属層を介して前記絶縁
    層上に形成されるものであることを特徴とする特許請求
    のゝ範囲第１項記載の半導体層の”単結晶化方法。
JP58068390A 1983-04-20 1983-04-20 半導体層の単結晶化方法 Pending JPS59194422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58068390A JPS59194422A (ja) 1983-04-20 1983-04-20 半導体層の単結晶化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58068390A JPS59194422A (ja) 1983-04-20 1983-04-20 半導体層の単結晶化方法

Publications (1)

Publication Number Publication Date
JPS59194422A true JPS59194422A (ja) 1984-11-05

Family

ID=13372332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58068390A Pending JPS59194422A (ja) 1983-04-20 1983-04-20 半導体層の単結晶化方法

Country Status (1)

Country Link
JP (1) JPS59194422A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183145A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd Ｓｏｉ半導体装置の製造方法
CN101752230A (zh) * 2008-12-09 2010-06-23 上海广电电子股份有限公司 制造薄膜晶体管的微晶硅薄膜的方法及设备
CN101894747A (zh) * 2010-06-29 2010-11-24 深圳丹邦投资集团有限公司 非晶硅薄膜的晶化及多晶硅薄膜的制造方法和装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810816A (ja) * 1981-07-14 1983-01-21 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810816A (ja) * 1981-07-14 1983-01-21 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01183145A (ja) * 1988-01-18 1989-07-20 Fujitsu Ltd Ｓｏｉ半導体装置の製造方法
CN101752230A (zh) * 2008-12-09 2010-06-23 上海广电电子股份有限公司 制造薄膜晶体管的微晶硅薄膜的方法及设备
CN101894747A (zh) * 2010-06-29 2010-11-24 深圳丹邦投资集团有限公司 非晶硅薄膜的晶化及多晶硅薄膜的制造方法和装置

Similar Documents

Publication Publication Date Title
EP0235819B1 (en) Process for producing single crystal semiconductor layer
JP2982792B2 (ja) 薄膜トランジスタの製造方法
JPS59194422A (ja) 半導体層の単結晶化方法
JP2707654B2 (ja) 薄膜トランジスタの製造方法
JPH0556314B2 (ja)
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPS6240716A (ja) 半導体装置の製造方法
JPWO2007086442A1 (ja) Ｓｏｉウェーハの製造方法
JP2867402B2 (ja) 半導体装置の製造方法
JPH0284772A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH0136972B2 (ja)
Park et al. High performance LTPS TFT with very large grains produced by sequential lateral crystallization
JPH0334847B2 (ja)
JPS61203629A (ja) 半導体層の単結晶化方法
JP2981777B2 (ja) 半導体基板の製造方法
JPH0560668B2 (ja)
JPS60123019A (ja) 半導体装置の製造方法
JPH04332120A (ja) 半導体結晶層の製造方法
JPS627114A (ja) ビ−ムアニ−ル方法
JPH02165619A (ja) 半導体薄膜の結晶成長方法
JPH03284831A (ja) 半導体薄膜の形成方法
JPH04214615A (ja) 半導体デバイスの製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPH04152676A (ja) 薄膜半導体装置の製造方法