JPS60123019A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60123019A
JPS60123019A JP58229765A JP22976583A JPS60123019A JP S60123019 A JPS60123019 A JP S60123019A JP 58229765 A JP58229765 A JP 58229765A JP 22976583 A JP22976583 A JP 22976583A JP S60123019 A JPS60123019 A JP S60123019A
Authority
JP
Japan
Prior art keywords
film
single crystal
semiconductor
silicon
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58229765A
Other languages
English (en)
Inventor
Kenji Shibata
健二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58229765A priority Critical patent/JPS60123019A/ja
Publication of JPS60123019A publication Critical patent/JPS60123019A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体製造技術に係わり、特に絶縁層上の半
導体膜に半導体素子を実現する半導体装置の製造方法に
関する。
〔発明の技術的背景とその問題点〕
近年、電子ビーム、レーザー光或いはカーボンヒーター
等により非晶質絶縁層上の半導体、例えばシリコンやゲ
ルマニウム等を単結晶化し、ｓ。
層の一部を開口し、シリコン膜と半導体基板（以下シリ
コン基板とする）とを直接つなぎ、該開口部より単結晶
化させる必要があった（特公昭５６−７３６９７号）。
しかしながら、この方法にょっても単結晶化できるシリ
コン層の長さは２０〜３０［μ７ＦＬ］が限界で、しか
も実現した単結晶中には多数の転位、双晶及び積層欠陥
等が含まれ、シリコン層の結晶性は極めて悪いものであ
った。
また、そのシリコン層の表面にはかなり大きな凹凸がで
き、そのため該層中に素子を作る際にはりソゲラフイー
上多くの難点があり、出来上った素子の特性はＳＯ８（
サファイア基板上のシリコン層）に形成されたものより
悪いものであった。
上述した問題の原因は現在までにいろいろ分析されてい
るが、その中で最も重大なものの１つは、シリコンとＳ
ｉＯ２との熱伝導係数の違いに基プくものである。すな
わち、５ｉＱｚ中の熱伝導はシリコン中のそれより遅い
ため、Ｓ　ｉ　−０２上シリ（ｉ ンへと横方向成長するという理想的な単結晶化がｉこら
ないためである。なお、第１図中１１は単結晶シリコン
基板、１２は５ｉＯ２１１，１３は多結晶シリコン膜、
１４は電子ビームを示している。
また、エネルギービームのパワーが弱いとＳｉＯ２上の
シリコンのみが溶融・再結晶し、単結晶化に至らない。
逆に、パワーが強すぎると、開口部では十分に溶融、エ
ピタキシャル成長が起こるが、ＳｉＯ２上ではシリコン
層の蒸発が起こってしまう。このように５ｉ０２上のシ
リコン層を蒸発させずに、単結晶化できるエネルギービ
ームアニール条件は極めて狭いものである。
これを解決する方法として、レーザ光を用い開口部のみ
にレーザ光の反射防止膜となる絶縁膜を被着させ、シリ
コン層に伝わるレーザエネルギーをコントロールするこ
とにより５ｉＱ２上と開口部のシリコン層が略同じ温度
になる様にした提案がなされている。ところが、レーザ
光が反射され目的が達成できなくなる。特に、波長の短
かい場合には反射の度合を決めるものが波長の整数倍に
比例しているため、その周期が短かく膜厚のばらつきに
敏感である。
、〔発明の目的〕 ｊ本発明の目的は、絶縁層上に良質の単結晶半導体層を
形成することができ、この半導体層中に形成する素子の
特性面上等をはかり得る半導体装置の製造方法を提供す
ることにある。
〔発明の概要〕
本発明の骨子は、絶縁層とこの上の半導体膜との熱伝導
率の差に起因する半導体膜の溶融・再結晶化条件の違い
を小さくし、半導体膜全体の単結晶化を容易にすること
にある。
すなわち本発明は、絶縁層上の半導体層に素子を実現す
る半導体装置の製造方法において、単結晶半導体基板上
に部分的に開口された絶縁層を形成し、その上に多結晶
若しくは非晶質の半導体膜を堆積したのち、上記開口部
上の半導体股上にのみ薄膜を被着し、次いで電子ビーム
照射により上記半導体膜を上記開口から単結晶成長せし
め、しかるのち上記単結晶化した半導体膜上に所望の半
。
導体素子を形成するようにした方法である。
〔発明の効果〕
本発明によれば、開口部上の半導体膜上に被着した薄膜
、例えば単結晶膜等の存在により半導体形成することが
でき、該半導体層中に高性能な素子を形成することがで
きる。このため、高速で多機能な積層集積回路装置やＳ
ＯＩ半導体装置を実用上十分な特性を持たせて実現する
ことが可能となり、その有用性は絶大である。
〔発明の実施例〕
以下本発明の詳細を図示の実施例によって説明する。第
２図（ａ）〜（ｂ）は本発明の一実施例に係わるＭＯ８
型半導体装置製造工程を示す断面図である。まず、第２
図（ａ）に示す如（、例えばＰ型（１００）面方位の単
結晶シリコン基板２１上に約２Ｌμｍ］厚さの埋め込み
ＳｉＯ２層（絶縁層）５２を形成する。この際、シリコ
ン基板２１には図示しないが既に所望の素子が周知の工
程により形成されていることもある。また、８１０２層
２２は基板２１上全面に存在するのではのＳｉＯ２膜（
薄膜）２５を被着する。この状態−ト線状化した電子ビ
ームを開口２３のエツジに簀交するように走査して、ま
ず開口２３でシリコＮ膜２４をエピタキシャル成長によ
り（１００）単結晶シリコンとなし、次いで電子ビーム
の走査と共に横方向にエピタキシャル成長させることに
より、シリコン膜を全面的に単結晶化する。
本発明の特徴は、前記第２図（ｂ）に示す開口部２３上
に被着した２０００　［人］のＳｉＯ２膜２５にある。
すなわち、従来の横方向エピタキシャル成長によるシリ
コン膜単結晶化の欠点を改良して、開口部２３及び８１
０２層２２上のシリコン膜２４が同時に溶融し、再結晶
化するような電子ビームアニール条件を広げるために、
２０００［入コのＳｉＯ２膜２５が有効に作用し、これ
により単結晶化できるシリコン層の長さが従来の２０〜
３０［μ′ｒＩ′Ｌ］から１〜５［＃］と大幅に拡大さ
れる。この時の電子ビームアニール条件としては加速電
圧１０［ＸｅＶ］、ビーム電流５［ｍＡ］、線状ビーム
の幅５０［μｍコ、長さ１［＃］で、＜ＳｉＯ２膜２５
を除去後素子分離絶縁膜２７を形成し、素子領域には公
知技術にて素子を形成してゆく。すなわち、単結晶化し
たシリコン膜２４上にゲート酸化膜３１を介して例えば
多結晶シリコンからなるゲート電極３２を形成し、ソー
ス。
ドレイン領域３３．３４を形成してＭ　ＯＳ　ｔ−ラン
ジスタとする。次いで、第２図（ｄ）に示す如く全面を
一絶縁１！３５で覆った後Ａ１による電極３６〜，３８
を形成して二層に積層した半導体装置を完成する。
なお、上記実施例では電子ビームによりシリコン層のア
ニールを行なったが、アニール条件としては加速電圧５
〜３０　［Ｋｆ３Ｖコで特に１０［ＫｅＶ］以下がよく
ビーム電流は１〜１０［ｍＡ］がよいが、１０［ＫｅＶ
］では５［ｍＡ］が最適Ｔ：　アツ７Ｃ０真空度ｔ、ｔ
１０−８〜１０−１０［ＴＯｒ果を用いて、これらの素
子を積層配列することにより、従来より高集積、高速、
多機能な積層半導体装置を実現することが可能となる。
さらに本発明による効果を用いれば、シリコン以外の半
導体たとえばゲルマニウム、ＧａＡｓ、ＧａＰ、あるい
はＩｎＰ、ＩｎＳｂなどの種々の半導体においても充分
な効果が期待できる。また、ビームの形状は必ずしも線
状に限るものではなく、スポットビームであってもよい
。さらに、電子ビームアニールの代りに、カーボンヒー
タアニールを用いることも可能である。その他、本発明
の要旨を逸脱しない範囲で、種々変形して実施すること
ができる。
【図面の簡単な説明】
第１図はエネルギービーム照射による横方向エピタキシ
ャル成長構造の単結晶層の形成過程を説示゛す断面図で
ある。 −２１・・・単結晶シリコン基板、２２・・・５ｉ０２
層（絶縁層）、２３・・・開口部、２４・・・多結晶シ
リコ３２・・・ゲート電極、３３．３４・・・ソース、
ドレイン領域、３５・・・絶縁膜、３６．〜，３８・・
・Ａ１電極。 出願人　工業技術院長　用田裕部 第１図 第２−図 第２図 （Ｃ）

Claims (3)

    【特許請求の範囲】
  1. （１）単結晶半導体基板上に部分的に開口されたを被着
    する工程と、次いで電子ビーム照射により前記半導体膜
    を前記開口から単結晶成長せしめる工程と、しかるのち
    上記単結晶化した半導体膜上に所望の半導体素子を形成
    する工程とを含むことを特徴とする半導体装置の製造方
    法。
  2. （２）前記薄膜は、前記絶縁層と同程度の熱伝導性を有
    するものであることを特徴とする特許請求の範囲第１項
    記載の半導体装置の製造方法。
  3. （３）前記薄膜として、５ｔＱ２膜を用いたことを特徴
    とする特許請求の範囲第１項記載の半導体装置の製造方
    法。・
JP58229765A 1983-12-07 1983-12-07 半導体装置の製造方法 Pending JPS60123019A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58229765A JPS60123019A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58229765A JPS60123019A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60123019A true JPS60123019A (ja) 1985-07-01

Family

ID=16897318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58229765A Pending JPS60123019A (ja) 1983-12-07 1983-12-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60123019A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893224A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893224A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Similar Documents

Publication Publication Date Title
JP2982792B2 (ja) 薄膜トランジスタの製造方法
JPS62160712A (ja) 半導体装置の製造方法
JPS60123019A (ja) 半導体装置の製造方法
JPH0556314B2 (ja)
JPH0464455B2 (ja)
JPH0236051B2 (ja)
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPS59194422A (ja) 半導体層の単結晶化方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JP2645663B2 (ja) 薄膜半導体装置とその製造方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JPH0368532B2 (ja)
JPH0779078B2 (ja) 半導体層の単結晶化方法
JPH03211739A (ja) 接合型電界効果トランジスタ装置及びその製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPS61116821A (ja) 単結晶薄膜の形成方法
JPH0257337B2 (ja)
JPS60246622A (ja) 半導体結晶層の製造方法
JPH0334847B2 (ja)
JPH04214615A (ja) 半導体デバイスの製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPH0727863B2 (ja) 半導体装置及びその製造方法