JPS5948532B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5948532B2 JPS5948532B2 JP55099248A JP9924880A JPS5948532B2 JP S5948532 B2 JPS5948532 B2 JP S5948532B2 JP 55099248 A JP55099248 A JP 55099248A JP 9924880 A JP9924880 A JP 9924880A JP S5948532 B2 JPS5948532 B2 JP S5948532B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- single crystal
- amorphous silicon
- film
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000013078 crystal Substances 0.000 claims description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関するものであり、特
に高密度な半導体装置の製造方法を提供するものである
。
に高密度な半導体装置の製造方法を提供するものである
。
最近の集積回路は高速、高密度化され、それに伴ない誘
電体により素子間を分離する方法の開発が進み、素子の
底面、側面ともに誘電体で分離する方法としてレーザー
照射によるシリコンの単結・晶化が注目をあびている。
電体により素子間を分離する方法の開発が進み、素子の
底面、側面ともに誘電体で分離する方法としてレーザー
照射によるシリコンの単結・晶化が注目をあびている。
レーザー照射による単結晶化は、ＳＯＳ
（ＳｉｌｉｃｏｎｏｎＳａｐｐｈｉｒｅ）と比較した場
合、（イ）基板温度を低く保つことができ、（口）ミス
マッチングがなく、（−−）基板からのオートドーピン
グがなく、（： 基板コストが安い、等の特長がある。
合、（イ）基板温度を低く保つことができ、（口）ミス
マッチングがなく、（−−）基板からのオートドーピン
グがなく、（： 基板コストが安い、等の特長がある。
従来非晶質絶縁膜上に単結晶を成長する方法がＭＩＴか
ら発表されている （Ｇｅｉｓ、Ｍ、Ｗ、Ｆ１ａｎｄｅ
ｒｓ、Ｄ、Ｃ、ａｎｄ５ｍｉｔｈ、Ｈ、１、Ａｐｐ１ｉ
ｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓり０１．３５ｎ０．
１ＰＰ７１〜７４、Ｊｕｌｙ１．１９７９）。
ら発表されている （Ｇｅｉｓ、Ｍ、Ｗ、Ｆ１ａｎｄｅ
ｒｓ、Ｄ、Ｃ、ａｎｄ５ｍｉｔｈ、Ｈ、１、Ａｐｐ１ｉ
ｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓり０１．３５ｎ０．
１ＰＰ７１〜７４、Ｊｕｌｙ１．１９７９）。
この方法でバイポーラ素子を形成する場合の製造工程を
第１図ａ−ｅに示し、この図により従来例を説明する。
表面を研磨した溶融石英よりなる基板１０１にレジスト
１０２を形成して基板１０に矩形の溝を形成する （第
１図ａ）。
第１図ａ−ｅに示し、この図により従来例を説明する。
表面を研磨した溶融石英よりなる基板１０１にレジスト
１０２を形成して基板１０に矩形の溝を形成する （第
１図ａ）。
次に、レジスト１０２を除去しＣＶＤ（Ｃｈｅｍｉｃａ
ｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法でアモルファス
シリコン（又はポリシリコン）１０３を成長させる（第
１図ｂ）。次に、レーザー光を照射し、アモルファスシ
リコン（又はポリシリコン）１０３を単結晶化して単結
晶層１０３′を形成する （第１図ｃ）。次にＳｉ３Ｎ
４膜１０４を堆積及びフォトエッチングした後、選択酸
化することにより、絶縁物よりなる素子間分離領域１０
５を形成する（第１図ｄ）。次に、選択酸化膜１０６を
形成後ベース拡散領域１０７を形成し、さらに酸化膜１
０８を形成後エミッタ拡散領域１０９を形成し、コンタ
クト窓をあけると共にコレクタ電極１１０、ベース電極
１１１、エミッタ電極１１２を形成する （第１図ｅ）
。なお、１０３″は単結晶層１０３′より形成されたコ
レクタ領域であり、１１３はコレクタ領域１０３″とコ
レクタ電極１１０とのコンタクトを良好にするための抵
抗接触部である。この方法で形成したトランジスタは次
のような特長を持つ。
ｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法でアモルファス
シリコン（又はポリシリコン）１０３を成長させる（第
１図ｂ）。次に、レーザー光を照射し、アモルファスシ
リコン（又はポリシリコン）１０３を単結晶化して単結
晶層１０３′を形成する （第１図ｃ）。次にＳｉ３Ｎ
４膜１０４を堆積及びフォトエッチングした後、選択酸
化することにより、絶縁物よりなる素子間分離領域１０
５を形成する（第１図ｄ）。次に、選択酸化膜１０６を
形成後ベース拡散領域１０７を形成し、さらに酸化膜１
０８を形成後エミッタ拡散領域１０９を形成し、コンタ
クト窓をあけると共にコレクタ電極１１０、ベース電極
１１１、エミッタ電極１１２を形成する （第１図ｅ）
。なお、１０３″は単結晶層１０３′より形成されたコ
レクタ領域であり、１１３はコレクタ領域１０３″とコ
レクタ電極１１０とのコンタクトを良好にするための抵
抗接触部である。この方法で形成したトランジスタは次
のような特長を持つ。
すなわち、基板１０１とコレクタ領域１０３″間の容量
がないため高速化でき、また側面に絶縁物を用いている
ためコンタクトマージン（例えばエミツタ拡散領域１０
９とコンタクト窓との間隔）が不必要であり、そのため
素子面積を小さく出来る。さらに、コンタクトマージン
が不必要であるためベース拡散領域１０７及びエミツタ
拡散領域１０９の面積を小さく出来る。特にエミツタ拡
散領域１０９においてはコンタクトと同じ大きさまで小
さく出来る。このためベース拡散領域１０７とコレクタ
領域１０３″″間及びベース拡散領域１０７とエミツタ
拡散領域１０９間容量が小さくなり高速化出来る。
１しかしながらコレクタ領域］０３″″
は濃度の低い単結晶層で形成されているため、その抵抗
は大きい。このことにより、飽和特性が良くなく、しや
断周波数が大きくならず高速化をさまたげる等の欠点が
ある。 １この点を改
良するため、考えられるのに第２図に示す従来の製造方
法がある。すなわち矩形の溝をもつ非晶質絶縁膜１２１
上に不純物濃度の高いアモルフアスシリコン（又はポリ
シリコン）１２２を堆積し（第２図ａ）、レーザー照射
により単，結晶化して単結晶層１２２″を形成する（第
３図ｂ）。ここで非晶質絶縁膜１２１が矩形の溝を有す
るのはアモルフアスシリコン（又はポリシリコン）１２
２が単結晶化する場合に結晶軸がそろうようにするため
である。その後、エピタキシヤル成長層１２３を形成す
る（第２図ｃ）。そして、選択酸化による分離領域１２
４を形成し、ベース〜コレクタ間酸化膜１２５，ベース
拡散領域１２６，ベース〜エミツタ間酸化膜１２７，エ
ミツタ拡散領域１２８を形成後、コンタクト窓をあける
とともにコレクタ電極１２９，ベース電極１３０，エミ
ツタ電極１３１を形成する（第２図ｄ）。この方法によ
れば、コレクタ抵抗を小さくすることが出来る。
がないため高速化でき、また側面に絶縁物を用いている
ためコンタクトマージン（例えばエミツタ拡散領域１０
９とコンタクト窓との間隔）が不必要であり、そのため
素子面積を小さく出来る。さらに、コンタクトマージン
が不必要であるためベース拡散領域１０７及びエミツタ
拡散領域１０９の面積を小さく出来る。特にエミツタ拡
散領域１０９においてはコンタクトと同じ大きさまで小
さく出来る。このためベース拡散領域１０７とコレクタ
領域１０３″″間及びベース拡散領域１０７とエミツタ
拡散領域１０９間容量が小さくなり高速化出来る。
１しかしながらコレクタ領域］０３″″
は濃度の低い単結晶層で形成されているため、その抵抗
は大きい。このことにより、飽和特性が良くなく、しや
断周波数が大きくならず高速化をさまたげる等の欠点が
ある。 １この点を改
良するため、考えられるのに第２図に示す従来の製造方
法がある。すなわち矩形の溝をもつ非晶質絶縁膜１２１
上に不純物濃度の高いアモルフアスシリコン（又はポリ
シリコン）１２２を堆積し（第２図ａ）、レーザー照射
により単，結晶化して単結晶層１２２″を形成する（第
３図ｂ）。ここで非晶質絶縁膜１２１が矩形の溝を有す
るのはアモルフアスシリコン（又はポリシリコン）１２
２が単結晶化する場合に結晶軸がそろうようにするため
である。その後、エピタキシヤル成長層１２３を形成す
る（第２図ｃ）。そして、選択酸化による分離領域１２
４を形成し、ベース〜コレクタ間酸化膜１２５，ベース
拡散領域１２６，ベース〜エミツタ間酸化膜１２７，エ
ミツタ拡散領域１２８を形成後、コンタクト窓をあける
とともにコレクタ電極１２９，ベース電極１３０，エミ
ツタ電極１３１を形成する（第２図ｄ）。この方法によ
れば、コレクタ抵抗を小さくすることが出来る。
しかしながら、この方法においては、次の様な問題があ
る。すなわち、コレクタは抵抗の低いコレクタ領域１２
２″とエピタキシヤル成長層］２３とよりなり、このコ
レクタを形成するためにレーザ照射によりアモルフアス
シリコン１２２を単結晶化する工程と、エピタキシヤル
成長の工程を必要とするため、製造工程が複雑になる。
また、エピタキシヤル成長時にオートトンピングが起こ
るため、それだけアモルフアスシリコン１２２″よりな
る単結晶層を厚くしなければならない。さらに単結晶層
が厚くなるため、高密度化に制限がある等の欠点がある
。本発明は上記従来の欠点を除去するためになされたも
のであり、不純物を含む酸化膜から単結晶層に高濃度不
純物拡散を行なうことにより、コレクタ抵抗を下げると
ともに薄層化するものである。
る。すなわち、コレクタは抵抗の低いコレクタ領域１２
２″とエピタキシヤル成長層］２３とよりなり、このコ
レクタを形成するためにレーザ照射によりアモルフアス
シリコン１２２を単結晶化する工程と、エピタキシヤル
成長の工程を必要とするため、製造工程が複雑になる。
また、エピタキシヤル成長時にオートトンピングが起こ
るため、それだけアモルフアスシリコン１２２″よりな
る単結晶層を厚くしなければならない。さらに単結晶層
が厚くなるため、高密度化に制限がある等の欠点がある
。本発明は上記従来の欠点を除去するためになされたも
のであり、不純物を含む酸化膜から単結晶層に高濃度不
純物拡散を行なうことにより、コレクタ抵抗を下げると
ともに薄層化するものである。
第３図ａ−ｇは本発明にかかる一実施例を示すものであ
り、以下同図をもとにして本発明の実施例を説明する。
非晶質又は単結晶基板２０１上にＡｓ等の不純物を含ん
だ酸化膜２０２を形成する（第３図ａ）。
り、以下同図をもとにして本発明の実施例を説明する。
非晶質又は単結晶基板２０１上にＡｓ等の不純物を含ん
だ酸化膜２０２を形成する（第３図ａ）。
次にフオトレジスト２０３により酸化膜２０２に溝を矩
形に形成する（第３図ｂ）。次にフオトレジスト２０３
を除去後、ＣＶＤ法でアモルフアスシリコン（又はポリ
シリコン） ２０４を成長させる（第３図ｃ）。次にレ
ーザー光を照射することによりアモルフアスシリコン（
又はポリシリコン）２０４を単結晶化して単結晶層２０
４を形成する（第３図ｄ）。この場合レーザー照射時間
は１０−６秒程度であり、熱処理効果が少ないこと、又
シリコンに比べ酸化膜２０２の熱伝導率は２桁ほど低い
ことのためあまり高温にならないことから酸化膜２０２
中の不純物はほとんど拡散なれない。その後熱処理する
ことにより酸化膜２０２におけるＡｓ等の不純物を単結
晶層２０４″中に拡散して、低抵抗の拡散領域２０５を
形成する（第３図ｅ）。その後選択酸化して、素子間分
離領域２０６を形成する（第３図ｆ）。その後選択酸化
膜２０８，ベース拡散領域２０９，ベース〜エミツタ間
酸化膜２１０，エミツタ拡散領域２１１を形成した後コ
ンタクト窓をあけ、コレクタ電極２１２，ベース電極２
１３，エミツタ電極２１４を形成する（第３図ｇ）。こ
の様に形成したバイポーラトランジスタでは第２図の従
来例に比べ次の様な利点を有する。
形に形成する（第３図ｂ）。次にフオトレジスト２０３
を除去後、ＣＶＤ法でアモルフアスシリコン（又はポリ
シリコン） ２０４を成長させる（第３図ｃ）。次にレ
ーザー光を照射することによりアモルフアスシリコン（
又はポリシリコン）２０４を単結晶化して単結晶層２０
４を形成する（第３図ｄ）。この場合レーザー照射時間
は１０−６秒程度であり、熱処理効果が少ないこと、又
シリコンに比べ酸化膜２０２の熱伝導率は２桁ほど低い
ことのためあまり高温にならないことから酸化膜２０２
中の不純物はほとんど拡散なれない。その後熱処理する
ことにより酸化膜２０２におけるＡｓ等の不純物を単結
晶層２０４″中に拡散して、低抵抗の拡散領域２０５を
形成する（第３図ｅ）。その後選択酸化して、素子間分
離領域２０６を形成する（第３図ｆ）。その後選択酸化
膜２０８，ベース拡散領域２０９，ベース〜エミツタ間
酸化膜２１０，エミツタ拡散領域２１１を形成した後コ
ンタクト窓をあけ、コレクタ電極２１２，ベース電極２
１３，エミツタ電極２１４を形成する（第３図ｇ）。こ
の様に形成したバイポーラトランジスタでは第２図の従
来例に比べ次の様な利点を有する。
すなわち、（１）第２図の場合単結晶層１２２″を形成
するのにアモルフアスシリコン成長工程、レーザー照射
工程およびＣＶＤエピタキシヤル工程の３工程を必要と
するが、本実施例の製造方法では″アモルフアスシリコ
ン成長工程およびレーザー照射工程の２工程しか必要と
しないため工程が簡単になる。（２）ＣＶＤエピタキシ
ヤル成長を必要としないためにオートドーピングがなく
、急峡な拡散領域が形成でき、そのため、薄くて高濃度
な拡散領域が形成できる。その結果、（３）単結晶層が
薄くできるため、高集積化できる。さらに、（４）選択
酸化膜２０６の厚みが薄いためパートピーク、パートヘ
ッドが少なく、結晶欠陥も少なくなる等の効果がある。
次に本発明による他の実施例を第４図ａ−ｆにより説明
する。
するのにアモルフアスシリコン成長工程、レーザー照射
工程およびＣＶＤエピタキシヤル工程の３工程を必要と
するが、本実施例の製造方法では″アモルフアスシリコ
ン成長工程およびレーザー照射工程の２工程しか必要と
しないため工程が簡単になる。（２）ＣＶＤエピタキシ
ヤル成長を必要としないためにオートドーピングがなく
、急峡な拡散領域が形成でき、そのため、薄くて高濃度
な拡散領域が形成できる。その結果、（３）単結晶層が
薄くできるため、高集積化できる。さらに、（４）選択
酸化膜２０６の厚みが薄いためパートピーク、パートヘ
ッドが少なく、結晶欠陥も少なくなる等の効果がある。
次に本発明による他の実施例を第４図ａ−ｆにより説明
する。
非晶質絶縁膜２２１上にＡｓ等の不純物を含む酸化膜２
２２を成長させ、レジスト２２３を用いて酸化膜２２２
に矩形の溝を形成する （第４図ａ）。
２２を成長させ、レジスト２２３を用いて酸化膜２２２
に矩形の溝を形成する （第４図ａ）。
次にレジスト２２３を除去後ＣＶＤ法でアモルフアスシ
リコン（又はポリシリコン）２２４を成長させる（第４
図ｂ）。次にレーザー光を照射し、アモルフアスシリコ
ン（又はポリシリコン）２２４を単結晶化して単結晶層
２２４′を形成する （第４図ｃ）。次にＳｉ３Ｎ，膜
２２５を堆積した後、レジスト２２６を用いてＳｉ，Ｎ
。膜２２５，コレクタ領域となる単結晶層２２４′，酸
化膜２２２を選択的に除去する （第４図ｄ）。次に酸
化雰囲気中で熱処理を行なつて単結晶層２２４′の側面
に酸化膜２２７を形成すると共に、熱処理を行なつて酸
化膜２２２中のＡｓ等の不純物を単結晶層２２４′中に
拡散し、低抵抗の拡散層２２８を形成する （第４図ｅ
）。その後コレクタ拡散領域２２９，選択酸化膜２３０
，ベース拡散領域２３１，ベース〜エミツタ間酸化膜２
３２，エミツタ拡散領域２３３を形成し、コンタクト窓
を開口するとともに、コレクタ電極２３４，ベース電極
２３５，エミツタ電極２３６を形成する （第４図ｆ）
。この様に形成したバイポーラトランジスタでは先の第
３図に関する実施例（１）〜（３）の効果の他に次の様
な利点を有する。
リコン（又はポリシリコン）２２４を成長させる（第４
図ｂ）。次にレーザー光を照射し、アモルフアスシリコ
ン（又はポリシリコン）２２４を単結晶化して単結晶層
２２４′を形成する （第４図ｃ）。次にＳｉ３Ｎ，膜
２２５を堆積した後、レジスト２２６を用いてＳｉ，Ｎ
。膜２２５，コレクタ領域となる単結晶層２２４′，酸
化膜２２２を選択的に除去する （第４図ｄ）。次に酸
化雰囲気中で熱処理を行なつて単結晶層２２４′の側面
に酸化膜２２７を形成すると共に、熱処理を行なつて酸
化膜２２２中のＡｓ等の不純物を単結晶層２２４′中に
拡散し、低抵抗の拡散層２２８を形成する （第４図ｅ
）。その後コレクタ拡散領域２２９，選択酸化膜２３０
，ベース拡散領域２３１，ベース〜エミツタ間酸化膜２
３２，エミツタ拡散領域２３３を形成し、コンタクト窓
を開口するとともに、コレクタ電極２３４，ベース電極
２３５，エミツタ電極２３６を形成する （第４図ｆ）
。この様に形成したバイポーラトランジスタでは先の第
３図に関する実施例（１）〜（３）の効果の他に次の様
な利点を有する。
すなわち、素子間分離に第３図に示すような厚い酸化膜
２０６を形成しないため、パートピーク、パートヘッド
、結晶欠陥は非常に少ない。また工程ｅにおける酸化膜
２０６の形成における熱処理時間が短いため、非常に急
しゆんな拡散が出来、より薄膜化できる。さらに不純物
を含んだ酸化膜２２２が除去されているため熱処理中の
不要な不純物拡散が起こらない。なお、上記実施例では
基板上に不純物を含む酸化膜を形成して、この酸化物中
の不純物を単結晶層に拡散しているが、酸化膜に限られ
るものではなく、絶縁膜であればよい。以上述べた様に
本発明によれば、素子の底面及び側面の容量をな＜し、
又コレクタ抵抗を下げることによりトランジスタの高速
化を実現すると共に単結晶を薄くでき、高密度化出来る
というすぐれた特長を持つもので、工業的価値は大きい
と考えられる。
２０６を形成しないため、パートピーク、パートヘッド
、結晶欠陥は非常に少ない。また工程ｅにおける酸化膜
２０６の形成における熱処理時間が短いため、非常に急
しゆんな拡散が出来、より薄膜化できる。さらに不純物
を含んだ酸化膜２２２が除去されているため熱処理中の
不要な不純物拡散が起こらない。なお、上記実施例では
基板上に不純物を含む酸化膜を形成して、この酸化物中
の不純物を単結晶層に拡散しているが、酸化膜に限られ
るものではなく、絶縁膜であればよい。以上述べた様に
本発明によれば、素子の底面及び側面の容量をな＜し、
又コレクタ抵抗を下げることによりトランジスタの高速
化を実現すると共に単結晶を薄くでき、高密度化出来る
というすぐれた特長を持つもので、工業的価値は大きい
と考えられる。
第１図ａ−ｅは従来における半導体装置の製造方法を説
明するための断面図、第２図ａ−ｄは従来における他の
半導体装置の製造方法を説明するための断面図、第３図
ａ−ｇは本発明の一実施例による半導体装置の製造方法
を説明するための断面図、第４図ａ−ｆは本発明の他の
実施例による半導体装置の製造方法を説明するための断
面図である。 ２０１，２２１・・・・・・基板、２０２，２２２・・
・・・・不純物を含む絶縁膜（酸化膜）、２０４′，
２０５，２２４’， ２２８・・・・・・単結晶層。
明するための断面図、第２図ａ−ｄは従来における他の
半導体装置の製造方法を説明するための断面図、第３図
ａ−ｇは本発明の一実施例による半導体装置の製造方法
を説明するための断面図、第４図ａ−ｆは本発明の他の
実施例による半導体装置の製造方法を説明するための断
面図である。 ２０１，２２１・・・・・・基板、２０２，２２２・・
・・・・不純物を含む絶縁膜（酸化膜）、２０４′，
２０５，２２４’， ２２８・・・・・・単結晶層。
Claims (1)
- 【特許請求の範囲】 １ 基板上に不純物を含む絶縁膜を形成する工程と、上
記絶縁膜上にアモルファスシリコン膜又はポリシリコン
膜を成長する工程と、上記アモルファスシリコン膜又は
ポリシリコン膜にレーザー等のビームを照射し、上記ア
モルファスシリコン膜又はポリシリコン膜を単結晶層に
変換する工程と、熱処理を行なうことにより、上記絶縁
膜から上記単結晶層に不純物を拡散する工程とを含むこ
とを特徴とする半導体装置の製造方法。 ２ 単結晶層を選択的に除去するとともに、選択的に除
去した領域下の不純物を含む絶縁膜も除去する工程を含
むことを特徴とする特許請求の範囲第１項記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55099248A JPS5948532B2 (ja) | 1980-07-18 | 1980-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55099248A JPS5948532B2 (ja) | 1980-07-18 | 1980-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5724536A JPS5724536A (en) | 1982-02-09 |
| JPS5948532B2 true JPS5948532B2 (ja) | 1984-11-27 |
Family
ID=14242394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55099248A Expired JPS5948532B2 (ja) | 1980-07-18 | 1980-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948532B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234894B1 (ko) * | 1997-05-12 | 1999-12-15 | 구본준 | 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법 |
| JP4711042B2 (ja) * | 2004-03-17 | 2011-06-29 | セイコーエプソン株式会社 | 半導体膜の製造方法、および半導体装置の製造方法 |
-
1980
- 1980-07-18 JP JP55099248A patent/JPS5948532B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5724536A (en) | 1982-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4933298A (en) | Method of making high speed semiconductor device having a silicon-on-insulator structure | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH09115921A (ja) | 半導体装置及びその製造方法 | |
| JPH0147897B2 (ja) | ||
| JPH0563439B2 (ja) | ||
| JPS5948532B2 (ja) | 半導体装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| JPS6342417B2 (ja) | ||
| JPH0793259B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS6360551B2 (ja) | ||
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JPH04112532A (ja) | 半導体集積回路の製造方法 | |
| JP2857480B2 (ja) | 半導体膜の製造方法 | |
| JP2526380B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0257337B2 (ja) | ||
| JPS58116766A (ja) | 半導体装置 | |
| JP2595564B2 (ja) | 半導体装置の製造方法 | |
| JPS6229910B2 (ja) | ||
| JPS5961117A (ja) | 半導体装置の製造方法 | |
| JPH0516175B2 (ja) | ||
| JPS6193618A (ja) | 半導体集積回路装置 |