JPS6193618A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6193618A
JPS6193618A JP21561184A JP21561184A JPS6193618A JP S6193618 A JPS6193618 A JP S6193618A JP 21561184 A JP21561184 A JP 21561184A JP 21561184 A JP21561184 A JP 21561184A JP S6193618 A JPS6193618 A JP S6193618A
Authority
JP
Japan
Prior art keywords
silicon film
film
amorphous silicon
hole
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21561184A
Other languages
English (en)
Inventor
Tsutomu Tashiro
勉 田代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21561184A priority Critical patent/JPS6193618A/ja
Publication of JPS6193618A publication Critical patent/JPS6193618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、半導体集積回路装置に係り、特に選択的エピ
タキシャル成長層を有する、半導体集積回路装置に関す
るものである。
(従来技術) エピタキシャル成長層を使用したトランジスタを高密度
に集積する為には、絶縁分離領域を狭くする必要がある
。またトランジスタの性能向上にはエピタキシャル成長
層を薄くするとともに、埋込層のせり上リヲ出来る限り
少なくする必要がある。前者に対しては、アイソプレー
ナー技術が現在、主に用いられているが、今後、トレン
チアイソレーション技術が主流になろうとしている。し
かし、絶縁分離技術だけを改善しても、エピタキシャル
成長層の形成に伴う1050℃以上の高温熱処理による
%埋込み層からの不純物のせり上りを少なくする事はで
きない。埋込み層のせり上1−小さくシ、絶縁分離領域
をできるだけ小さくするには、1000℃以下の低温に
よる1選択的エピタキシャル成長が有効である。しかし
、選択的エピタキシャル成長において、単結晶シリコン
上では単結晶シリコン膜が成長するが、絶縁膜に接する
部分では多結晶シリコ/膜が成長する。この為。
絶縁膜で分離された、エピタキシャル成長層の領域は、
周辺が多結晶シリコン膜となり、この多結晶シリコ/膜
の膜厚は、通常、エピタキシャル成長層と同程度から約
1/2の厚ζになってしまう。
この多結晶シリコン膜の領域はトランジスタの活性領域
としては使用できず、実質的に微細なトランジスタの形
成の障害となってしまう。
(発明の概要) 本発明は、上述の選択的エビタキンヤル成長での問題点
である絶縁膜に接する所の多結晶シリコ/膜の形成に対
する解決策として、選択的エピタキシャル成長前に、こ
の部分に非晶質シリコン膜を友とえば、スパッタ被着法
や蒸着被着法で形成し、この非晶質シリコン膜の表面と
7リコ7基板に接する箇所をレーザーアニール、または
う/プアニール処理により単結晶シリコン膜とし、選択
的エピタキシャル成長で、多結晶シリコン膜が成長しな
い様にする事を目的としている。
すなわち、本発明の構成を得るには、たとえば第一導電
型シリコン基板上に、絶縁膜を形成し、該絶縁膜を選択
的に開孔する工程を有し、前記開孔部に5oooÅ以下
の膜厚の非晶質シリコン膜を化学的気相成長法を使用し
形成し、該非晶質シリコン膜を異方性エツチング法によ
り、前記開孔部の側壁に声は残る様に形成する工程を有
し、レーザーアニール法またはランプアニール法を使用
し、前記開孔部の側壁の非晶質シリコン膜を単結晶シリ
コン膜にする工程を有し、その後、選択的エピタキシャ
ル成長法により、前記開孔部を埋没せしめる様に、単結
晶シリコン膜を形成する工程を有することができる。又
、上記、第一導電型シリコン基板が、第二導電型の不純
物を選択的に拡散した、第一導電型シリコノ基板である
ことができる。
ここで非晶質シリコン膜の形成はスパッタ被着法や蒸着
被着法であることが好ましい、 (発明の効果) 本発明を使用すれば、選択的エピタキシャル成長での前
述の多結晶シリコン膜の領域を極めて小さくでき、トラ
ンジスタの微細化をより容易にする事ができる。
(実施例) 本発明をより良く理解する為に、実施例をもって説明す
る。
第1図乃至第3図は本発明を実施した時の主な工程の断
面図である。まず第1図において、P型シリコン基板l
上に、N型の埋込層2を形成し、その上に1,0μmの
膜厚の酸化膜3を気相成長嘔せ、選択的に開孔し、開孔
部に膜厚が3000人の非晶質シリコン膜4を化学的気
相成長する。伏いて、第2図において示す様に、異方性
エツチングにより、非晶質シリコン膜4を開孔部の側壁
にだけ残し、Nd:YAGL/−ジーを使用し、100
 nsのパルス幅で、約I J /ctAのエネルギー
のレーザー元を照射し、非晶質シリコン膜40表面、並
びにシリコン基板1に接した部分を単結晶シリコン膜5
にする。嘔らに、第3図に示す様に、前述の開孔部を埋
没せしめる様に、選択的に950°Cでエピタキシャル
成長層6を形成する。ここでは非晶質シリコン膜を化学
的気相成長で形成したが、スパッタ被着、蒸着により行
なっても同様の効果が得られる。またシリコン基板に対
して埋込層のない場合も同様の効果が得られる。
【図面の簡単な説明】
第1図乃至第3図は本発明の実施例の主工程の断面図で
ある。 1・・・・・・シリコン基板、2・旧・・埋込み層、3
・・・・・・酸化膜、4・・・・・・非晶質シリコン膜
、5・・・・・・単結晶シリコン膜、6・・・・・・エ
ピタキシャル成長層。 ;−ミ、−2、

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板上に設けられた絶縁膜に開孔部を有し、
    該開孔部の内側面上には非晶質シリコン膜から変換され
    た単結晶シリコン膜を有し、該開孔部は選択的エピタキ
    シャル成長法により得られた単結晶シリコン膜が充填さ
    れていることを特徴とする半導体集積回路装置。
JP21561184A 1984-10-15 1984-10-15 半導体集積回路装置 Pending JPS6193618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21561184A JPS6193618A (ja) 1984-10-15 1984-10-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21561184A JPS6193618A (ja) 1984-10-15 1984-10-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6193618A true JPS6193618A (ja) 1986-05-12

Family

ID=16675284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21561184A Pending JPS6193618A (ja) 1984-10-15 1984-10-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6193618A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
KR100278276B1 (ko) * 1998-06-29 2001-02-01 김영환 선택성장법을이용한콘택플러그형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060388A (en) * 1997-10-29 2000-05-09 International Business Machines Corporation Conductors for microelectronic circuits and method of manufacture
KR100278276B1 (ko) * 1998-06-29 2001-02-01 김영환 선택성장법을이용한콘택플러그형성방법

Similar Documents

Publication Publication Date Title
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPH05152429A (ja) 半導体装置の製造方法
JP2004281781A (ja) 半導体基板、半導体基板の製造方法、半導体装置、および半導体装置の製造方法
JPH09115921A (ja) 半導体装置及びその製造方法
JPS63119218A (ja) 半導体基材とその製造方法
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
JPS6042866A (ja) 半導体装置及びその製造方法
KR960005552B1 (ko) 반도체 소자의 분리막 형성 방법
JPH0536601A (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP3153632B2 (ja) Soi構造の製造方法
JPS6193618A (ja) 半導体集積回路装置
JPH0582441A (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
JPH0475649B2 (ja)
JPS5812732B2 (ja) 半導体装置の製法
JPH01315161A (ja) 半導体装置の製造方法
JPH02130852A (ja) 半導体装置
JP3112102B2 (ja) 半導体装置
JP3053678B2 (ja) 半導体装置の製造方法
JPH0793259B2 (ja) 半導体薄膜結晶層の製造方法
JPH0113210B2 (ja)
JPS6060716A (ja) 半導体基板の製造方法
JPS6032349B2 (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JPS61117821A (ja) 半導体装置の製造方法