JPH0536601A - 絶縁層の上に成長層を有する半導体装置の製造方法 - Google Patents
絶縁層の上に成長層を有する半導体装置の製造方法Info
- Publication number
- JPH0536601A JPH0536601A JP3187619A JP18761991A JPH0536601A JP H0536601 A JPH0536601 A JP H0536601A JP 3187619 A JP3187619 A JP 3187619A JP 18761991 A JP18761991 A JP 18761991A JP H0536601 A JPH0536601 A JP H0536601A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- growth
- seed crystal
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 120
- 239000010703 silicon Substances 0.000 claims abstract description 120
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 119
- 239000013078 crystal Substances 0.000 claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000003647 oxidation Effects 0.000 claims abstract description 23
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 230
- 238000000034 method Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 22
- 238000001259 photo etching Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 半導体基板２の上にシリコン酸化層を形成
し、このシリコン酸化層に開口を設ける。開口から突出
するまでシリコンを成長させ、シリコン種結晶層16を形
成する。次に、シリコン種結晶層16の表面に窒化膜18を
形成した後、酸化を行う。これにより、開口の低部にて
フィールド酸化層20が結合し、シリコン種結晶層16がシ
リコン基板２から絶縁される。その後、このシリコン種
結晶層16からエピタキシャル成長を行う。シリコン成長
層22が互いに接続する手前で成長を止める。これによ
り、互いに独立したシリコン成長層22を得る。この成長
層22に、素子を形成する。 【効果】 シリコン成長層22は、シリコン基板２から絶
縁されていると共に、一様な面方位を有している。した
がって、シリコン基板２とのＰＮ接合による静電容量が
なく高速動作が可能である。また、面方位が一様である
から、製造工程における制御が容易である。
し、このシリコン酸化層に開口を設ける。開口から突出
するまでシリコンを成長させ、シリコン種結晶層16を形
成する。次に、シリコン種結晶層16の表面に窒化膜18を
形成した後、酸化を行う。これにより、開口の低部にて
フィールド酸化層20が結合し、シリコン種結晶層16がシ
リコン基板２から絶縁される。その後、このシリコン種
結晶層16からエピタキシャル成長を行う。シリコン成長
層22が互いに接続する手前で成長を止める。これによ
り、互いに独立したシリコン成長層22を得る。この成長
層22に、素子を形成する。 【効果】 シリコン成長層22は、シリコン基板２から絶
縁されていると共に、一様な面方位を有している。した
がって、シリコン基板２とのＰＮ接合による静電容量が
なく高速動作が可能である。また、面方位が一様である
から、製造工程における制御が容易である。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関するものであり、とくに絶縁層の上に半導体成長層
を有する構造の製造方法に関するものである。
に関するものであり、とくに絶縁層の上に半導体成長層
を有する構造の製造方法に関するものである。
【０００２】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【０００３】この問題を解決するために、近年、シリコ
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
ン基板上の絶縁層の上にさらにシリコン単結晶層を形成
すること（ＳＯＩ(Semiconductor on Insulator)技術）
が望まれている。すなわち、シリコン単結晶層をシリコ
ン基板から絶縁することにより、シリコン単結晶層に形
成した半導体素子とシリコン基板とのＰＮ接合をなくそ
うとするものである。
【０００４】図１３に、ＥＬＯ（Epitaxial Lateral Ov
ergrowth)）法による従来のＳＯＩ技術を示す（Lateral
Epitaxial Overgrowth of Silicon on SiO2 : D.D.Rat
hman et. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY
SOLID-STATE SCIENCE ANDTECHNOLOGY、1982年10月号、
2303頁）。まず、半導体基板２の上面にシリコン酸化膜
４を成長させる。次に、フォトレジストを用いてシリコ
ン酸化膜４をエッチングし、シードウインドウ６を開け
る（図１３Ａ参照）。さらに、このシードウインドウ６
から縦方向へ、シリコンの選択エピタキシャル成長を行
いう。これに引続いて、横方向のエピタキシャル成長を
行い、シリコン酸化膜４の上にエピタキシャル層８を形
成する（図１３Ｂ参照）。このようにすれば、エピタキ
シャル層８とシリコン基板２とのＰＮ接合面がシードウ
インドウ６の大きさまで小さくできる。したがって、Ｐ
Ｎ接合容量を小さくすることができ、素子動作の高速化
を図ることができる。
ergrowth)）法による従来のＳＯＩ技術を示す（Lateral
Epitaxial Overgrowth of Silicon on SiO2 : D.D.Rat
hman et. al. : JOURNAL OF ELECTRO-CHEMICAL SOCIETY
SOLID-STATE SCIENCE ANDTECHNOLOGY、1982年10月号、
2303頁）。まず、半導体基板２の上面にシリコン酸化膜
４を成長させる。次に、フォトレジストを用いてシリコ
ン酸化膜４をエッチングし、シードウインドウ６を開け
る（図１３Ａ参照）。さらに、このシードウインドウ６
から縦方向へ、シリコンの選択エピタキシャル成長を行
いう。これに引続いて、横方向のエピタキシャル成長を
行い、シリコン酸化膜４の上にエピタキシャル層８を形
成する（図１３Ｂ参照）。このようにすれば、エピタキ
シャル層８とシリコン基板２とのＰＮ接合面がシードウ
インドウ６の大きさまで小さくできる。したがって、Ｐ
Ｎ接合容量を小さくすることができ、素子動作の高速化
を図ることができる。
【０００５】また、ＳＥＮＴＡＸＹ法と呼ばれる方法も
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
ある（米原隆大他、新しいSOI-Selective Nucleation E
pitaxy、1987年(秋季)第48回応用物理学会学術講演予稿
集、19pーQー15、583頁）。これは、シリコン酸化膜等の
絶縁層に結晶成長のシリコン核を人工的に複数形成し
て、それぞれの核よりエピタキシャル成長を行う方法で
ある。核として、微小面積のシリコン窒化膜を形成して
用いる方法や、ＦＩＢ(Focused Ion Beam)法によって核
形成を行う方法等が検討されている。この方法によれ
ば、エピタキシャル層とシリコン基板とを酸化膜によっ
て絶縁することができ、上記のような接合容量の問題を
解決することができる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＳＯＩ技術には、次のような問題があっ
た。
ような従来のＳＯＩ技術には、次のような問題があっ
た。
【０００７】図１３に示すＥＬＯ法においては、接合部
が小さくなっているとは言うものの、完全に接合部がな
くなっている訳ではない。したがって、さらなる素子の
高速化が阻まれていた。
が小さくなっているとは言うものの、完全に接合部がな
くなっている訳ではない。したがって、さらなる素子の
高速化が阻まれていた。
【０００８】一方、ＳＥＮＴＡＸＹ法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【０００９】この発明は、上記のような問題点を解決し
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様なシリコン成長層を有する半導体装置を提供
することを目的とする。
て、絶縁層によって基板と絶縁されているとともに、面
方位が一様なシリコン成長層を有する半導体装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口からシリコン種結晶層が突出するまで結晶
成長を行う種結晶成長ステップ、シリコン種結晶層の突
出した表面に、当該シリコン種結晶層の酸化速度に比べ
て十分に遅いバリア層を形成するバリア形成ステップ、
バリア層をバリアとして酸化を行い、前記開口内のシリ
コン種結晶層を酸化してシリコン種結晶層とシリコン基
板の接続を断つ選択酸化ステップ、バリア層を除去して
シリコン種結晶層を露出するバリア除去ステップ、シリ
コン種結晶層に基づいてシリコン成長層を結晶成長さ
せ、互いに分離されたシリコン成長層を得るシリコン成
長ステップ、シリコン成長層に半導体素子を形成する素
子形成ステップ、を備えている。
製造方法は、シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、酸化絶縁層に種結晶成長用の開口
を設ける開口形成ステップ、酸化絶縁層をマスクとし
て、前記開口からシリコン種結晶層が突出するまで結晶
成長を行う種結晶成長ステップ、シリコン種結晶層の突
出した表面に、当該シリコン種結晶層の酸化速度に比べ
て十分に遅いバリア層を形成するバリア形成ステップ、
バリア層をバリアとして酸化を行い、前記開口内のシリ
コン種結晶層を酸化してシリコン種結晶層とシリコン基
板の接続を断つ選択酸化ステップ、バリア層を除去して
シリコン種結晶層を露出するバリア除去ステップ、シリ
コン種結晶層に基づいてシリコン成長層を結晶成長さ
せ、互いに分離されたシリコン成長層を得るシリコン成
長ステップ、シリコン成長層に半導体素子を形成する素
子形成ステップ、を備えている。
【００１１】請求項２の半導体装置の製造方法は、シリ
コン基板の上に酸化絶縁層を形成する絶縁層形成ステッ
プ、酸化絶縁層に種結晶成長用の開口を設ける開口形成
ステップ、酸化絶縁層をマスクとして、前記開口からシ
リコン種結晶層が突出するまで結晶成長を行う種結晶成
長ステップ、酸化絶縁層を除去する絶縁層除去ステッ
プ、酸化を行い、結晶成長に必要な種結晶層を残しつ
つ、前記開口内のシリコン種結晶層を酸化してシリコン
種結晶層とシリコン基板の接続を断つ酸化ステップ、シ
リコン種結晶層に基づいてシリコン成長層を結晶成長さ
せ、互いに分離されたシリコン成長層を得るシリコン成
長ステップ、シリコン成長層に半導体素子を形成する素
子形成ステップ、を備えている。
コン基板の上に酸化絶縁層を形成する絶縁層形成ステッ
プ、酸化絶縁層に種結晶成長用の開口を設ける開口形成
ステップ、酸化絶縁層をマスクとして、前記開口からシ
リコン種結晶層が突出するまで結晶成長を行う種結晶成
長ステップ、酸化絶縁層を除去する絶縁層除去ステッ
プ、酸化を行い、結晶成長に必要な種結晶層を残しつ
つ、前記開口内のシリコン種結晶層を酸化してシリコン
種結晶層とシリコン基板の接続を断つ酸化ステップ、シ
リコン種結晶層に基づいてシリコン成長層を結晶成長さ
せ、互いに分離されたシリコン成長層を得るシリコン成
長ステップ、シリコン成長層に半導体素子を形成する素
子形成ステップ、を備えている。
【００１２】請求項３の半導体装置の製造方法は、開口
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
形成ステップの後、種結晶成長ステップの前に、開口側
壁の酸化絶縁層に薄いポリシリコン膜または窒化シリコ
ン膜を形成するステップを有することを特徴としてい
る。
【００１３】請求項４の半導体装置の製造方法は、半導
体素子を形成したシリコン成長層の上に、絶縁層形成ス
テップから素子形成ステップを所定回数繰り返して行
い、酸化絶縁層によって分離されたシリコン成長層を所
定層得ることを特徴としている。
体素子を形成したシリコン成長層の上に、絶縁層形成ス
テップから素子形成ステップを所定回数繰り返して行
い、酸化絶縁層によって分離されたシリコン成長層を所
定層得ることを特徴としている。
【００１４】請求項５の半導体装置の製造方法は、シリ
コン成長層とシリコン成長層との間に成長層間絶縁層を
設ける成長層間絶縁層形成ステップを備えたことを特徴
としている。
コン成長層とシリコン成長層との間に成長層間絶縁層を
設ける成長層間絶縁層形成ステップを備えたことを特徴
としている。
【００１５】
【作用】請求項１の製造方法では、種結晶成長ステップ
において、酸化絶縁層の開口からシリコン種結晶層が突
出するまで結晶成長を行う。これにより、突出した各シ
リコン種結晶層は、同じ面方位を有するものとなる。
において、酸化絶縁層の開口からシリコン種結晶層が突
出するまで結晶成長を行う。これにより、突出した各シ
リコン種結晶層は、同じ面方位を有するものとなる。
【００１６】次に、バリア形成ステップにおいて、シリ
コン種結晶層の突出した表面に、当該シリコン種結晶層
の酸化速度に比べて十分に遅いバリア層を形成する。そ
の後、酸化ステップにおいて、このバリア層をバリアと
して酸化を行い、前記開口内のシリコン種結晶層を酸化
してシリコン種結晶層とシリコン基板の接続を断つよう
にしている。したがって、シリコン基板上の酸化絶縁層
の上に、同じ面方位を有する複数のシリコン種結晶層が
形成される。これを、互いに接続しない程度に成長させ
る。これにより、シリコン基板とは絶縁され、かつ、互
いにも絶縁された均一な面方位を有するシリコン成長層
を得ることができる。
コン種結晶層の突出した表面に、当該シリコン種結晶層
の酸化速度に比べて十分に遅いバリア層を形成する。そ
の後、酸化ステップにおいて、このバリア層をバリアと
して酸化を行い、前記開口内のシリコン種結晶層を酸化
してシリコン種結晶層とシリコン基板の接続を断つよう
にしている。したがって、シリコン基板上の酸化絶縁層
の上に、同じ面方位を有する複数のシリコン種結晶層が
形成される。これを、互いに接続しない程度に成長させ
る。これにより、シリコン基板とは絶縁され、かつ、互
いにも絶縁された均一な面方位を有するシリコン成長層
を得ることができる。
【００１７】請求項２の製造方法では、酸化絶縁層を除
去してから結晶成長に必要な種結晶層を残しつつ酸化す
るようにしている。したがって、バリアを形成する必要
がない。
去してから結晶成長に必要な種結晶層を残しつつ酸化す
るようにしている。したがって、バリアを形成する必要
がない。
【００１８】請求項３の製造方法においては、第２ステ
ップの後第３ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
ップの後第３ステップの前に、開口側壁の酸化絶縁層に
薄いポリシリコン膜または窒化シリコン膜を形成するよ
うにしている。したがって、結晶成長の際に、開口側壁
に生じる結晶欠陥を抑えることができる。
【００１９】請求項４の製造方法においては、半導体素
子を形成したシリコン成長層の上に、絶縁層形成ステッ
プから素子形成ステップを所定回数繰り返して行い、酸
化絶縁層によって分離されたシリコン成長層を所定層得
るようにしている。したがって、３次元構造の半導体装
置を得ることができる。
子を形成したシリコン成長層の上に、絶縁層形成ステッ
プから素子形成ステップを所定回数繰り返して行い、酸
化絶縁層によって分離されたシリコン成長層を所定層得
るようにしている。したがって、３次元構造の半導体装
置を得ることができる。
【００２０】請求項５の製造方法においては、成長層間
絶縁層形成ステップを有している。したがって、シリコ
ン成長層間の絶縁性が確保される。
絶縁層形成ステップを有している。したがって、シリコ
ン成長層間の絶縁性が確保される。
【００２１】
【実施例】この発明の一実施例による半導体装置の製造
方法を、図１に示す。まず、シリコン基板２を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図１Ａに示すように、シリコン基板２の上部表面に酸化
絶縁層であるシリコン酸化層４(SiO2)が形成される。こ
のシリコン酸化層４は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第１図Ｂ
に示すように、シリコン酸化層４の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図１Ｃのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層４のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図１Ｄに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
２μm以下とする。
方法を、図１に示す。まず、シリコン基板２を酸素気流
中に置いて高温とし、表面を熱酸化する。これにより、
図１Ａに示すように、シリコン基板２の上部表面に酸化
絶縁層であるシリコン酸化層４(SiO2)が形成される。こ
のシリコン酸化層４は、薄く形成することが好ましい。
例えば、30〜300nm程度の厚さとする。次に、第１図Ｂ
に示すように、シリコン酸化層４の上にフォトレジスト
10を塗布する。フォトレジスト10の上にマスクを置いて
紫外線露光した後、現像して、図１Ｃのように開口部12
を形成する。この状態において、フォトレジスト10をマ
スクとして、シリコン酸化層４のエッチングを行う。次
に、硫酸と過酸化水素の混合液により、フォトレジスト
層10を除去する。これにより、図１Ｄに示すように、種
結晶成長用の開口14が形成される。この開口14の巾は、
２μm以下とする。
【００２２】図１Ｄの状態で、開口14に選択的にシリコ
ン単結晶のエピタキシャル成長を行い、図１Ｅのように
種結晶層16を形成する。この際のエピタキシャル成長に
おいては、横方向への成長を抑えるように制御する。縦
方向には１〜４μm程度の成長を行い、横方向には１μm
以下の成長とする。
ン単結晶のエピタキシャル成長を行い、図１Ｅのように
種結晶層16を形成する。この際のエピタキシャル成長に
おいては、横方向への成長を抑えるように制御する。縦
方向には１〜４μm程度の成長を行い、横方向には１μm
以下の成長とする。
【００２３】種結晶層16の成長の際に、シリコン酸化層
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。例えば、900℃〜1100℃度
の範囲内ぐらいが妥当である。このように、低温でエピ
タキシャル成長を行うことにより、積層欠陥を抑制する
ことができるからである。さらに、（１００）のシリコ
ン基板に、［１００］方向に矩形パターンでシリコン酸
化層４を形成すれば、積層欠陥が抑制できる。また、成
長を行う前に、シリコン酸化層４（開口14）の側壁に、
薄いポリシリコンや窒化シリコン膜を付け、格子整合性
を良くすれば、さらに結晶欠陥を抑えることができる。
上記のようにして形成した種結晶層16のそれぞれは、同
じ面方位を有する。
４との界面において、積層欠陥が生じるおそれがある。
したがって、上記のように、シリコン酸化層４を薄く形
成して界面面積を小さくすることにより、積層欠陥を防
ぐことができる。また、エピタキシャル成長はできるだ
け低温で行う方が好ましい。例えば、900℃〜1100℃度
の範囲内ぐらいが妥当である。このように、低温でエピ
タキシャル成長を行うことにより、積層欠陥を抑制する
ことができるからである。さらに、（１００）のシリコ
ン基板に、［１００］方向に矩形パターンでシリコン酸
化層４を形成すれば、積層欠陥が抑制できる。また、成
長を行う前に、シリコン酸化層４（開口14）の側壁に、
薄いポリシリコンや窒化シリコン膜を付け、格子整合性
を良くすれば、さらに結晶欠陥を抑えることができる。
上記のようにして形成した種結晶層16のそれぞれは、同
じ面方位を有する。
【００２４】次に、種結晶層16の表面を窒化して、図１
Ｆに示すように、バリア層としてシリコン窒化層18(Si3
N4)を形成する。次に、酸化処理を行う。これにより、
シリコン酸化層４、シリコン基板２が酸化される。この
際に、窒化シリコン層18は酸化をブロックし、種結晶層
16の酸化を防止する。また、シリコン酸化層４は、酸化
されてフィールド酸化層20に成長する。フィールド酸化
層20は、その端部において横方向にも成長する（バーズ
ビーク現象）。また、前述のように、開口14の巾は２μ
m以下と狭くしている。したがって、図２Ａに示すよう
に、フィールド酸化層20は、種結晶層16の下部で互いに
接続する。
Ｆに示すように、バリア層としてシリコン窒化層18(Si3
N4)を形成する。次に、酸化処理を行う。これにより、
シリコン酸化層４、シリコン基板２が酸化される。この
際に、窒化シリコン層18は酸化をブロックし、種結晶層
16の酸化を防止する。また、シリコン酸化層４は、酸化
されてフィールド酸化層20に成長する。フィールド酸化
層20は、その端部において横方向にも成長する（バーズ
ビーク現象）。また、前述のように、開口14の巾は２μ
m以下と狭くしている。したがって、図２Ａに示すよう
に、フィールド酸化層20は、種結晶層16の下部で互いに
接続する。
【００２５】次に、窒化シリコン層18表面の酸化層のみ
を、フラッシュエッチ等によって除去してから、高温の
リン酸等によるエッチングを行い、窒化シリコン層18を
除去する（図２Ｂ参照）。その後、種結晶層16を種結晶
として、エピタキシャル成長を行う。この際のエピタキ
シャル成長においては、横方向への成長が大きくなるよ
うに制御を行う。シリコン成長層であるエピタキシャル
成長層22が、互いに接続する前に成長を止めるように制
御する。このようにして得られるのが、図２Ｃの構造で
ある。
を、フラッシュエッチ等によって除去してから、高温の
リン酸等によるエッチングを行い、窒化シリコン層18を
除去する（図２Ｂ参照）。その後、種結晶層16を種結晶
として、エピタキシャル成長を行う。この際のエピタキ
シャル成長においては、横方向への成長が大きくなるよ
うに制御を行う。シリコン成長層であるエピタキシャル
成長層22が、互いに接続する前に成長を止めるように制
御する。このようにして得られるのが、図２Ｃの構造で
ある。
【００２６】各エピタキシャル成長層22は、フィールド
酸化層20によって、シリコン基板２と絶縁されている。
したがって、シリコン基板２との間でＰＮ接合による静
電容量を生じることがない。すなわち、各エピタキシャ
ル成長層22に素子（トランジスタ、ＦＥＴ等）を形成す
れば、ＰＮ接合による静電容量による低速化を招かず、
高速素子を得ることができる。さらに、ＰＮ接合による
静電容量がないので、高周波特性が良く、ラッチアップ
特性を向上させることができる。
酸化層20によって、シリコン基板２と絶縁されている。
したがって、シリコン基板２との間でＰＮ接合による静
電容量を生じることがない。すなわち、各エピタキシャ
ル成長層22に素子（トランジスタ、ＦＥＴ等）を形成す
れば、ＰＮ接合による静電容量による低速化を招かず、
高速素子を得ることができる。さらに、ＰＮ接合による
静電容量がないので、高周波特性が良く、ラッチアップ
特性を向上させることができる。
【００２７】また、各エピタキシャル成長層22は、互い
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による静電容量がない。
に接続されていない。したがって、エピタキシャル成長
層22間においても、ＰＮ接合による静電容量がない。
【００２８】さらに、各種結晶層16の面方位は一様であ
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
る。このため、エピタキシャル成長層22の面方位も一様
となる。したがって、酸化レート等が一様となり、エピ
タキシャル成長層22に素子を形成する際に、素子の特性
の制御が容易である。
【００２９】なお、上記実施例では、種結晶層16の表面
を窒化してシリコン窒化層18を形成し、その後、酸化を
行っている。しかし、シリコン窒化膜18を形成した後、
シリコン酸化層４をエッチングによって除去し、その
後、酸化を行うようにしてもよい。この場合には、開口
14に種結晶層16を成長させる際に、横方向への成長を抑
える必要はない。
を窒化してシリコン窒化層18を形成し、その後、酸化を
行っている。しかし、シリコン窒化膜18を形成した後、
シリコン酸化層４をエッチングによって除去し、その
後、酸化を行うようにしてもよい。この場合には、開口
14に種結晶層16を成長させる際に、横方向への成長を抑
える必要はない。
【００３０】また、開口14の形状は、必要とするエピタ
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
キシャル成長層22に応じて、適宜選択すればよい。例え
ば、図３に示すように穴としてもよく、図４に示すよう
に直線状のものとしてもよい。但し、シリコン酸化層４
のパターニング方向を＜１００＞とすれば、欠陥の発生
を抑制することができるので、この点を考慮すればなお
良い。
【００３１】さらに、図２Ｃのエピタキシャル成長層22
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
に素子を形成した後、その上にさらに、図１、図２のス
テップを行えば、３次元構造の集積回路を形成すること
ができる。
【００３２】また、上記実施例では、図１Ｆのステップ
において、種結晶層14の表面を窒化して、窒化シリコン
膜18を形成した。しかし、ＣＶＤ(Chemical Vapor Depo
sition)法等により、窒化膜をデポジットして形成して
も良い。
において、種結晶層14の表面を窒化して、窒化シリコン
膜18を形成した。しかし、ＣＶＤ(Chemical Vapor Depo
sition)法等により、窒化膜をデポジットして形成して
も良い。
【００３３】また、窒化シリコン膜18に代えて、シリコ
ンよりも十分に酸化レートの遅い材料を用いても良い。
例えば、炭化シリコン等でも良い。
ンよりも十分に酸化レートの遅い材料を用いても良い。
例えば、炭化シリコン等でも良い。
【００３４】上記実施例においては、種結晶層16に窒化
膜18を形成するようにしている。しかしながら、種結晶
層16の厚さが十分にある場合には、窒化膜18を形成しな
くともよい。窒化膜18を形成しない場合のステップを図
１２に示す。開口14に種結晶層16を成長させるところま
では、図１Ａ〜図１Ｅと同じである。図１Ｅの後に、エ
ッチングによってシリコン酸化膜４を除去する。これに
より、図１２Ａに示すように、シリコン基板２の上に
は、シリコン種結晶層16がキノコ形に残る。次に、酸化
を行う。これにより、シリコン種結晶層16の下部の細く
なった部分が完全に酸化され、図１２Ｂに示すような状
態となる。次に、シリコン種結晶層16の上面の酸化層を
取り除き、図１２Ｃのような状態にする。さらに、この
シリコン種結晶層16に基づいてエピタキシャル成長を行
い、図１２Ｄのものを得る。
膜18を形成するようにしている。しかしながら、種結晶
層16の厚さが十分にある場合には、窒化膜18を形成しな
くともよい。窒化膜18を形成しない場合のステップを図
１２に示す。開口14に種結晶層16を成長させるところま
では、図１Ａ〜図１Ｅと同じである。図１Ｅの後に、エ
ッチングによってシリコン酸化膜４を除去する。これに
より、図１２Ａに示すように、シリコン基板２の上に
は、シリコン種結晶層16がキノコ形に残る。次に、酸化
を行う。これにより、シリコン種結晶層16の下部の細く
なった部分が完全に酸化され、図１２Ｂに示すような状
態となる。次に、シリコン種結晶層16の上面の酸化層を
取り除き、図１２Ｃのような状態にする。さらに、この
シリコン種結晶層16に基づいてエピタキシャル成長を行
い、図１２Ｄのものを得る。
【００３５】図１２の方法によれば、窒化膜18を形成す
る必要がなく、工程の簡素化を図ることができる。
る必要がなく、工程の簡素化を図ることができる。
【００３６】次に、図１、図２、図１２のステップによ
って形成したエピタキシャル成長層22に、ＰチャネルＦ
ＥＴ、ＮチャネルＦＥＴを形成するステップを説明す
る。まず、図５Ａに示すように、フィールド酸化層20の
上にエピタキシャル成長層22a,22b,22cを形成する。次
に、エピタキシャル成長層22a,22b,22cの表面を酸化し
て酸化シリコン膜28を形成する。その後、ＳＯＧ(Spin
on glass)またはＣＶＤ(chemical vapour deposition)
により、エピタキシャル成長層22a,22b,22c間に酸化シ
リコン層30を形成して、エッチバックによる平坦化を行
う（図５Ｂ参照）。
って形成したエピタキシャル成長層22に、ＰチャネルＦ
ＥＴ、ＮチャネルＦＥＴを形成するステップを説明す
る。まず、図５Ａに示すように、フィールド酸化層20の
上にエピタキシャル成長層22a,22b,22cを形成する。次
に、エピタキシャル成長層22a,22b,22cの表面を酸化し
て酸化シリコン膜28を形成する。その後、ＳＯＧ(Spin
on glass)またはＣＶＤ(chemical vapour deposition)
により、エピタキシャル成長層22a,22b,22c間に酸化シ
リコン層30を形成して、エッチバックによる平坦化を行
う（図５Ｂ参照）。
【００３７】次に、レジストを用いて、エピタキシャル
成長層22bのみにボロンイオンを打込んで拡散し、Ｐ型
に変える。さらに、酸化シリコン膜28をフラッシュエッ
チ（ふっ化水素による弱いエッチング）によって除去
し、エピタキシャル成長層22a,22b,22cの上面を露出さ
せる。露出させたエピタキシャル成長層22a,22b,22cの
上面に、ゲート酸化膜32を形成する。さらに、ゲート酸
化膜32の上に、フォトエッチングによって、ポリシリコ
ンのゲート34を形成する。この状態を表わしたのが図５
Ｃである。
成長層22bのみにボロンイオンを打込んで拡散し、Ｐ型
に変える。さらに、酸化シリコン膜28をフラッシュエッ
チ（ふっ化水素による弱いエッチング）によって除去
し、エピタキシャル成長層22a,22b,22cの上面を露出さ
せる。露出させたエピタキシャル成長層22a,22b,22cの
上面に、ゲート酸化膜32を形成する。さらに、ゲート酸
化膜32の上に、フォトエッチングによって、ポリシリコ
ンのゲート34を形成する。この状態を表わしたのが図５
Ｃである。
【００３８】次に、レジストを用いて、成長層22a,22c
のみにボロンイオンを打込む。また、同様にして、成長
層22bのみにヒ素イオンを打込む。その後、上部全面を
覆うように、絶縁層36をデポジットにより形成する。次
に、エッチバックによって平坦化した後、アニーリング
を行って打込んだイオンを拡散させる。この状態を示し
たのが、図５Ｄである。この図からも明らかなように、
イオンの拡散により、ソース領域221a,221b,221c、ドレ
イン領域223a,223b,223cが形成される。なお、イオン拡
散の際に、各成長層22a,22b,22cは同一の面方位である
ため、拡散の制御を各成長層において均一に行うことが
できる。
のみにボロンイオンを打込む。また、同様にして、成長
層22bのみにヒ素イオンを打込む。その後、上部全面を
覆うように、絶縁層36をデポジットにより形成する。次
に、エッチバックによって平坦化した後、アニーリング
を行って打込んだイオンを拡散させる。この状態を示し
たのが、図５Ｄである。この図からも明らかなように、
イオンの拡散により、ソース領域221a,221b,221c、ドレ
イン領域223a,223b,223cが形成される。なお、イオン拡
散の際に、各成長層22a,22b,22cは同一の面方位である
ため、拡散の制御を各成長層において均一に行うことが
できる。
【００３９】次に、アルミ等による配線38を施した後、
パッシベーションにより保護膜40を形成して完成する。
この状態を、図６に示す。このようにして、Ｐシャネル
ＦＥＴ42a,42cおよびＮチャネルＦＥＴ42bが形成され
る。
パッシベーションにより保護膜40を形成して完成する。
この状態を、図６に示す。このようにして、Ｐシャネル
ＦＥＴ42a,42cおよびＮチャネルＦＥＴ42bが形成され
る。
【００４０】上記実施例では、ＦＥＴを形成したが、他
の素子を形成してもよい。
の素子を形成してもよい。
【００４１】なお、図５Ｄの状態から、絶縁層36に開口
50を設け、再び、図１Ｃ〜図１Ｆ、図２、図５のステッ
プを行えば、図７に示すような半導体装置を得ることが
できる。図７において、ゲート34aとゲート34cを接続
し、ゲート34bとゲート34dを接続すれば、図８のような
回路を得ることができる。
50を設け、再び、図１Ｃ〜図１Ｆ、図２、図５のステッ
プを行えば、図７に示すような半導体装置を得ることが
できる。図７において、ゲート34aとゲート34cを接続
し、ゲート34bとゲート34dを接続すれば、図８のような
回路を得ることができる。
【００４２】なお、上記実施例においては、エピタキシ
ャル成長層22を500〜1000オングストロームの厚さに形
成した。エピタキシャル成長層22を1000オングストロー
ム以上の厚さにする場合には、ＭＯＳＦＥＴにおける、
Io-Vo特性のキンク現象が問題となる。したがって、こ
の場合には、図９に示すように、Ｐウエル領域52および
Ｎ-エピタキシャル領域22をバイアスするとよい。
ャル成長層22を500〜1000オングストロームの厚さに形
成した。エピタキシャル成長層22を1000オングストロー
ム以上の厚さにする場合には、ＭＯＳＦＥＴにおける、
Io-Vo特性のキンク現象が問題となる。したがって、こ
の場合には、図９に示すように、Ｐウエル領域52および
Ｎ-エピタキシャル領域22をバイアスするとよい。
【００４３】次に、図７のように立体的に素子を形成す
る場合の、各領域間の配線について説明する。一層目の
領域同志に配線を行う場合には、図１０のように、Ｎ型
にドープしたポリシリコン54を用いる。このポリシリコ
ン54により、下部のコンタクト層にＮ型領域56を形成す
る。
る場合の、各領域間の配線について説明する。一層目の
領域同志に配線を行う場合には、図１０のように、Ｎ型
にドープしたポリシリコン54を用いる。このポリシリコ
ン54により、下部のコンタクト層にＮ型領域56を形成す
る。
【００４４】また、図１１に示すように、一層目のポリ
シリコン配線34やＰ+拡散層60（Ｎ+拡散層）について
は、２層目以降を形成した後に、絶縁層62,64,66をエッ
チングして形成するとよい。ただし、コンタクト部が深
くなるので、図のように、ポリシリコン埋めこみプラグ
68,70を形成するとよい。このプラグ68,70は、イオン注
入により、ＰもしくはＮ型にドープする。
シリコン配線34やＰ+拡散層60（Ｎ+拡散層）について
は、２層目以降を形成した後に、絶縁層62,64,66をエッ
チングして形成するとよい。ただし、コンタクト部が深
くなるので、図のように、ポリシリコン埋めこみプラグ
68,70を形成するとよい。このプラグ68,70は、イオン注
入により、ＰもしくはＮ型にドープする。
【００４５】図７の実施例においては、素子が２層に形
成されているが、同様にして、３層以上形成しても良
い。
成されているが、同様にして、３層以上形成しても良
い。
【００４６】
【発明の効果】請求項１の半導体装置の製造方法におい
ては、酸化絶縁層の開口からシリコン種結晶層が突出す
るまで結晶成長を行って、同じ面方位を有するシリコン
種結晶層を得ている。さらに、シリコン種結晶層の表面
にバリア層を形成した後、酸化を行い、前記開口内のシ
リコン種結晶層を酸化してシリコン種結晶層とシリコン
基板の接続を断つようにしている。その後、シリコン種
結晶層から互いに分離したシリコン成長層を成長させる
ようにしている。したがって、シリコン基板とは絶縁さ
れておりお互にも分離された、均一な面方位を有するシ
リコン成長層を得ることができる。すなわち、シリコン
基板とＰＮ接合を持たないシリコン成長層を形成するこ
とができ、高速な素子を有する半導体装置を得ることが
できる。また、面方位が一様であるため、素子形成時に
おける制御が容易である。
ては、酸化絶縁層の開口からシリコン種結晶層が突出す
るまで結晶成長を行って、同じ面方位を有するシリコン
種結晶層を得ている。さらに、シリコン種結晶層の表面
にバリア層を形成した後、酸化を行い、前記開口内のシ
リコン種結晶層を酸化してシリコン種結晶層とシリコン
基板の接続を断つようにしている。その後、シリコン種
結晶層から互いに分離したシリコン成長層を成長させる
ようにしている。したがって、シリコン基板とは絶縁さ
れておりお互にも分離された、均一な面方位を有するシ
リコン成長層を得ることができる。すなわち、シリコン
基板とＰＮ接合を持たないシリコン成長層を形成するこ
とができ、高速な素子を有する半導体装置を得ることが
できる。また、面方位が一様であるため、素子形成時に
おける制御が容易である。
【００４７】請求項２の製造方法では、酸化絶縁層を除
去した後、結晶成長に必要な種結晶層を残しつつ酸化す
るようにしている。したがって、バリアを形成する必要
がなく、生産性を向上させることができる。
去した後、結晶成長に必要な種結晶層を残しつつ酸化す
るようにしている。したがって、バリアを形成する必要
がなく、生産性を向上させることができる。
【００４８】請求項３の製造方法においては、開口形成
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
ステップの後、種結晶成長ステップの前に、開口側壁の
酸化絶縁層に薄いポリシリコン膜または窒化シリコン膜
を形成するようにしている。したがって、結晶成長の際
に、開口側壁に生じる結晶欠陥を抑えることができる。
【００４９】請求項４の半導体の製造方法においては、
半導体素子を形成したシリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離されたシリコン成長層を
所定層得るようにしている。したがって、３次元構造と
して、集積度の高い半導体装置を得ることができる。請
求項５の半導体の製造方法においては、成長層間絶縁層
形成ステップを有している。したがって、シリコン成長
層間の絶縁性が確保され、寄生回路の発生を抑えること
ができる。
半導体素子を形成したシリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離されたシリコン成長層を
所定層得るようにしている。したがって、３次元構造と
して、集積度の高い半導体装置を得ることができる。請
求項５の半導体の製造方法においては、成長層間絶縁層
形成ステップを有している。したがって、シリコン成長
層間の絶縁性が確保され、寄生回路の発生を抑えること
ができる。
【図１】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図２】この発明の一実施例による半導体装置の製造方
法を示す図である。
法を示す図である。
【図３】酸化絶縁層４に設ける開口14の一例を示す図で
ある。
ある。
【図４】酸化絶縁層４に設ける開口14の他の例を示す図
である。
である。
【図５】この発明の一実施例による製造方法により、Ｆ
ＥＴを製造する場合を示す図である。
ＥＴを製造する場合を示す図である。
【図６】図５のステップにより得られたＦＥＴの構造を
示す図である。
示す図である。
【図７】２層構造に形成した半導体装置を示す図であ
る。
る。
【図８】図７の半導体装置の回路を示す図である。
【図９】エピタキシャル成長層22が厚い場合に、キンク
現象を防止する構造を示す図である。
現象を防止する構造を示す図である。
【図１０】一層目の領域間の配線を示す図である。
【図１１】一層目の配線を二層目の上に出す構造を示す
図である。
図である。
【図１２】他の実施例による半導体装置の製造方法を示
す図である。
す図である。
【図１３】従来のＥＬＯ（Epitaxial Lateral Overgrow
th)）法によるＳＯＩ(Semiconductor on Insulator)技
術を示す図である。
th)）法によるＳＯＩ(Semiconductor on Insulator)技
術を示す図である。
２・・・シリコン基板 ４・・・シリコン酸化膜 14・・・開口 16・・・シリコン種結晶層 18・・・シリコン窒化膜 20・・・フィールド酸化層 22・・・エピタキシャル成長層 30・・・酸化シリコン層
Claims (5)
- 【請求項１】シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
ップ、 酸化絶縁層をマスクとして、前記開口からシリコン種結
晶層が突出するまで結晶成長を行う種結晶成長ステッ
プ、 シリコン種結晶層の突出した表面に、当該シリコン種結
晶層の酸化速度に比べて十分に遅いバリア層を形成する
バリア形成ステップ、 バリア層をバリアとして酸化を行い、前記開口内のシリ
コン種結晶層を酸化してシリコン種結晶層とシリコン基
板の接続を断つ選択酸化ステップ、 バリア層を除去してシリコン種結晶層を露出するバリア
除去ステップ、 シリコン種結晶層に基づいてシリコン成長層を結晶成長
させ、互いに分離されたシリコン成長層を得るシリコン
成長ステップ、 シリコン成長層に半導体素子を形成する素子形成ステッ
プ、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項２】シリコン基板の上に酸化絶縁層を形成する
絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
ップ、 酸化絶縁層をマスクとして、前記開口からシリコン種結
晶層が突出するまで結晶成長を行う種結晶成長ステッ
プ、 酸化絶縁層を除去する絶縁層除去ステップ、 酸化を行い、結晶成長に必要な種結晶層を残しつつ、前
記開口内のシリコン種結晶層を酸化してシリコン種結晶
層とシリコン基板の接続を断つ酸化ステップ、 シリコン種結晶層に基づいてシリコン成長層を結晶成長
させ、互いに分離されたシリコン成長層を得るシリコン
成長ステップ、 シリコン成長層に半導体素子を形成する素子形成ステッ
プ、 を備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１または２の製造方法において、 開口形成ステップの後、種結晶成長ステップの前に、開
口側壁の酸化絶縁層に薄いポリシリコン膜または窒化シ
リコン膜を形成するステップを有することを特徴とする
製造方法。 - 【請求項４】請求項１または２の製造方法において、 半導体素子を形成したシリコン成長層の上に、絶縁層形
成ステップから素子形成ステップを所定回数繰り返して
行い、酸化絶縁層によって分離されたシリコン成長層を
所定層得ることを特徴とする製造方法。 - 【請求項５】請求項１または２の製造方法において、 シリコン成長層とシリコン成長層との間に成長層間絶縁
層を設ける成長層間絶縁層形成ステップを備えたことを
特徴とする製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187619A JP2785919B2 (ja) | 1991-07-26 | 1991-07-26 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
| US08/188,352 US5442222A (en) | 1991-07-26 | 1994-01-28 | Method for manufacturing semiconductor device having grown layer on insulating layer |
| US08/414,472 US5565029A (en) | 1991-07-26 | 1995-03-31 | Method for manufacturing semiconductor device having grown layer on insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3187619A JP2785919B2 (ja) | 1991-07-26 | 1991-07-26 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0536601A true JPH0536601A (ja) | 1993-02-12 |
| JP2785919B2 JP2785919B2 (ja) | 1998-08-13 |
Family
ID=16209280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3187619A Expired - Fee Related JP2785919B2 (ja) | 1991-07-26 | 1991-07-26 | 絶縁層の上に成長層を有する半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5442222A (ja) |
| JP (1) | JP2785919B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5861064A (en) * | 1997-03-17 | 1999-01-19 | Fsi Int Inc | Process for enhanced photoresist removal in conjunction with various methods and chemistries |
| TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
| TW331029B (en) * | 1997-07-28 | 1998-05-01 | Ti Acer Co Ltd | The crown shape stack capacitor and its producing method |
| US5970367A (en) * | 1997-10-01 | 1999-10-19 | Wanlass; Frank M. | Double damascene pattering of silcon-on-insulator transistors |
| US6084271A (en) * | 1998-11-06 | 2000-07-04 | Advanced Micro Devices, Inc. | Transistor with local insulator structure |
| DE69931890T2 (de) * | 1999-04-06 | 2007-01-11 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren |
| US20020142170A1 (en) * | 1999-07-28 | 2002-10-03 | Sumitomo Metal Industries, Ltd. | Silicon single crystal, silicon wafer, and epitaxial wafer |
| US6320228B1 (en) * | 2000-01-14 | 2001-11-20 | Advanced Micro Devices, Inc. | Multiple active layer integrated circuit and a method of making such a circuit |
| US6562715B1 (en) | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
| US7422960B2 (en) | 2006-05-17 | 2008-09-09 | Micron Technology, Inc. | Method of forming gate arrays on a partial SOI substrate |
| US7537994B2 (en) * | 2006-08-28 | 2009-05-26 | Micron Technology, Inc. | Methods of forming semiconductor devices, assemblies and constructions |
| US9263455B2 (en) | 2013-07-23 | 2016-02-16 | Micron Technology, Inc. | Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines |
| US9773889B2 (en) * | 2014-07-18 | 2017-09-26 | Taiwan Semiconductor Manufacturing Company Limited | Method of semiconductor arrangement formation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2554336B2 (ja) * | 1987-07-07 | 1996-11-13 | 沖電気工業株式会社 | 誘電体分離基板の製造方法 |
| JPH02102569A (ja) * | 1988-10-12 | 1990-04-16 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US5363793A (en) * | 1990-04-06 | 1994-11-15 | Canon Kabushiki Kaisha | Method for forming crystals |
-
1991
- 1991-07-26 JP JP3187619A patent/JP2785919B2/ja not_active Expired - Fee Related
-
1994
- 1994-01-28 US US08/188,352 patent/US5442222A/en not_active Expired - Lifetime
-
1995
- 1995-03-31 US US08/414,472 patent/US5565029A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5565029A (en) | 1996-10-15 |
| US5442222A (en) | 1995-08-15 |
| JP2785919B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5308445A (en) | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate | |
| JPH08236640A (ja) | 半導体基板上への厚さの異なるゲート酸化物の形成プロセス | |
| JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| US4755863A (en) | Semiconductor device having a semiconductor substrate with a high impurity concentration | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0974189A (ja) | 半導体装置の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| KR100469760B1 (ko) | 복합 반도체 소자의 게이트 산화막 형성 방법 | |
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| JP3306691B2 (ja) | 集積回路装置の配線方法 | |
| JPH01315161A (ja) | 半導体装置の製造方法 | |
| KR950003900B1 (ko) | Soi 구조의 반도체 장치 제조 방법 | |
| JP3053680B2 (ja) | 半導体装置の製造方法 | |
| JPH0546706B2 (ja) | ||
| JPH05114563A (ja) | Ｓｏｉ構造の製造方法 | |
| KR930008012B1 (ko) | 소자 분리방법 | |
| KR20040029588A (ko) | 반도체소자의 제조방법 | |
| JPH02214136A (ja) | 半導体装置の製造方法 | |
| JPH02214135A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |