JP3053680B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3053680B2
JP3053680B2 JP3279830A JP27983091A JP3053680B2 JP 3053680 B2 JP3053680 B2 JP 3053680B2 JP 3279830 A JP3279830 A JP 3279830A JP 27983091 A JP27983091 A JP 27983091A JP 3053680 B2 JP3053680 B2 JP 3053680B2
Authority
JP
Japan
Prior art keywords
seed crystal
silicon
layer
opening
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3279830A
Other languages
English (en)
Other versions
JPH05121322A (ja
Inventor
秀視 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3279830A priority Critical patent/JP3053680B2/ja
Priority to US07/957,514 priority patent/US5308445A/en
Publication of JPH05121322A publication Critical patent/JPH05121322A/ja
Application granted granted Critical
Publication of JP3053680B2 publication Critical patent/JP3053680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に絶縁層の上に半導体成長層を有する構造の
半導体装置の製造方法に係る。
【0002】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がPN接合を形成し、容量を有すること
となる。このPN接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【0003】この問題を解決するため、近年、シリコン
基板上に絶縁層を形成し、その上にさらにシリコン単結
晶層を形成すること(SOI(Semiconduct
orOn Insulator)技術)が望まれてい
る。すなわち、シリコン単結晶層をシリコン基板から絶
縁することにより、シリコン単結晶層に形成した半導体
素子とシリコン基板とのPN接合をなくそうとするもの
である。
【0004】図7に、ELO(Epitaxial L
ateral Overgrowth)法による従来の
SOI技術を示す(Lateral Epitaxia
lOvergrowth of Silicon on
SiO2 :D.D.Rathmanet.al.:J
OURNAL OF ELECTORO−CHEMIC
AL SOCIETY SOLID−STATE SC
IENCE ANDTECHNOLOGY、1982年
10月号、2303頁)。
【0005】まず、半導体基板2の上面にシリコン酸化
膜4を成長させる。次に、フォトレジストを用いてシリ
コン酸化膜4をエッチングし、シードウィンドウ6を開
ける(図7(a)参照)。さらに、このシードウィンド
ウ6から縦方向へ、シリコンの選択エピタキシャル成長
を行う。これに引き続いて、横方向のエピタキシャル成
長を行い、シリコン酸化膜4の上にエピタキシャル層8
を形成する(図7(b)参照)。このようにすれば、エ
ピタキシャル層8とシリコン基板2とのPN接合面がシ
ードウィンドウ6の大きさまで小さくできる。したがっ
て、PN接合容量を小さくすることができ、素子動作の
高速化を図ることができる。
【0006】また、SENTAXY法と呼ばれる方法も
ある(米原隆大他、新しいSOI−Selective
Nucleation Epitaxy、1987年
(秋季)第48回応用物理学会講演予稿集、19p−Q
−15、583頁)。これは、シリコン酸化膜等の絶縁
層に結晶成長のシリコン核を人工的に複数形成して、そ
れぞれの核よりエピタキシャル成長を行う方法である。
核として、微小面積のシリコン窒化膜を形成して用いる
方法や、FIB(Focused Ion Beam)
法によって核形成を行う方法等が検討されている。この
方法によれば、エピタキシャル層とシリコン基板とを酸
化膜によって絶縁することができ、上記のような接合容
量の問題を解決することができる。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のSOI技術には、次のような問題があっ
た。図7に示すELO法においては、接合部が小さくな
っているとは言うものの、完全に接合部がなくなってい
るのではない。したがって、さらなる素子の高速化が阻
まれていた。
【0008】一方、SENTAXY法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、SE
NTAXY法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【0009】本発明は、上記に鑑み、絶縁層によって基
板と絶縁されていると共に、面方位が一様なシリコン成
長層を有する半導体装置の提供を目的とする。
【0010】
【課題を解決するための手段】本発明請求項1の半導体
装置の製造方法は、シリコン基板の上に酸化絶縁層を形
成する絶縁層形成ステップ、酸化絶縁層に種結晶成長用
の開口を設ける開口形成ステップ、酸化絶縁層をマスク
として、前記開口にシリコン種結晶層を形成し、該シリ
コン種結晶層が前記開口から突出してラテラル成長によ
り横方向へ延びるまで成長させる種結晶成長ステップ、
結晶成長に必要なシリコン種結晶層を残しつつ、前記開
口内および開口上部のシリコン種結晶層を除去する種結
晶除去ステップ、種結晶除去ステップにて残されたシリ
コン種結晶層の周囲を酸化してシリコン種結晶層とシリ
コン基板との接続を断つ酸化ステップ、シリコン種結晶
層の表面を露出させる種結晶露出ステップ、シリコン種
結晶層に基づいてシリコン成長層を結晶成長させるシリ
コン成長ステップ、シリコン成長層に半導体素子を形成
する素子形成ステップを備えたことを特徴としている。
【0011】請求項2の半導体装置の製造方法は、シリ
コン基板の上に酸化絶縁層を形成する絶縁層形成ステッ
プ、酸化絶縁層に種結晶成長用の開口を設ける開口形成
ステップ、酸化絶縁層をマスクとして、前記開口に炭化
シリコン種結晶層を形成し、該炭化シリコン種結晶層が
前記開口から突出してラテラル成長により横方向へ延び
るまで成長させる種結晶成長ステップ、結晶成長に必要
な炭化シリコン種結晶層を残しつつ、前記開口内および
開口上部の炭化シリコン種結晶層を除去する種結晶除去
ステップ、種結晶除去ステップにて残された炭化シリコ
ン種結晶層の周囲を酸化して炭化シリコン種結晶層とシ
リコン基板との接続を断つ酸化ステップ、炭化シリコン
種結晶層の表面を露出させる種結晶露出ステップ、炭化
シリコン種結晶層に基づいてシリコン成長層を結晶成長
させるシリコン成長ステップ、シリコン成長層に半導体
素子を形成する素子形成ステップを備えたことを特徴と
している。
【0012】請求項3の半導体装置の製造方法は、請求
項1,2記載の開口形成ステップにおいて、開口の口壁
を内側に向かって傾斜して形成することを特徴としてい
る。
【0013】
【作用】請求項1,2の製造方法では、いずれも種結晶
成長ステップにおいて、酸化絶縁層の開口から種結晶層
が突出して横方向に延びるまでラテラル成長を行う。こ
れにより、突出した各シリコン種結晶層は、同じ面方位
を有するものとなる。次に、種結晶除去ステップにおい
て、結晶成長に必要な種結晶層を残しつつ、前記開口内
および開口上部の種結晶を除去する。その後、酸化ステ
ップにおいて、種結晶除去ステップにて残された種結晶
層の周囲を酸化して種結晶層とシリコン基板の接続を断
つようにしている。したがって、シリコン基板上の酸化
絶縁層の上に、同じ面方位を有する種結晶層が形成され
る。種結晶層表面の酸化膜を除き、種結晶層を成長させ
れば、シリコン基板とは絶縁され、均一な面方位を有す
るシリコン結晶成長層を得ることができる。
【0014】また、上記のように、種結晶除去ステップ
において、結晶成長に必要な種結晶層を残しつつ、開口
内および開口上部の種結晶層を除去しているから、酸化
ステップにより種結晶層とシリコン基板接続を断つ際
に、直接開口を酸化でき、開口内で独自に絶縁層を成長
させることができる。そのため、開口の巾に制限を受け
なくて済み、開口の巾を広くできる。よって、種結晶層
の積層欠陥を抑制でき、良好な結晶性を得、しかも種結
晶層の島の巾も大きく取れる。
【0015】請求項3の製造方法では、開口形成ステッ
プにおいて、開口の口壁を内側に向かって傾斜して形成
するから、種結晶の成長の際に、酸化絶縁層との界面に
欠陥が発生しても、種結晶の成長はこれを受けての成長
より、中央部の欠陥の少ない結晶の横方向の成長の方が
大きくなり、種結晶層の積層欠陥を防止しつつ、種結晶
層のラテラル成長をより促進させることが可能となる。
【0016】
【実施例】本出願人は、絶縁層によって基板と絶縁され
ていると共に、面方位が一様なシリコン成長層を有する
半導体装置の製造方法として、図5,6に示す製造方法
を先に提案した。図5に示す製造方法は、まずシリコン
基板2の上にシリコン酸化層4を形成する(図5(a)
参照)。次に、このシリコン酸化層4に開口14を設け
る(図5(d)参照)。そして、開口14からわずかに
突出するまでシリコンを成長させ、シリコン種結晶層1
6を形成する(図5(e)参照)。しかる後、シリコン
種結晶層16の表面に窒化膜18を形成した後、酸化を
行う(図5(g)参照)。これにより、開口14の底部
にてフィールド酸化層20が結合し、シリコン種結晶層
16がシリコン基板2から絶縁される(図5(h)参
照)。その後、このシリコン種結晶層16からエピタキ
シャル成長を行いシリコン成長層22を得る(図5
(i)参照)。この成長層22に、素子を形成するとい
った方法である。
【0017】一方、図6に示す製造方法は、まずシリコ
ン基板2の上にシリコン酸化層4を形成する(図6
(a)参照)。次に、このシリコン酸化層4に開口14
を設ける(図6(d)参照)。そして、開口14から突
出するまで炭化シリコンを成長させ、炭化シリコン種結
晶層16を形成し(図6(e)参照)、酸化を行う。こ
れにより、開口14の下部にてフィールド酸化層20が
結合し、炭化シリコン種結晶層16がシリコン基板2か
ら絶縁される(図6(f)参照)。その後、この炭化シ
リコン種結晶層16からエピタキシャル成長を行い炭化
シリコン成長層22を得る(図6(h)参照)。この成
長層22に、素子を形成するというものである。
【0018】ところが、上記の技術は、シリコン酸化層
4を横方向へ延ばし、開口14を塞ぐためには、開口1
4の巾または径は2μm以下としなければならず、開口
巾に制限を受ける。このため、種結晶は、その成長の際
にシリコン酸化層4との界面に発生する欠陥成長の影響
を受けて、欠陥の少ない中央部の結晶の成長割合が少な
くなり、積層欠陥が多くなるので、種結晶層16は良好
な結晶性を得にくい。また、開口14の巾を2μm以下
と広くできないから、種結晶層16の島の巾をあまり大
きく取れず、種結晶のエピタキシャル成長に時間を要す
る等の問題が発見された。そこで、本出願人は、係る欠
点を解消した製造方法を創案した。
【0019】以下、本発明の一実施例を図面に基づき説
明する。本発明の一実施例による半導体装置の製造方法
を図1に示す。まず、シリコン基板2を酸素気流中に置
いて高温とし、表面を熱酸化する。これにより、図1
(a)に示すように、シリコン基板2の上部表面に酸化
絶縁層であるシリコン酸化層(SiO2)4が形成され
る。このシリコン酸化層4は、例えば200nm程度の
厚さに薄く形成することが好ましい。後述するシリコン
種結晶層16の成長時に、酸化層4との界面が少なくな
り、品質のよい種結晶を形成できるからである。
【0020】次に、図1(b)に示すように、シリコン
酸化層4の上にフォトレジスト10を塗布する。そし
て、フォトレジスト10の上にマスクを置いて紫外線露
光した後、現像して、図1(c)のようにフォトレジス
ト10の所望の位置に開口部12を形成する。この状態
において、フォトレジスト10をマスクとして、シリコ
ン酸化層4の等方性エッチングを行う。しかる後、硫酸
と過酸化水素の混合液により、フォトレジスト層10を
除去する。これにより、図1(d)に示すように、その
口壁が内側に向かって傾斜した種結晶成長用の開口14
が形成される。
【0021】図1(d)の状態で、開口14にシリコン
単結晶のエピタキシャル成長を行い、図1(e)のよう
にシリコン種結晶層16を形成する。この際のエピタキ
シャル成長においては、ラテラル方向(横方向)への成
長を促進し、縦方向の成長を1μm以下に抑えるように
制御する。この種結晶層16の成長の際に、シリコン酸
化層4との界面において、積層欠陥が生じる恐れがあ
る。したがって、上記のように、開口14の口壁を内側
に向かって傾斜して形成する(開口14にスロープをつ
ける)ことにより、図2の如く、シリコン種結晶の横方
向(図2中、矢印方向)の成長が促進されるため、積層
欠陥を防ぐことができる。すなわち、シリコン酸化層4
との界面に欠陥が発生しても、種結晶の成長はこれを受
けての成長より、中央部の欠陥の少ない結晶の横方向の
成長の方が大きいので、積層欠陥が少なくなる。また、
エピタキシャル成長は、例えば900℃〜1100℃の
範囲内とできるだけ低温で行う方が好ましい。このよう
に、低温でエピタキシャル成長を行うことにより、積層
欠陥を抑制できるからである。さらに、(100)のシ
リコン基板に、(100)方向に矩形パターンでシリコ
ン酸化層4を形成すれば、積層欠陥が抑制できる。ま
た、成長を行う前に、シリコン酸化層4の開口14の側
壁に、薄いポリシリコンや窒化シリコン膜を付け、格子
整合性を良くすれば、さらに積層欠陥を抑えることがで
きる。上記のようにして形成したシリコン種結晶層16
のそれぞれは、同じ面方位を有する。
【0022】次に、図1(f)に示すように、シリコン
種結晶層16およびシリコン酸化層4上にフォトレジス
ト19を塗布する。そして、シリコン種結晶層16上に
塗布されたフォトレジスト19の前記開口14に対応す
る部分にマスクを置いて紫外線露光した後、現像して、
図1(g)のように開口部19aを形成する。この状態
において、フォトレジスト19をマスクとして、結晶成
長に必要なシリコン種結晶層16を残しつつ、前記開口
14内および開口14上部のシリコン種結晶層16に対
してエッチングを行い除去する。この際、開口14内の
種結晶層16のエッチング領域は、開口14で一部を残
すかたちでもよく、あるいはシリコン基板2との界面ま
で除去するかたちでのもよい。また、シリコン種結晶層
16とシリコン酸化層4とでは、エッチングレートが異
なっているため、シリコン酸化層4は残る。
【0023】そして、図1(h)に示すように、硫酸と
過酸化水素の混合液によりフォトレジスト層19を除去
する。次に、酸化処理を行う。これにより、シリコン酸
化層4および図1(g)の工程で残された結晶成長に必
要なシリコン種結晶層16の周囲が酸化され、フィール
ド酸化層20が形成される。酸化により、図1(i)に
示すように、開口14はフィールド酸化層4で接続さ
れ、種結晶層16とシリコン基板2との接続が断たれ
る。
【0024】そして、シリコン種結晶層16をエッチン
グ除去して生じた凹部にSOG(Spin On Gl
ass)21を充填し(図1(j)参照)、エッチバッ
クによりシリコン種結晶層16が平坦化されて露出する
ようSOG21およびフィールド酸化層20を除去する
(図1(k)参照)。その後、シリコン種結晶層16を
種結晶として、エピタキシャル成長を行う。この際のエ
ピタキシャル成長においては、横方向への成長が大きく
なるように制御を行う。この制御の仕方は、例えばシリ
コン種結晶層16の上面部分に、例えばSiO2 膜を形
成して、エピタキシャル成長をさせればよい。成長を続
けると、各種結晶層16から成長した層が互いに接続す
る。このようにして得られるのが、図1(l)の構造で
ある。
【0025】シリコン成長層であるエピタキシャル成長
層22は、フィールド酸化層20によって、シリコン基
板2と絶縁されている。したがって、シリコン基板2と
の間でPN接合による静電容量を生じることがない。す
なわち、各エピタキシャル成長層22に素子(トランジ
スタ、FET等)を形成すれば、静電容量による低速化
を招かず、高速素子を得ることができる。さらに、PN
接合による静電容量がないので、高周波特性が良く、ラ
ッチアップ特性を向上させることができる。
【0026】また、各種結晶層16の面方位は一様であ
る。このため、エピタキシャル成長層22の面方位も一
様となる。したがって、酸化レート等が一様となり、エ
ピタキシャル成長層22に素子を形成する際に、素子の
特性の制御が容易である。なお、開口14の形状は、必
要とするエピタキシャル成長層22に応じて、適宜選択
すればよい。例えば、図3に示すように円孔としてもよ
く、図4に示すように格子状のものとしてもよい。但
し、シリコン酸化層4のパターニング方向を(100)
とすれば、欠陥の発生を抑制することができるので、こ
の点を考慮すればなお良い。
【0027】さらに、図1(l)のエピタキシャル成長
層22に素子を形成した後、その上にさらに、図1
(a)〜(l)の各ステップを行えば、3次元構造の集
積回路を形成することができる。例えば、図1(a)〜
(l)の各ステップを2回繰り返した集積回路では、シ
リコン基板の上に第一フィールド酸化層を介して第一エ
ピタキシャル成長層が形成され、第一エピタキシャル成
長層の上に第二フィールド酸化層を介して第二エピタキ
シャル成長層が設けられる。したがって、第一エピタキ
シャル成長層および第二エピタキシャル成長層にそれぞ
れ回路素子を形成することができ、集積度の高い集積回
路を得ることができる。なお、第一エピタキシャル成長
層に形成された素子から外部に電極を取り出す場合に
は、トレンチを設けてポリシリコン等によって電極と接
続すればよい。また、図1(a)〜(l)の各ステップ
を3回以上繰り返して3層以上のエピタキシャル成長層
を有する構造を形成してもよいことは勿論である。
【0028】また、種結晶として炭化シリコンを使用し
てもよい。この場合は、図1(d)の状態で、開口14
において露出しているシリコン基板2の表面を炭化す
る。これは、次のステップにおいて炭化シリコン層を成
長させる際に、シリコン基板2と種結晶層(3C−Si
C)16との間の格子不整合を減らすためである。すな
わち、シリコン基板2の表面を炭化して、バッファ層と
するためである。その他の工程については、上述したシ
リコンを種結晶とする場合と同様である。
【0029】このように、本実施例では、結晶成長に必
要な種結晶層16を残しつつ、開口14内および開口1
4上部の種結晶層16をエッチング除去しているから、
酸化処理により種結晶層16とシリコン基板2の接続を
断つ際に、直接開口14を酸化でき、開口14内で独自
にSiO2 を成長させることができる。そのため、シリ
コン酸化層4を横方向に成長させて開口14を塞ぎ、種
結晶層16とシリコン基板2とを絶縁する必要がない。
よって、開口14の巾に制限を受けなくて済み、開口1
4の巾を広くできるから、種結晶層16の積層欠陥を抑
制でき、良好な結晶性を得、しかも種結晶層16の島の
巾も大きく取れる。
【0030】また、開口14にスロープをつけているか
ら、積層欠陥を防止しながら種結晶層16のラテラル成
長をより促進させることが可能となる。なお、開口14
の巾が充分に大きくとった場合は、開口14にスロープ
をつけなくても、種結晶層16のラテラル成長を促進で
きる。なお、本発明は、上記実施例に限定されるもので
はなく、本発明の範囲内で多くの変更または修正を加え
得ることは勿論である。
【0031】例えば、種結晶層16のラテラル成長だけ
進めたい場合は、開口14から種結晶層16を突出させ
ながらラテラル成長する際に、種種結晶層16が開口1
4から僅かに突出した段階でその表面を酸化膜でカバー
すると、種結晶層16の横(側面)方向の成長が進めら
れる。
【0032】
【発明の効果】以上の説明から明らかな通り、本発明請
求項1,2の製造方法においては、酸化絶縁層の開口か
ら種結晶層が突出して横方向に延びるまでラテラル成長
を行う。これにより、突出した各シリコン種結晶層は、
同じ面方位を有するものとなる。
【0033】次に、種結晶除去ステップにおいて、結晶
成長に必要な種結晶層を残しつつ、前記開口内および開
口上部の種結晶を除去し、その後酸化ステップにおい
て、種結晶除去ステップにて残された種結晶層の周囲を
酸化して種結晶層とシリコン基板の接続を断ち、種結晶
層から種結晶成長層を成長させる。したがって、シリコ
ン基板とは絶縁され、均一な面方位を有する種結晶成長
層を得ることができる。
【0034】すなわち、シリコン基板とPN接合を持た
ない種結晶成長層を形成することができ、高速な素子を
有する半導体装置を得ることができる。また、面方位が
一様であるため、素子形成時における制御が容易であ
る。また、種結晶除去ステップにおいて、結晶成長に必
要な種結晶層を残しつつ、開口内および開口上部の種結
晶層を除去しているから、酸化ステップにより種結晶層
とシリコン基板接続を断つ際に、直接開口を酸化でき、
開口内で独自に絶縁層を成長させることができる。その
ため、開口の巾に制限を受けなくて済み、開口の巾を広
くできる。よって、種結晶層の積層欠陥を抑制でき、良
好な結晶性を得、しかも種結晶層の島の巾も大きく取れ
る。
【0035】請求項3の製造方法では、開口形成ステッ
プにおいて、開口の口壁を内側に向かって傾斜して形成
するから、種結晶の成長の際に、酸化絶縁層との界面に
欠陥が発生しても、種結晶の成長はこれを受けての成長
より、中央部の欠陥の少ない結晶の横方向の成長の方が
大きくなり、種結晶層の積層欠陥を防止しつつ、種結晶
層のラテラル成長をより促進させることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例による半導体装置の製造方法
を示す図である。
【図2】同じくその種結晶成長ステップにおける種結晶
の成長状態を示す図である。
【図3】酸化絶縁層に設ける開口の一例を示す図であ
る。
【図4】酸化絶縁層に設ける開口の他の例を示す図であ
る。
【図5】先行技術にによる半導体装置の製造方法を示す
図である。
【図6】他の先行技術にによる半導体装置の製造方法を
示す図である。
【図7】従来のELO法によるSOI技術を示す図であ
る。
【符号の説明】 2 シリコン基板 4 シリコン酸化層 14 開口 16 シリコン種結晶層 20 フィールド酸化層 22 エピタキシャル成長層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/786

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン基板の上に酸化絶縁層を形成する
    絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
    ップ、 酸化絶縁層をマスクとして、前記開口にシリコン種結晶
    層を形成し、該シリコン種結晶層が前記開口から突出し
    てラテラル成長により横方向へ延びるまで成長させる種
    結晶成長ステップ、 結晶成長に必要なシリコン種結晶層を残しつつ、前記開
    口内および開口上部のシリコン種結晶層を除去する種結
    晶除去ステップ、 種結晶除去ステップにて残されたシリコン種結晶層の周
    囲を酸化してシリコン種結晶層とシリコン基板との接続
    を断つ酸化ステップ、 シリコン種結晶層の表面を露出させる種結晶露出ステッ
    プ、 シリコン種結晶層に基づいてシリコン成長層を結晶成長
    させるシリコン成長ステップ、 シリコン成長層に半導体素子を形成する素子形成ステッ
    プを備えたことを特徴とする半導体装置の製造方法。
  2. 【請求項2】シリコン基板の上に酸化絶縁層を形成する
    絶縁層形成ステップ、 酸化絶縁層に種結晶成長用の開口を設ける開口形成ステ
    ップ、 酸化絶縁層をマスクとして、前記開口に炭化シリコン種
    結晶層を形成し、該炭化シリコン種結晶層が前記開口か
    ら突出してラテラル成長により横方向へ延びるまで成長
    させる種結晶成長ステップ、 結晶成長に必要な炭化シリコン種結晶層を残しつつ、前
    記開口内および開口上部の炭化シリコン種結晶層を除去
    する種結晶除去ステップ、 種結晶除去ステップにて残された炭化シリコン種結晶層
    の周囲を酸化して炭化シリコン種結晶層とシリコン基板
    との接続を断つ酸化ステップ、 炭化シリコン種結晶層の表面を露出させる種結晶露出ス
    テップ、 炭化シリコン種結晶層に基づいてシリコン成長層を結晶
    成長させるシリコン成長ステップ、 シリコン成長層に半導体素子を形成する素子形成ステッ
    プを備えたことを特徴とする半導体装置の製造方法。
  3. 【請求項3】請求項1,2記載の開口形成ステップにお
    いて、 開口の口壁を内側に向かって傾斜して形成することを特
    徴とする半導体装置の製造方法。
JP3279830A 1991-10-23 1991-10-25 半導体装置の製造方法 Expired - Fee Related JP3053680B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3279830A JP3053680B2 (ja) 1991-10-25 1991-10-25 半導体装置の製造方法
US07/957,514 US5308445A (en) 1991-10-23 1992-10-05 Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279830A JP3053680B2 (ja) 1991-10-25 1991-10-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH05121322A JPH05121322A (ja) 1993-05-18
JP3053680B2 true JP3053680B2 (ja) 2000-06-19

Family

ID=17616517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279830A Expired - Fee Related JP3053680B2 (ja) 1991-10-23 1991-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3053680B2 (ja)

Also Published As

Publication number Publication date
JPH05121322A (ja) 1993-05-18

Similar Documents

Publication Publication Date Title
JP3058954B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP3112126B2 (ja) 半導体物品の製造方法
US5308445A (en) Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JPH05121317A (ja) Soi構造形成方法
JP2785919B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP2785918B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP2989051B2 (ja) 炭化シリコンバイポーラ半導体装置およびその製造方法
JP3153632B2 (ja) Soi構造の製造方法
JP3053680B2 (ja) 半導体装置の製造方法
JP3053678B2 (ja) 半導体装置の製造方法
US5208167A (en) Method for producing SOI substrate
JP2793460B2 (ja) Soi構造の製造方法
JPH05304202A (ja) 半導体装置の製造方法
JPH05114563A (ja) Soi構造の製造方法
JP3143188B2 (ja) エピタキシャル成長方法
JP3112100B2 (ja) 半導体基材の作製方法
JP3249101B2 (ja) Mos半導体装置
JPH05114562A (ja) Soi構造の製造方法
JPH0546706B2 (ja)
JP3445929B2 (ja) 半導体装置の製造方法
JPH0529310A (ja) 半導体装置の製造方法
JPH0669066B2 (ja) 半導体装置の製造方法
JPH0624231B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees