JPH05114562A - Ｓｏｉ構造の製造方法 - Google Patents
Ｓｏｉ構造の製造方法Info
- Publication number
- JPH05114562A JPH05114562A JP3275741A JP27574191A JPH05114562A JP H05114562 A JPH05114562 A JP H05114562A JP 3275741 A JP3275741 A JP 3275741A JP 27574191 A JP27574191 A JP 27574191A JP H05114562 A JPH05114562 A JP H05114562A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial growth
- opening
- openings
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】半導体基板２の上に絶縁酸化層４を形成した
後、絶縁酸化層４に開口１４を設け、開口１４から縦お
よび横方向にエピタキシャル成長層２２を形成する。次
に、開口１４で半導体基板２と接合するエピタキシャル
成長層２２を選択的に除去する。そして、絶縁物２０を
開口１４に埋め込む。これにより、開口１４が閉塞さ
れ、種結晶成長層２２は半導体基板２から絶縁される。
その後、エピタキシャル成長層２２を横方向に成長させ
該成長層２２を接続する。 【効果】ＥＬＯ法で残存していた開口１４が無くなり、
エピタキシャル成長層２２は、半導体基板２と完全に絶
縁され、しかもしかも大面積となる。したがって、成長
層上にＶＬＳＩ等を形成することができる。
後、絶縁酸化層４に開口１４を設け、開口１４から縦お
よび横方向にエピタキシャル成長層２２を形成する。次
に、開口１４で半導体基板２と接合するエピタキシャル
成長層２２を選択的に除去する。そして、絶縁物２０を
開口１４に埋め込む。これにより、開口１４が閉塞さ
れ、種結晶成長層２２は半導体基板２から絶縁される。
その後、エピタキシャル成長層２２を横方向に成長させ
該成長層２２を接続する。 【効果】ＥＬＯ法で残存していた開口１４が無くなり、
エピタキシャル成長層２２は、半導体基板２と完全に絶
縁され、しかもしかも大面積となる。したがって、成長
層上にＶＬＳＩ等を形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ構造の製造方法
に関し、特に大面積の絶縁層の上に半導体成長層を有す
るＳＯＩ構造の製造方法に係る。
に関し、特に大面積の絶縁層の上に半導体成長層を有す
るＳＯＩ構造の製造方法に係る。
【０００２】
【従来の技術】半導体集積回路において、一般的には、
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
シリコン基板の上にエピタキシャル成長層を形成し、こ
のエピタキシャル成長層に回路を形成している。ところ
で、このような構造においては、シリコン基板とエピタ
キシャル成長層がＰＮ接合を形成し、容量を有すること
となる。このＰＮ接合部の容量は、素子の動作速度を低
下させるものである。したがって、高速動作を要求され
る素子の形成には適さない構造であった。
【０００３】この問題を解決するため、近年、シリコン
基板上に絶縁層を形成し、その上にさらにシリコン単結
晶層を形成すること（ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒＯｎ Ｉｎｓｕｌａｔｏｒ）技術）が望まれてい
る。すなわち、シリコン単結晶層をシリコン基板から絶
縁することにより、シリコン単結晶層に形成した半導体
素子とシリコン基板とのＰＮ接合をなくそうとするもの
である。
基板上に絶縁層を形成し、その上にさらにシリコン単結
晶層を形成すること（ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒＯｎ Ｉｎｓｕｌａｔｏｒ）技術）が望まれてい
る。すなわち、シリコン単結晶層をシリコン基板から絶
縁することにより、シリコン単結晶層に形成した半導体
素子とシリコン基板とのＰＮ接合をなくそうとするもの
である。
【０００４】図５に、ＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌ
ａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法による従来の
ＳＯＩ技術を示す（Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａ
ｌＯｖｅｒｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ ｏｎ
ＳｉＯ2 ：Ｄ．Ｄ．Ｒａｔｈｍａｎｅｔ．ａｌ．：Ｊ
ＯＵＲＮＡＬ ＯＦ ＥＬＥＣＴＯＲＯ−ＣＨＥＭＩＣ
ＡＬ ＳＯＣＩＥＴＹ ＳＯＬＩＤ−ＳＴＡＴＥ ＳＣ
ＩＥＮＣＥ ＡＮＤＴＥＣＨＮＯＬＯＧＹ、１９８２年
１０月号、２３０３頁）。
ａｔｅｒａｌ Ｏｖｅｒｇｒｏｗｔｈ）法による従来の
ＳＯＩ技術を示す（Ｌａｔｅｒａｌ Ｅｐｉｔａｘｉａ
ｌＯｖｅｒｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ ｏｎ
ＳｉＯ2 ：Ｄ．Ｄ．Ｒａｔｈｍａｎｅｔ．ａｌ．：Ｊ
ＯＵＲＮＡＬ ＯＦ ＥＬＥＣＴＯＲＯ−ＣＨＥＭＩＣ
ＡＬ ＳＯＣＩＥＴＹ ＳＯＬＩＤ−ＳＴＡＴＥ ＳＣ
ＩＥＮＣＥ ＡＮＤＴＥＣＨＮＯＬＯＧＹ、１９８２年
１０月号、２３０３頁）。
【０００５】まず、半導体基板２の上面にシリコン酸化
膜４を成長させる。次に、フォトレジストを用いてシリ
コン酸化膜４を選択的にエッチングし、シードウィンド
ウ６を開ける（図５（ａ）参照）。さらに、このシード
ウィンドウ６から縦方向へ、シリコンの選択エピタキシ
ャル成長を行う。これに引き続いて、横方向のエピタキ
シャル成長を行い、シリコン酸化膜４の上にエピタキシ
ャル層８を形成する（図５（ｂ）参照）。このようにす
れば、エピタキシャル層８とシリコン基板２とのＰＮ接
合面がシードウィンドウ６の大きさまで小さくできる。
したがって、ＰＮ接合容量を小さくすることができ、素
子動作の高速化を図ることができる。
膜４を成長させる。次に、フォトレジストを用いてシリ
コン酸化膜４を選択的にエッチングし、シードウィンド
ウ６を開ける（図５（ａ）参照）。さらに、このシード
ウィンドウ６から縦方向へ、シリコンの選択エピタキシ
ャル成長を行う。これに引き続いて、横方向のエピタキ
シャル成長を行い、シリコン酸化膜４の上にエピタキシ
ャル層８を形成する（図５（ｂ）参照）。このようにす
れば、エピタキシャル層８とシリコン基板２とのＰＮ接
合面がシードウィンドウ６の大きさまで小さくできる。
したがって、ＰＮ接合容量を小さくすることができ、素
子動作の高速化を図ることができる。
【０００６】また、ＳＥＮＴＡＸＹ法と呼ばれる方法も
ある（米原隆大他、新しいＳＯＩ−Ｓｅｌｅｃｔｉｖｅ
Ｎｕｃｌｅａｔｉｏｎ Ｅｐｉｔａｘｙ、１９８７年
（秋季）第４８回応用物理学会講演予稿集、１９ｐ−Ｑ
−１５、５８３頁）。これは、シリコン酸化膜等の絶縁
層に結晶成長のシリコン核を人工的に複数形成して、そ
れぞれの核よりエピタキシャル成長を行う方法である。
核として、微小面積のシリコン窒化膜を形成して用いる
方法や、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）
法によって核形成を行う方法等が検討されている。この
方法によれば、エピタキシャル層とシリコン基板とを酸
化膜によって絶縁することができ、上記のような接合容
量の問題を解決することができる。
ある（米原隆大他、新しいＳＯＩ−Ｓｅｌｅｃｔｉｖｅ
Ｎｕｃｌｅａｔｉｏｎ Ｅｐｉｔａｘｙ、１９８７年
（秋季）第４８回応用物理学会講演予稿集、１９ｐ−Ｑ
−１５、５８３頁）。これは、シリコン酸化膜等の絶縁
層に結晶成長のシリコン核を人工的に複数形成して、そ
れぞれの核よりエピタキシャル成長を行う方法である。
核として、微小面積のシリコン窒化膜を形成して用いる
方法や、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）
法によって核形成を行う方法等が検討されている。この
方法によれば、エピタキシャル層とシリコン基板とを酸
化膜によって絶縁することができ、上記のような接合容
量の問題を解決することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＳＯＩ技術には、次のような問題があっ
た。図５に示すＥＬＯ法においては、接合部が小さくな
っているとは言うものの、シードウィンドウ部において
は完全に接合部がなくなっているのではない。したがっ
て、シリコン基板上に大面積のＳＯＩ構造を得ることが
困難となっていると共に、さらなる素子の高速化も阻ま
れていた。
ような従来のＳＯＩ技術には、次のような問題があっ
た。図５に示すＥＬＯ法においては、接合部が小さくな
っているとは言うものの、シードウィンドウ部において
は完全に接合部がなくなっているのではない。したがっ
て、シリコン基板上に大面積のＳＯＩ構造を得ることが
困難となっていると共に、さらなる素子の高速化も阻ま
れていた。
【０００８】一方、ＳＥＮＴＡＸＹ法によれば、エピタ
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
キシャル層とシリコン基板が絶縁されたものを得ること
ができ、上記のような問題はない。しかしながら、ＳＥ
ＮＴＡＸＹ法によれば、複数設けられたそれぞれの核よ
り成長するエピタキシャル層の面方位が異なっていた。
エピタキシャル層の面方位が異なると、酸化レート等の
特性が異なることとなって、所望の特性を有する素子を
均一に形成できないという問題を生じていた。
【０００９】本発明は、上記に鑑み、絶縁層によって基
板と絶縁されていると共に、面方位が一様なシリコン成
長層を有する半導体装置の提供を目的とする。
板と絶縁されていると共に、面方位が一様なシリコン成
長層を有する半導体装置の提供を目的とする。
【００１０】
【課題を解決するための手段】本発明請求項１のＳＯＩ
構造の製造方法は、（１）半導体基板の上に酸化絶縁層
を形成する工程、（２）酸化絶縁層に種結晶成長用の開
口を設ける工程、（３）前記開口で露出された半導体基
板の表面を種結晶として、当該種結晶を縦方向に成長さ
せ、その後横方向に成長させて、開口を起点として酸化
絶縁層上にエピタキシャル成長層を形成する工程、
（４）前記開口で半導体基板と接合するエピタキシャル
成長層を選択的に除去する工程、（５）前記開口に絶縁
物を埋め込んで開口を閉塞し、種結晶成長層と半導体基
板との接続を断つ工程、（６）エピタキシャル成長層を
横方向に成長させてこれらを互いに接続する工程を備え
たことを特徴としている。
構造の製造方法は、（１）半導体基板の上に酸化絶縁層
を形成する工程、（２）酸化絶縁層に種結晶成長用の開
口を設ける工程、（３）前記開口で露出された半導体基
板の表面を種結晶として、当該種結晶を縦方向に成長さ
せ、その後横方向に成長させて、開口を起点として酸化
絶縁層上にエピタキシャル成長層を形成する工程、
（４）前記開口で半導体基板と接合するエピタキシャル
成長層を選択的に除去する工程、（５）前記開口に絶縁
物を埋め込んで開口を閉塞し、種結晶成長層と半導体基
板との接続を断つ工程、（６）エピタキシャル成長層を
横方向に成長させてこれらを互いに接続する工程を備え
たことを特徴としている。
【００１１】請求項２のＳＯＩ構造の製造方法は、請求
項１記載の（１）ないし（６）の工程を複数回繰り返し
行うことを特徴とする。
項１記載の（１）ないし（６）の工程を複数回繰り返し
行うことを特徴とする。
【００１２】
【作用】請求項１の製造方法では、酸化絶縁層の開口か
ら半導体基板の表面を種結晶としてを縦方向および横方
向に成長させて、前記開口を起点として絶縁層上にエピ
タキシャル成長層を形成する。これにより、エピタキシ
ャル成長層は、同じ面方位を有するものとなる。
ら半導体基板の表面を種結晶としてを縦方向および横方
向に成長させて、前記開口を起点として絶縁層上にエピ
タキシャル成長層を形成する。これにより、エピタキシ
ャル成長層は、同じ面方位を有するものとなる。
【００１３】次に、開口で半導体基板と接合するエピタ
キシャル成長層を選択的に除去し、エピタキシャル成長
層を半導体基板から分離した後、絶縁物を開口に埋め込
む。これにより、開口が閉塞され、エピタキシャル成長
層と半導体基板との接続を断つことができる。したがっ
て、分離されたエピタキシャル成長層を横方向に成長さ
せれば、半導体基板とは絶縁され、均一な面方位を有す
るエピタキシャル成長層を得ることができる。
キシャル成長層を選択的に除去し、エピタキシャル成長
層を半導体基板から分離した後、絶縁物を開口に埋め込
む。これにより、開口が閉塞され、エピタキシャル成長
層と半導体基板との接続を断つことができる。したがっ
て、分離されたエピタキシャル成長層を横方向に成長さ
せれば、半導体基板とは絶縁され、均一な面方位を有す
るエピタキシャル成長層を得ることができる。
【００１４】また、従来のＥＬＯ法のプロセスに引き続
いて、前記開口で半導体基板と接合するエピタキシャル
成長層を選択除去して該成長層を分離し、その後絶縁物
を開口に埋め込んでみ開口を閉塞しているから、従来の
ＥＬＯ法で残存していた開口が無くなり、エピタキシャ
ル成長層は半導体基板と完全に絶縁され、かつ大面積と
なる。したがって、大面積のＳＯＩ構造を形成すること
ができる。
いて、前記開口で半導体基板と接合するエピタキシャル
成長層を選択除去して該成長層を分離し、その後絶縁物
を開口に埋め込んでみ開口を閉塞しているから、従来の
ＥＬＯ法で残存していた開口が無くなり、エピタキシャ
ル成長層は半導体基板と完全に絶縁され、かつ大面積と
なる。したがって、大面積のＳＯＩ構造を形成すること
ができる。
【００１５】請求項２の製造方法においては、半導体素
子を形成したエピタキシャル成長層の上に、請求項１の
絶縁層形成工程から素子形成工程に至る各工程を複数回
繰り返して行えば、絶縁層によって完全に分離した成長
層を複数有する３次元のＳＯＩ構造を提供できる。
子を形成したエピタキシャル成長層の上に、請求項１の
絶縁層形成工程から素子形成工程に至る各工程を複数回
繰り返して行えば、絶縁層によって完全に分離した成長
層を複数有する３次元のＳＯＩ構造を提供できる。
【００１６】
【実施例】本発明の一実施例によるＳＯＩ構造の製造方
法を図１に示す。まず、シリコン単結晶基板２を酸素気
流中に置いて高温とし、表面を熱酸化する。これによ
り、図１（ａ）に示すように、シリコン単結晶基板２の
上部表面に酸化絶縁層であるシリコン酸化層（Ｓｉ
Ｏ2 ）４が形成される。このシリコン酸化層４は、例え
ば３０〜３００ｎｍ程度の厚さに薄く形成することが好
ましい。後述するように、積層欠陥を少なくできるから
である。
法を図１に示す。まず、シリコン単結晶基板２を酸素気
流中に置いて高温とし、表面を熱酸化する。これによ
り、図１（ａ）に示すように、シリコン単結晶基板２の
上部表面に酸化絶縁層であるシリコン酸化層（Ｓｉ
Ｏ2 ）４が形成される。このシリコン酸化層４は、例え
ば３０〜３００ｎｍ程度の厚さに薄く形成することが好
ましい。後述するように、積層欠陥を少なくできるから
である。
【００１７】次に、図１（ｂ）に示すように、シリコン
酸化層４の上にフォトレジスト１０を塗布する。そし
て、フォトレジスト１０の上にマスクを置いて紫外線露
光した後、現像して、図１（ｃ）のようにフォトレジス
ト１０の所望の位置に開口部１２を形成する。この状態
において、フォトレジスト１０をマスクとして、シリコ
ン酸化層４のエッチングを行う。しかる後、硫酸と過酸
化水素の混合液により、フォトレジスト層１０を除去す
る。これにより、図１（ｄ）に示すように、シリコン酸
化層４に種結晶成長用の開口１４が形成される。
酸化層４の上にフォトレジスト１０を塗布する。そし
て、フォトレジスト１０の上にマスクを置いて紫外線露
光した後、現像して、図１（ｃ）のようにフォトレジス
ト１０の所望の位置に開口部１２を形成する。この状態
において、フォトレジスト１０をマスクとして、シリコ
ン酸化層４のエッチングを行う。しかる後、硫酸と過酸
化水素の混合液により、フォトレジスト層１０を除去す
る。これにより、図１（ｄ）に示すように、シリコン酸
化層４に種結晶成長用の開口１４が形成される。
【００１８】図１（ｄ）の状態で、例えば気相成長法に
より、開口１４から露出しているシリコン単結晶基板２
をシードとして縦方向へシリコン単結晶のエピタキシャ
ル成長を行う。エピタキシャル成長が開口１４からシリ
コン酸化層４の表面へ少し突出した後、引き続いて横方
向のエピタキシャル成長を行い、図１（ｅ）のようにシ
リコン酸化層４上にエピタキシャル成長層２２を形成す
る。この際のエピタキシャル成長においては、横方向へ
の成長を促進し、縦方向の成長を１μｍ以下と抑えるよ
うに制御する。縦方向の成長する手法としては、例えば
エピタキシャル成長面の上を酸化膜で覆えばよい。
より、開口１４から露出しているシリコン単結晶基板２
をシードとして縦方向へシリコン単結晶のエピタキシャ
ル成長を行う。エピタキシャル成長が開口１４からシリ
コン酸化層４の表面へ少し突出した後、引き続いて横方
向のエピタキシャル成長を行い、図１（ｅ）のようにシ
リコン酸化層４上にエピタキシャル成長層２２を形成す
る。この際のエピタキシャル成長においては、横方向へ
の成長を促進し、縦方向の成長を１μｍ以下と抑えるよ
うに制御する。縦方向の成長する手法としては、例えば
エピタキシャル成長面の上を酸化膜で覆えばよい。
【００１９】このエピタキシャル成長の際に、シリコン
酸化層４との界面において、積層欠陥が生じる恐れがあ
る。したがって、上記のように、シリコン酸化層４を薄
く形成して界面面積を小さくすることにより、積層欠陥
を防ぐことができる。また、エピタキシャル成長は、例
えば９００℃〜１１００℃の範囲内とできるだけ低温で
行う方が好ましい。このように、低温でエピタキシャル
成長を行うことにより、積層欠陥を抑制できるからであ
る。さらに、（１００）面のシリコン単結晶基板に、
（１００）面方向に矩形パターンでシリコン酸化層４を
形成すれば、積層欠陥が抑制できる。また、成長を行う
前に、シリコン酸化層４の開口１４の側壁に、薄いポリ
シリコンや窒化シリコン膜を付け、格子整合性を良くす
れば、さらに積層欠陥を抑えることができる。上記のよ
うにして形成したエピタキシャル成長層２２は、同じ面
方位を有する。
酸化層４との界面において、積層欠陥が生じる恐れがあ
る。したがって、上記のように、シリコン酸化層４を薄
く形成して界面面積を小さくすることにより、積層欠陥
を防ぐことができる。また、エピタキシャル成長は、例
えば９００℃〜１１００℃の範囲内とできるだけ低温で
行う方が好ましい。このように、低温でエピタキシャル
成長を行うことにより、積層欠陥を抑制できるからであ
る。さらに、（１００）面のシリコン単結晶基板に、
（１００）面方向に矩形パターンでシリコン酸化層４を
形成すれば、積層欠陥が抑制できる。また、成長を行う
前に、シリコン酸化層４の開口１４の側壁に、薄いポリ
シリコンや窒化シリコン膜を付け、格子整合性を良くす
れば、さらに積層欠陥を抑えることができる。上記のよ
うにして形成したエピタキシャル成長層２２は、同じ面
方位を有する。
【００２０】次に、図１（ｆ）のようにエピタキシャル
成長層２２の上にフォトレジスト１６を塗布する。そし
て、フォトレジスト１６の上に開口１４よりも少し大き
め（アライメントマージン分大きめ）のマスクを置いて
紫外線露光した後、現像して、図１（ｇ）のように開口
１４に対応する位置に開口部１８を設けたレジストパタ
ーンを形成する。この状態において、フォトレジスト１
６をマスクとしてエッチングを行い、図１（ｈ）のよう
に開口１４および開口１４直上部のエピタキシャル成長
層２２を選択的に除去する。除去の深さは、シリコン酸
化層４の上にエピタキシャル成長層２２がシリコン単結
晶基板２から確実に分離される深さにする。例えば、開
口１４からシリコン単結晶基板２を露出させるまで行
う。これにより、エピタキシャル成長層２２は島状に分
離される。
成長層２２の上にフォトレジスト１６を塗布する。そし
て、フォトレジスト１６の上に開口１４よりも少し大き
め（アライメントマージン分大きめ）のマスクを置いて
紫外線露光した後、現像して、図１（ｇ）のように開口
１４に対応する位置に開口部１８を設けたレジストパタ
ーンを形成する。この状態において、フォトレジスト１
６をマスクとしてエッチングを行い、図１（ｈ）のよう
に開口１４および開口１４直上部のエピタキシャル成長
層２２を選択的に除去する。除去の深さは、シリコン酸
化層４の上にエピタキシャル成長層２２がシリコン単結
晶基板２から確実に分離される深さにする。例えば、開
口１４からシリコン単結晶基板２を露出させるまで行
う。これにより、エピタキシャル成長層２２は島状に分
離される。
【００２１】硫酸と過酸化水素水の混合液によりフォト
レジスト層１６を除去した後、ＴＥＯＳ＝８０ｓｃｃ
ｍ、Ｔｅｍｐ＝７００℃の減圧ＣＶＤ（ＬＰＣＶＤ）法
を用いて、図１（ｉ）の如く、開口１４に例えばＳｉＯ
2 等の絶縁物２０を完全に埋め込む。絶縁物の埋め込み
を確実にするため、絶縁物の膜２０をエピタキシャル成
長層２２上に薄く形成されるまで減圧ＣＶＤ法を続け
る。これにより、開口１４の両側にあるシリコン酸化層
４が絶縁膜２０を介して接続し、開口１４が閉塞され
る。
レジスト層１６を除去した後、ＴＥＯＳ＝８０ｓｃｃ
ｍ、Ｔｅｍｐ＝７００℃の減圧ＣＶＤ（ＬＰＣＶＤ）法
を用いて、図１（ｉ）の如く、開口１４に例えばＳｉＯ
2 等の絶縁物２０を完全に埋め込む。絶縁物の埋め込み
を確実にするため、絶縁物の膜２０をエピタキシャル成
長層２２上に薄く形成されるまで減圧ＣＶＤ法を続け
る。これにより、開口１４の両側にあるシリコン酸化層
４が絶縁膜２０を介して接続し、開口１４が閉塞され
る。
【００２２】そして、図１（ｊ）のように弱いフッ化水
素（Ｂｕｆｆｅｒｅｄ ＨＦ）等によるエッチングを行
い、絶縁膜２０をシリコン酸化層４とほぼ同じ厚さまで
除去しフィールド酸化層２４とする。次に、図１（ｈ）
の工程にて分離されたエピタキシャル成長層２２を種結
晶として、エピタキシャル成長を行う。この際のエピタ
キシャル成長においては、横方向への成長が大きくなる
ように制御を行う。この制御の仕方は、例えばエピタキ
シャル成長層２２の上面部分に、例えばＳｉＯ2 膜を形
成して、エピタキシャル成長させればよい。成長を続け
ると、当該分離されたエピタキシャル成長層２２を起点
として種結晶層が成長し互いに接続する。このようにし
て得られるのが、図１（ｋ）の構造である。
素（Ｂｕｆｆｅｒｅｄ ＨＦ）等によるエッチングを行
い、絶縁膜２０をシリコン酸化層４とほぼ同じ厚さまで
除去しフィールド酸化層２４とする。次に、図１（ｈ）
の工程にて分離されたエピタキシャル成長層２２を種結
晶として、エピタキシャル成長を行う。この際のエピタ
キシャル成長においては、横方向への成長が大きくなる
ように制御を行う。この制御の仕方は、例えばエピタキ
シャル成長層２２の上面部分に、例えばＳｉＯ2 膜を形
成して、エピタキシャル成長させればよい。成長を続け
ると、当該分離されたエピタキシャル成長層２２を起点
として種結晶層が成長し互いに接続する。このようにし
て得られるのが、図１（ｋ）の構造である。
【００２３】このように、本実施例では、図５に示した
ＥＬＯ法のように、種結晶をエピタキシャル成長させる
ために、絶縁層４中に種結晶成長用の開口１４を設け、
この開口１４を起点としてエピタキシャル成長を行いＳ
ＯＩ構造を形成した時点でプロセスを終了するのではな
く、これに引き続いて、前記開口１４からエピタキシャ
ル成長層２２を除去して該成長層２２を基板２から完全
に分離し、その後絶縁物２０を開口１４に埋め込み開口
１４を閉塞してエピタキシャル成長層２２のシリコン単
結晶基板２との接続を断ち、分離されたエピタキシャル
成長層２２を横方向に成長させて、開口１４部分で離れ
ていたエピタキシャル成長層２２を互いに接続している
から、図５で残存していた開口１４が無くなる。また、
つながったエピタキシャル成長層２２の面方位は、一様
である。さらに、エピタキシャル成長層２２は、フィー
ルド酸化層２４によって、シリコン単結晶基板２と完全
に絶縁される。したがって、大きなエピタキシャル成長
層２２を得ることができ、大規模集積回路（ＶＬＳＩ）
等を形成することができる。
ＥＬＯ法のように、種結晶をエピタキシャル成長させる
ために、絶縁層４中に種結晶成長用の開口１４を設け、
この開口１４を起点としてエピタキシャル成長を行いＳ
ＯＩ構造を形成した時点でプロセスを終了するのではな
く、これに引き続いて、前記開口１４からエピタキシャ
ル成長層２２を除去して該成長層２２を基板２から完全
に分離し、その後絶縁物２０を開口１４に埋め込み開口
１４を閉塞してエピタキシャル成長層２２のシリコン単
結晶基板２との接続を断ち、分離されたエピタキシャル
成長層２２を横方向に成長させて、開口１４部分で離れ
ていたエピタキシャル成長層２２を互いに接続している
から、図５で残存していた開口１４が無くなる。また、
つながったエピタキシャル成長層２２の面方位は、一様
である。さらに、エピタキシャル成長層２２は、フィー
ルド酸化層２４によって、シリコン単結晶基板２と完全
に絶縁される。したがって、大きなエピタキシャル成長
層２２を得ることができ、大規模集積回路（ＶＬＳＩ）
等を形成することができる。
【００２４】また、エピタキシャル成長層２２は、シリ
コン単結晶基板２との間でＰＮ接合による静電容量を生
じることがないので、エピタキシャル成長層２２に素子
（トランジスタ、ＦＥＴ等）を形成すれば、静電容量に
よる低速化を招かず、高速素子を得ることができる。さ
らに、ＰＮ接合による静電容量がないので、高周波特性
が良く、ラッチアップ特性を向上させることができる。
コン単結晶基板２との間でＰＮ接合による静電容量を生
じることがないので、エピタキシャル成長層２２に素子
（トランジスタ、ＦＥＴ等）を形成すれば、静電容量に
よる低速化を招かず、高速素子を得ることができる。さ
らに、ＰＮ接合による静電容量がないので、高周波特性
が良く、ラッチアップ特性を向上させることができる。
【００２５】また、エピタキシャル成長層２２の面方位
は一様であるため、エピタキシャル成長層２２に素子を
形成する際に、素子の特性の制御が容易である。なお、
本発明は、上記実施例に限定されるものではなく、本発
明の範囲内で多くの変更または修正を加え得ることは勿
論である。上記実施例における開口１４の形状は、必要
とするエピタキシャル成長層２２に応じて、適宜選択す
ればよい。例えば、図２に示すように円孔としてもよ
く、図３に示すように格子状のものとしてもよい。但
し、シリコン酸化層４のパターニング方向を（１００）
とすれば、欠陥の発生を抑制することができるので、こ
の点を考慮すればなお良い。
は一様であるため、エピタキシャル成長層２２に素子を
形成する際に、素子の特性の制御が容易である。なお、
本発明は、上記実施例に限定されるものではなく、本発
明の範囲内で多くの変更または修正を加え得ることは勿
論である。上記実施例における開口１４の形状は、必要
とするエピタキシャル成長層２２に応じて、適宜選択す
ればよい。例えば、図２に示すように円孔としてもよ
く、図３に示すように格子状のものとしてもよい。但
し、シリコン酸化層４のパターニング方向を（１００）
とすれば、欠陥の発生を抑制することができるので、こ
の点を考慮すればなお良い。
【００２６】さらに、図１（ｋ）のエピタキシャル成長
層２２に素子を形成した後、その上にさらに、図１
（ａ）〜（ｋ）の各工程を繰り返し行えば、３次元集積
回路用のＳＯＩ構造を形成することができる。例えば、
図１（ａ）〜（ｋ）の各工程を２回繰り返した集積回路
を図４に示す。シリコン単結晶基板２の上に第一フィー
ルド酸化層２４ａを介して第一エピタキシャル成長層２
２ａが形成され、第一エピタキシャル成長層２２ａの上
に第二フィールド酸化層２４ｂを介して第二エピタキシ
ャル成長層２２ｂが設けられる。したがって、第一エピ
タキシャル成長層２２ａおよび第二エピタキシャル成長
層２２ｂにそれぞれ回路素子２５ａおよび２５ｂを形成
することができ、集積度の高い集積回路を得ることがで
きる。なお、第一エピタキシャル成長層２２ａに形成さ
れた回路素子２５ａから外部に電極を取り出す場合に
は、トレンチを設けてポリシリコン２６等によって電極
２８と接続すればよい。また、図１（ａ）〜（ｋ）の各
工程を３回以上繰り返して３層以上のエピタキシャル成
長層を有する構造を形成してもよいことは勿論である。
層２２に素子を形成した後、その上にさらに、図１
（ａ）〜（ｋ）の各工程を繰り返し行えば、３次元集積
回路用のＳＯＩ構造を形成することができる。例えば、
図１（ａ）〜（ｋ）の各工程を２回繰り返した集積回路
を図４に示す。シリコン単結晶基板２の上に第一フィー
ルド酸化層２４ａを介して第一エピタキシャル成長層２
２ａが形成され、第一エピタキシャル成長層２２ａの上
に第二フィールド酸化層２４ｂを介して第二エピタキシ
ャル成長層２２ｂが設けられる。したがって、第一エピ
タキシャル成長層２２ａおよび第二エピタキシャル成長
層２２ｂにそれぞれ回路素子２５ａおよび２５ｂを形成
することができ、集積度の高い集積回路を得ることがで
きる。なお、第一エピタキシャル成長層２２ａに形成さ
れた回路素子２５ａから外部に電極を取り出す場合に
は、トレンチを設けてポリシリコン２６等によって電極
２８と接続すればよい。また、図１（ａ）〜（ｋ）の各
工程を３回以上繰り返して３層以上のエピタキシャル成
長層を有する構造を形成してもよいことは勿論である。
【００２７】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１の製造方法においては、酸化絶縁層の開口から種
結晶を縦方向および横方向に成長を行って、同じ面方位
を有するエピタキシャル成長層を得ている。さらに、開
口部のエピタキシャル成長層を選択的に除去し、エピタ
キシャル成長層を半導体基板から分離した後、絶縁物を
開口に埋め込んで開口を閉塞して種結晶成長層と半導体
基板との接続を断ち、エピタキシャル成長層を横方向に
成長させるようにしている。したがって、半導体基板と
は絶縁され、均一な面方位を有する種結晶成長層を得る
ことができる。すなわち、半導体基板とＰＮ接合を持た
ない種結晶成長層を形成することができ、高速な素子を
有する半導体装置を得ることができる。また、面方位が
一様であるため、素子形成時における制御が容易であ
る。
求項１の製造方法においては、酸化絶縁層の開口から種
結晶を縦方向および横方向に成長を行って、同じ面方位
を有するエピタキシャル成長層を得ている。さらに、開
口部のエピタキシャル成長層を選択的に除去し、エピタ
キシャル成長層を半導体基板から分離した後、絶縁物を
開口に埋め込んで開口を閉塞して種結晶成長層と半導体
基板との接続を断ち、エピタキシャル成長層を横方向に
成長させるようにしている。したがって、半導体基板と
は絶縁され、均一な面方位を有する種結晶成長層を得る
ことができる。すなわち、半導体基板とＰＮ接合を持た
ない種結晶成長層を形成することができ、高速な素子を
有する半導体装置を得ることができる。また、面方位が
一様であるため、素子形成時における制御が容易であ
る。
【００２８】また、従来のＥＬＯ法のプロセスに引き続
いて、前記開口のエピタキシャル成長層を選択除去して
該成長層を半導体基板から分離し、その後絶縁物を開口
に埋め込んで開口を閉塞しているから、従来のＥＬＯ法
で残存していた開口が無くなり、つながったエピタキシ
ャル成長層は、半導体基板と完全に絶縁され、しかも大
面積となり、成長層上に大規模集積回路（ＶＬＳＩ）等
を形成することができる。
いて、前記開口のエピタキシャル成長層を選択除去して
該成長層を半導体基板から分離し、その後絶縁物を開口
に埋め込んで開口を閉塞しているから、従来のＥＬＯ法
で残存していた開口が無くなり、つながったエピタキシ
ャル成長層は、半導体基板と完全に絶縁され、しかも大
面積となり、成長層上に大規模集積回路（ＶＬＳＩ）等
を形成することができる。
【００２９】請求項２の製造方法においては、半導体素
子を形成したエピタキシャル成長層の上に、請求項１の
絶縁層形成工程から素子形成工程に至る各工程を複数回
繰り返して行えば、絶縁層によって完全に分離した成長
層を複数有する３次元のＳＯＩ構造を提供できる。
子を形成したエピタキシャル成長層の上に、請求項１の
絶縁層形成工程から素子形成工程に至る各工程を複数回
繰り返して行えば、絶縁層によって完全に分離した成長
層を複数有する３次元のＳＯＩ構造を提供できる。
【図１】本発明の一実施例による半導体装置の製造方法
を示す図である。
を示す図である。
【図２】酸化絶縁層に設ける開口の一例を示す図であ
る。
る。
【図３】酸化絶縁層に設ける開口の他の例を示す図であ
る。
る。
【図４】本発明の製造方法により形成した３次元構造の
集積回路を示す図である。
集積回路を示す図である。
【図５】従来のＥＬＯ法によるＳＯＩ技術を示す図であ
る。
る。
２ シリコン単結晶基板 ４ シリコン酸化層 １４ 開口 ２０ 絶縁物 ２２ エピタキシャル成長層 ２４ フィールド酸化層
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 29/784
Claims (2)
- 【請求項１】（１）半導体基板の上に酸化絶縁層を形成
する工程、 （２）酸化絶縁層に種結晶成長用の開口を設ける工程、 （３）前記開口で露出された半導体基板の表面を種結晶
として、当該種結晶を縦方向に成長させ、その後横方向
に成長させて、開口を起点として酸化絶縁層上にエピタ
キシャル成長層を形成する工程、 （４）前記開口で半導体基板と接合するエピタキシャル
成長層を選択的に除去する工程、 （５）前記開口に絶縁物を埋め込んで開口を閉塞し、種
結晶成長層と半導体基板との接続を断つ工程、 （６）エピタキシャル成長層を横方向に成長させてこれ
らを互いに接続する工程を備えたことを特徴とするＳＯ
Ｉ構造の製造方法。 - 【請求項２】請求項１記載の（１）ないし（６）の工程
を複数回繰り返し行うことを特徴とするＳＯＩ構造の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275741A JPH05114562A (ja) | 1991-10-23 | 1991-10-23 | Ｓｏｉ構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275741A JPH05114562A (ja) | 1991-10-23 | 1991-10-23 | Ｓｏｉ構造の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114562A true JPH05114562A (ja) | 1993-05-07 |
Family
ID=17559748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275741A Pending JPH05114562A (ja) | 1991-10-23 | 1991-10-23 | Ｓｏｉ構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114562A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011168473A (ja) * | 2010-01-21 | 2011-09-01 | Hitachi Ltd | グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置 |
-
1991
- 1991-10-23 JP JP3275741A patent/JPH05114562A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011168473A (ja) * | 2010-01-21 | 2011-09-01 | Hitachi Ltd | グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| US5308445A (en) | Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate | |
| US5417180A (en) | Method for forming SOI structure | |
| JPS62293761A (ja) | 半導体装置の製造方法 | |
| JP2785918B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JP3153632B2 (ja) | Ｓｏｉ構造の製造方法 | |
| KR100428526B1 (ko) | 절연체상실리콘기술을위한분리산화물을형성하는방법 | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| JPH05114563A (ja) | Ｓｏｉ構造の製造方法 | |
| JPH05114562A (ja) | Ｓｏｉ構造の製造方法 | |
| JPS59232440A (ja) | 半導体装置の製造方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| JP2793460B2 (ja) | Ｓｏｉ構造の製造方法 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JP3143188B2 (ja) | エピタキシャル成長方法 | |
| JP3053680B2 (ja) | 半導体装置の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH04245662A (ja) | 半導体装置の製造方法 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JPH0750687B2 (ja) | 気相成長方法 |