JPS59232440A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59232440A JPS59232440A JP58107101A JP10710183A JPS59232440A JP S59232440 A JPS59232440 A JP S59232440A JP 58107101 A JP58107101 A JP 58107101A JP 10710183 A JP10710183 A JP 10710183A JP S59232440 A JPS59232440 A JP S59232440A
- Authority
- JP
- Japan
- Prior art keywords
- type
- apertures
- substrate
- film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、素子分離技術を改良した半導体装置の製造方
法に関する。
法に関する。
従来、半導体装置例えば相補型(C)MOS型トランジ
スタの素子分離技術として、第1図(a)〜(d)に示
すトレンチアイソレーション法( IBll.482P
237)が知られている。これは、まず例えはSN基板
1上に第1 ノS 1 02 II支2、S j, N
。
スタの素子分離技術として、第1図(a)〜(d)に示
すトレンチアイソレーション法( IBll.482P
237)が知られている。これは、まず例えはSN基板
1上に第1 ノS 1 02 II支2、S j, N
。
膜3、第2の8102膜4を順次形成した後、これらを
パターニングする(第1図(a)図示)。つづいて、残
存する第2の”lOt膜4をマスクとして基板1を、反
応性イオンエツチング( R I I”:)法により画
伯方向に深くエツチング除去し開1]部5を形成する,
5更に、第2の810,脱4を除去した後、熱酸化処理
を施して開口部5のf111壁及び底面に第1の熱酸化
膜6を形成する(肌1図(b)図示)。しかる後、開口
部5内にCVD−slo,又は多結晶シリコン等の充J
ハ物7を1−ψめ、エッチバックして充填物7の表面を
平坦化する(第1図(c)図示)。ひきつづき、熱酸化
想到jを施して充尉物7上に第2の熱酸化膜8を形成し
た後、前Re S i3 N4111″・き3を除去[
7、第1+7)熱1’]V化膜6、ヲd力戸物7で仕切
ら第1た基板1表面にソース、ドレイン領域(図示せず
)等を形成してCへ1oszトランジスタを形成する(
第1図(d)図示)。
パターニングする(第1図(a)図示)。つづいて、残
存する第2の”lOt膜4をマスクとして基板1を、反
応性イオンエツチング( R I I”:)法により画
伯方向に深くエツチング除去し開1]部5を形成する,
5更に、第2の810,脱4を除去した後、熱酸化処理
を施して開口部5のf111壁及び底面に第1の熱酸化
膜6を形成する(肌1図(b)図示)。しかる後、開口
部5内にCVD−slo,又は多結晶シリコン等の充J
ハ物7を1−ψめ、エッチバックして充填物7の表面を
平坦化する(第1図(c)図示)。ひきつづき、熱酸化
想到jを施して充尉物7上に第2の熱酸化膜8を形成し
た後、前Re S i3 N4111″・き3を除去[
7、第1+7)熱1’]V化膜6、ヲd力戸物7で仕切
ら第1た基板1表面にソース、ドレイン領域(図示せず
)等を形成してCへ1oszトランジスタを形成する(
第1図(d)図示)。
前述したトレンチアイソレーション法によれば、ラッチ
アップを防止でき、素子を比較的近接して形成できると
いう長所を有するものの、以下の欠点を有する。
アップを防止でき、素子を比較的近接して形成できると
いう長所を有するものの、以下の欠点を有する。
(j)開t] 1fli sの深さが通常横幅の4〜5
倍となるため、充」貨物7を開口部5内に埋める際、充
填物7内に空?llu 81Xが生じ・やすく、素子の
信頼性が低下する。
倍となるため、充」貨物7を開口部5内に埋める際、充
填物7内に空?llu 81Xが生じ・やすく、素子の
信頼性が低下する。
■ 充」貨物7の表面をエッチバック法により平坦化す
る際、その終点の判定がr:JA L、 < 、エッチ
バックしすきて平坦にならない恐れがある。
る際、その終点の判定がr:JA L、 < 、エッチ
バックしすきて平坦にならない恐れがある。
C3) 狭い領域の開口部5を埋め、平坦化するには
都合がよいが、広い領域の開口部を埋めることができな
いため、ひとつのチップ上に狭い細枝と広い領域の開口
1部がili: rr化した現今、充填物7を平坦化で
きない。
都合がよいが、広い領域の開口部を埋めることができな
いため、ひとつのチップ上に狭い細枝と広い領域の開口
1部がili: rr化した現今、充填物7を平坦化で
きない。
■ 素子の微細化が更に進んだ唱合、充填物7の微細化
に限界があるため、杵Dlli:に近接した素子間を分
離できない。
に限界があるため、杵Dlli:に近接した素子間を分
離できない。
また、従来、別の紫子分煕;技ヤ11どしては、第2図
(a)〜(d)に示す選択エピタキシャル成良法(IE
DM8 、?P 242 )が知られている。これは、
まず、例えば81基板11上にs +o2ry、i 7
2を形成しパターニングしく第2し1(a)ド1示)、
史に、全面にLPCvD法によりS j 3 N4ある
いは多結晶シリコンからなる被1換13を形成する(
#!: 271(b)図示)。つづいてRIEにより被
1101sをエツチング除去し、前記8102 腔”の
(llli Q>にのみ被膜13を残存させる(第2図
(c)1ン1示)。次いで、選択エピタキシャル法によ
りトλ出するSi基板11上に単結晶シリコン層14を
形成し、所定の工程を経てCMO8型O8ンジスタなρ
+J ;ij7する(第2図(d)図示)。しかしなが
ら、選択エピタキシャル成長法によれは、エビタギシャ
ル成長時のマスクとして月1いるS I 0211!:
′!12が、そのまま素子分^It: ′FiX4域と
して残るため、5i02膜12のパターニング可能な範
曲内でしか素子分離をできず、素子を高集積化できない
。
(a)〜(d)に示す選択エピタキシャル成良法(IE
DM8 、?P 242 )が知られている。これは、
まず、例えば81基板11上にs +o2ry、i 7
2を形成しパターニングしく第2し1(a)ド1示)、
史に、全面にLPCvD法によりS j 3 N4ある
いは多結晶シリコンからなる被1換13を形成する(
#!: 271(b)図示)。つづいてRIEにより被
1101sをエツチング除去し、前記8102 腔”の
(llli Q>にのみ被膜13を残存させる(第2図
(c)1ン1示)。次いで、選択エピタキシャル法によ
りトλ出するSi基板11上に単結晶シリコン層14を
形成し、所定の工程を経てCMO8型O8ンジスタなρ
+J ;ij7する(第2図(d)図示)。しかしなが
ら、選択エピタキシャル成長法によれは、エビタギシャ
ル成長時のマスクとして月1いるS I 0211!:
′!12が、そのまま素子分^It: ′FiX4域と
して残るため、5i02膜12のパターニング可能な範
曲内でしか素子分離をできず、素子を高集積化できない
。
更に、従来、素子分離技術としてウェル形成法が知られ
ている。しかしながら、ウェル形成法によれば、ウェル
形成用に注入した不純物を熱拡散によって基板のと1;
さ方向に拡げる1際、同時に+1ケ方向にも拡散される
ため、素子の微細化か困峙である。ナだ、素子の径″〈
細化を達成すると、ラッチアップが生じる、 〔発明の目的〕 不発ツ1は上記事情にI’、、みてなされたもので、素
子の高集積化を図るとともに、素子が緻?rIt化して
もラッチアップを阻止できる等神々の効果を有した半カ
体装厘の製造方法を提供することを目的とするものであ
る。
ている。しかしながら、ウェル形成法によれば、ウェル
形成用に注入した不純物を熱拡散によって基板のと1;
さ方向に拡げる1際、同時に+1ケ方向にも拡散される
ため、素子の微細化か困峙である。ナだ、素子の径″〈
細化を達成すると、ラッチアップが生じる、 〔発明の目的〕 不発ツ1は上記事情にI’、、みてなされたもので、素
子の高集積化を図るとともに、素子が緻?rIt化して
もラッチアップを阻止できる等神々の効果を有した半カ
体装厘の製造方法を提供することを目的とするものであ
る。
本発明は、半導体基板を垂直方向に選択的にエツチング
除去して複数の開口部を形成した後、これら開口部の側
壁に絶縁膜を形成し、更に開口部から露出する基板上に
選択エピタキシャル成長法により単結晶半導体層を形成
することによって、素子の高集積化を達成でき、素子が
r(純化してもラッチアップを阻止できる等棹々の効果
を有するものである。
除去して複数の開口部を形成した後、これら開口部の側
壁に絶縁膜を形成し、更に開口部から露出する基板上に
選択エピタキシャル成長法により単結晶半導体層を形成
することによって、素子の高集積化を達成でき、素子が
r(純化してもラッチアップを阻止できる等棹々の効果
を有するものである。
以下、本発明をCMO8型トランジスクの製造に適用し
た例について、第3図(a)〜(e)を参照して説明す
る。
た例について、第3図(a)〜(e)を参照して説明す
る。
〔1〕 まず、面方位(100)のN ’IJのSt
基オJ’j21上に1000℃、0.雰凹気で熱酸化処
鯉な施して厚さ300Aの第1のSIo、11り22を
形成した。つづいて、この”” 021tiA z 2
上に厚さ600Aの5t3N411%23、厚さ1.7
μmの第2の8102膜24を順次形成した(第3図(
a)図示)。次いで、このS 10. l)324上に
、NMO8型トランジスタ形成予定部に対応した部分が
開口したレジストパターン(図示せず)を形成した。更
に、このレジスト・臂ターンをマスクとして前記第2の
5in2膜24、SI3N4膜23及び第1のS >
0211!′422をI!ffi次選択的にエツチング
除去し、第2の5t02膜ノ9ターン25.8i3N4
膜ノぐターン26及び第1のs+o2i公パターン27
を形成した(第3図(b)図示)8しかる後、第2の8
i02膜パターン25をマスクとして基板2ノを、CA
2/ H2雰囲気でRIE法により深さ6μmまでエツ
チング除去し、開口部28・・・を形成した。この後、
前記第2のStO,膜/?ターン25をNH4Fで除去
した。ひきつづき、950℃、40分間、水銘燃焼酸化
を行ない、前記開口部28・・・の仰1璧及び1氏面に
厚さ2000Aの熱酸化膜29を形成した後、フレオン
系ガス雰囲気でRIFi法により開口部28・・・の底
の熱酸化1(2yを除去した(印、3図(c)図示)。
基オJ’j21上に1000℃、0.雰凹気で熱酸化処
鯉な施して厚さ300Aの第1のSIo、11り22を
形成した。つづいて、この”” 021tiA z 2
上に厚さ600Aの5t3N411%23、厚さ1.7
μmの第2の8102膜24を順次形成した(第3図(
a)図示)。次いで、このS 10. l)324上に
、NMO8型トランジスタ形成予定部に対応した部分が
開口したレジストパターン(図示せず)を形成した。更
に、このレジスト・臂ターンをマスクとして前記第2の
5in2膜24、SI3N4膜23及び第1のS >
0211!′422をI!ffi次選択的にエツチング
除去し、第2の5t02膜ノ9ターン25.8i3N4
膜ノぐターン26及び第1のs+o2i公パターン27
を形成した(第3図(b)図示)8しかる後、第2の8
i02膜パターン25をマスクとして基板2ノを、CA
2/ H2雰囲気でRIE法により深さ6μmまでエツ
チング除去し、開口部28・・・を形成した。この後、
前記第2のStO,膜/?ターン25をNH4Fで除去
した。ひきつづき、950℃、40分間、水銘燃焼酸化
を行ない、前記開口部28・・・の仰1璧及び1氏面に
厚さ2000Aの熱酸化膜29を形成した後、フレオン
系ガス雰囲気でRIFi法により開口部28・・・の底
の熱酸化1(2yを除去した(印、3図(c)図示)。
(li・〕 次に、oII記8i、N4願ノやターン2
6を熱リン酸を用いて剥離した。つづいて、全面に多結
晶シリコン層30を形成したtLRIE法によりこの多
結晶シリコン而30をエツチング除去し、前記開口部2
8・・・の倶]枠;にのみ多結晶シリコン層30を残存
させた( M’−3&1(d)図示)。
6を熱リン酸を用いて剥離した。つづいて、全面に多結
晶シリコン層30を形成したtLRIE法によりこの多
結晶シリコン而30をエツチング除去し、前記開口部2
8・・・の倶]枠;にのみ多結晶シリコン層30を残存
させた( M’−3&1(d)図示)。
次いで、不純物として例えばホウ紫を含んだS iH2
CA2−N2−IIC7混合ガスで、Stのエピタキシ
ャル成長を行左い、開口部28・・・から露出するSi
基板21上にp 話:jの単結晶シリコン層31を形成
した。なお、混合ガスはSiH,、Cβ20.36%、
H(J]1,5%の条件で行なうと(1,00)面に選
択的エビ成長が紀こったが、他の方位ではStが’f’
I Mし々い。また、第1のl!1110.膜パターン
27上にはSiが堆積しなかった。更に、N1(、Fを
用いて前記第1slo2膜パターン27を剥離した。以
下、常法により、N型Si基板21上にゲート絶縁@3
2、ゲート電極33を、同基板21表面にP型のソース
、ドレイン領域s4.ssを形成してPチャネルトラン
ジスタを形成シ、更KP型の単結晶シリコン層31上に
ゲート絶縁膜32、ゲート11酬33を、同単結晶シリ
コン層31表面にN型のソース、ドレイン領域361
、362 4371 1372を形成してNチャネル
型トランジスタを形成し、しかるマで全面に層間絶i、
d:IpI3 s sを形成し、図示しないが前記ソー
ス領域34・z361+362、ドレイン領域35..
97.,372に夫々接紛する引出し配線を形成してC
MO8型O8ンジスタを製造した(第3図(e、)図示
)。
CA2−N2−IIC7混合ガスで、Stのエピタキシ
ャル成長を行左い、開口部28・・・から露出するSi
基板21上にp 話:jの単結晶シリコン層31を形成
した。なお、混合ガスはSiH,、Cβ20.36%、
H(J]1,5%の条件で行なうと(1,00)面に選
択的エビ成長が紀こったが、他の方位ではStが’f’
I Mし々い。また、第1のl!1110.膜パターン
27上にはSiが堆積しなかった。更に、N1(、Fを
用いて前記第1slo2膜パターン27を剥離した。以
下、常法により、N型Si基板21上にゲート絶縁@3
2、ゲート電極33を、同基板21表面にP型のソース
、ドレイン領域s4.ssを形成してPチャネルトラン
ジスタを形成シ、更KP型の単結晶シリコン層31上に
ゲート絶縁膜32、ゲート11酬33を、同単結晶シリ
コン層31表面にN型のソース、ドレイン領域361
、362 4371 1372を形成してNチャネル
型トランジスタを形成し、しかるマで全面に層間絶i、
d:IpI3 s sを形成し、図示しないが前記ソー
ス領域34・z361+362、ドレイン領域35..
97.,372に夫々接紛する引出し配線を形成してC
MO8型O8ンジスタを製造した(第3図(e、)図示
)。
しかして、本発明によれば、以下に示す効果を有する。
■ 本発明は、第31¥I(o)に示す如く、N型のS
l基板2ノの開口部28の側壁に1摸埋2000Hの熱
や化1!429を介して多結晶シリコン層3゜を形成し
た後、醪択エピタキシャル法により開口部28からy7
i出するノ、(板2)上に単結晶シリコン1會30を形
成し、熱酸化膜29で区切られた〃、板2ノ、単結晶シ
リコン層31の表面に夫々PMO8μ(トランジスタ、
NM08qトランジスタを形成する。したがって、PM
O8型O8ンジスタのP型のソース領域34(又はドレ
イン領域35)とNMO8[シトランジス十 りのN型のドレイン領域37、(又はソース領域362
)との距離を、j’、’!’I酸化膜29と多結晶シ
リコン層30の夫々のll+Rl iの和まで小さくす
ることができ、CMO8!」、′Iトランジスタの高集
積化が可能となる。これは、従来、つ十 エル形成法でN型領域とP型領域との1(II:’、
N51が数μm必要であるため、従来の10分の1以下
まで小さくできることを意味する。
l基板2ノの開口部28の側壁に1摸埋2000Hの熱
や化1!429を介して多結晶シリコン層3゜を形成し
た後、醪択エピタキシャル法により開口部28からy7
i出するノ、(板2)上に単結晶シリコン1會30を形
成し、熱酸化膜29で区切られた〃、板2ノ、単結晶シ
リコン層31の表面に夫々PMO8μ(トランジスタ、
NM08qトランジスタを形成する。したがって、PM
O8型O8ンジスタのP型のソース領域34(又はドレ
イン領域35)とNMO8[シトランジス十 りのN型のドレイン領域37、(又はソース領域362
)との距離を、j’、’!’I酸化膜29と多結晶シ
リコン層30の夫々のll+Rl iの和まで小さくす
ることができ、CMO8!」、′Iトランジスタの高集
積化が可能となる。これは、従来、つ十 エル形成法でN型領域とP型領域との1(II:’、
N51が数μm必要であるため、従来の10分の1以下
まで小さくできることを意味する。
■ PMO8型O8ンジスタ、NMO8x11トランジ
スタ間は絶縁物である熱酸化pj゛+ 2!?によって
区切られているため、電荷がこの酪酸化膜29間を通過
することなく、累子の’O’;k 41化によりラッチ
アップが生ずることはない。
スタ間は絶縁物である熱酸化pj゛+ 2!?によって
区切られているため、電荷がこの酪酸化膜29間を通過
することなく、累子の’O’;k 41化によりラッチ
アップが生ずることはない。
■ 選択エピタキシャル法によれば、素子間のじ巨肉j
をs t a2II分の)ぞターニング凸f能な印u囲
までしか短縮できない(約2μ7rL)のに対し、本発
明では約0.2μmまで短靴できる。
をs t a2II分の)ぞターニング凸f能な印u囲
までしか短縮できない(約2μ7rL)のに対し、本発
明では約0.2μmまで短靴できる。
(め 従来の辛択エピタキシャル法ではCMO8型O8
ンジスタを形成するためにP型、N型の2回のエピタキ
シャル成長を行なう必要があるが、本発明によれば1回
の選択エピタキシャル成長でCMO3型O3ンジスタを
形成できる。
ンジスタを形成するためにP型、N型の2回のエピタキ
シャル成長を行なう必要があるが、本発明によれば1回
の選択エピタキシャル成長でCMO3型O3ンジスタを
形成できる。
■ 開口部28の(i!ii壁に熱酸化膜29を介して
多結晶シリコンJiηを形成するため、第4図に示すよ
うなインバータ打ξ造をとった場合、熱酸化膜29中に
存在する正電荷によって、寄生MO8)ランジスタのり
−ク飛、流を生じにくい。なお、第4図中の4“1はP
型のソース、ドレイン領域42.43からなるPMO8
型O8ンジスタであり、44はN型のソース、ドレイン
側波45,46からなるN M OS匹?トランジスタ
である1、 なお、」二り己νごMQ 911で1寸、1回のRI
B法によるノ占板のエツチングと1回のJキ吋釈エピタ
キシャルbly″七−により、NMO8型O8ンジスタ
とPMOS 94+1 )ランジスタとを分離するJ7
9、合について述べたが、これに限らず、RIB法によ
るエツチングと選択エピタキシャル成長を数−1繰り返
すことにより、NMO8II、lトランジスタとNMO
8型O8ンジスタ、PMO8型O8ンジスタとPMO8
型O8型トスタ間の分離が可能となる。
多結晶シリコンJiηを形成するため、第4図に示すよ
うなインバータ打ξ造をとった場合、熱酸化膜29中に
存在する正電荷によって、寄生MO8)ランジスタのり
−ク飛、流を生じにくい。なお、第4図中の4“1はP
型のソース、ドレイン領域42.43からなるPMO8
型O8ンジスタであり、44はN型のソース、ドレイン
側波45,46からなるN M OS匹?トランジスタ
である1、 なお、」二り己νごMQ 911で1寸、1回のRI
B法によるノ占板のエツチングと1回のJキ吋釈エピタ
キシャルbly″七−により、NMO8型O8ンジスタ
とPMOS 94+1 )ランジスタとを分離するJ7
9、合について述べたが、これに限らず、RIB法によ
るエツチングと選択エピタキシャル成長を数−1繰り返
すことにより、NMO8II、lトランジスタとNMO
8型O8ンジスタ、PMO8型O8ンジスタとPMO8
型O8型トスタ間の分離が可能となる。
また、上記実施例では、N型の爪板上にP型の81を選
択的にエピタキシャル成長する場合について述べたが、
これに限らず、P型の尾根上にN型のStを選択的にエ
ピタキシャル成長を行なっても、上記実hfii例と同
様な効果を有する。
択的にエピタキシャル成長する場合について述べたが、
これに限らず、P型の尾根上にN型のStを選択的にエ
ピタキシャル成長を行なっても、上記実hfii例と同
様な効果を有する。
以上詳述した如く本発明によれば、素子の晶集稍化、ラ
ッチアップの阻止管種々の顕著な効果を有する半導体装
置の製造方法を提供できるものである。
ッチアップの阻止管種々の顕著な効果を有する半導体装
置の製造方法を提供できるものである。
第1図(a)〜(d)はドレンチアインレージョン法を
用いた従来の半導体装置の製造方法を工程順に示す…1
面図、第2図(a)〜(d)は選択エピタキシャル底長
法を用いた従来の半導体装置の製造方法をエノ′−順に
示ずIll、面図、第3図(a)〜(e)は本発明の一
実施例に係るCMO8活゛ノトランジスタの製造方法を
工程Jl111+に示ず断面図、第4図は本発明により
得られるインバータ拾遺(アルミ配線前)の半導体装置
の平面図である。 21・・・N型の8i基板、22.24・・・5in2
膜、25.27・・・8102膜パターン、26・・・
Si3N4膜パターン、28・・・開口部、29・・・
熱酸化膜、30・・・多結晶シリコンll’i、 31
・・・P型の単結晶シリコン層、32・・・ゲート絶縁
膜、33・・・ゲート電極、34.36,42.45・
・・ソース領域、35 、 、? 7 、4 、? 、
46・・・ドレイン領域、41・・・PMO8型O8
ンジスタ、44・・・NMO8型トランジスタ○ 出1凶人代理人 弁理士 鈴 江 武 彦第2図 第3図
用いた従来の半導体装置の製造方法を工程順に示す…1
面図、第2図(a)〜(d)は選択エピタキシャル底長
法を用いた従来の半導体装置の製造方法をエノ′−順に
示ずIll、面図、第3図(a)〜(e)は本発明の一
実施例に係るCMO8活゛ノトランジスタの製造方法を
工程Jl111+に示ず断面図、第4図は本発明により
得られるインバータ拾遺(アルミ配線前)の半導体装置
の平面図である。 21・・・N型の8i基板、22.24・・・5in2
膜、25.27・・・8102膜パターン、26・・・
Si3N4膜パターン、28・・・開口部、29・・・
熱酸化膜、30・・・多結晶シリコンll’i、 31
・・・P型の単結晶シリコン層、32・・・ゲート絶縁
膜、33・・・ゲート電極、34.36,42.45・
・・ソース領域、35 、 、? 7 、4 、? 、
46・・・ドレイン領域、41・・・PMO8型O8
ンジスタ、44・・・NMO8型トランジスタ○ 出1凶人代理人 弁理士 鈴 江 武 彦第2図 第3図
Claims (3)
- (1)半導体基板を画伯方向に心i:択的にエツチング
除去してとi数の開口部を形成する工程と、これら開口
部の側壁に絶縁膜を形成する工程と、開口部から露出す
る基板上に選択エピタキシャル成長法により単結晶半導
体層を形成する工程とを具何1することをl侍徴とする
半導体装置の製造方法。 - (2)開口部の側壁に絶縁1関を形成した後、同側壁に
この絶縁膜を介して多結晶シリコン層を形成することを
弔゛徴とする特許請求の範囲第1項記載の:!4LNf
.休装置の製造体法。 - (3)半導体基板と通導%1’ IJIの半導体をエピ
タキシャル成長することにより単結晶半導体層を形成す
ることを特Oとする特許行6求の範囲第1項記載の半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58107101A JPS59232440A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58107101A JPS59232440A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59232440A true JPS59232440A (ja) | 1984-12-27 |
Family
ID=14450481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58107101A Pending JPS59232440A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59232440A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256739A (ja) * | 1985-05-10 | 1986-11-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
EP0263756A2 (en) * | 1986-10-06 | 1988-04-13 | Fairchild Semiconductor Corporation | Selective epitaxy BiCMOS process |
US4795721A (en) * | 1984-02-03 | 1989-01-03 | Advanced Micro Devices, Inc. | Walled slot devices and method of making same |
US4820653A (en) * | 1988-02-12 | 1989-04-11 | American Telephone And Telegraph Company | Technique for fabricating complementary dielectrically isolated wafer |
JPH01189914A (ja) * | 1988-01-25 | 1989-07-31 | Sony Corp | 半導体装置の製造方法 |
US4886763A (en) * | 1987-08-21 | 1989-12-12 | Oki Electric Industry Co., Ltd. | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench |
US5034342A (en) * | 1989-03-06 | 1991-07-23 | Delco Electronics Corporation | Method of forming semiconductor stalk structure by epitaxial growth in trench |
US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
-
1983
- 1983-06-15 JP JP58107101A patent/JPS59232440A/ja active Pending
Non-Patent Citations (1)
Title |
---|
IBM TECNICAL DISCLOSURE BULLETIN=1981 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4795721A (en) * | 1984-02-03 | 1989-01-03 | Advanced Micro Devices, Inc. | Walled slot devices and method of making same |
JPS61256739A (ja) * | 1985-05-10 | 1986-11-14 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
EP0263756A2 (en) * | 1986-10-06 | 1988-04-13 | Fairchild Semiconductor Corporation | Selective epitaxy BiCMOS process |
US4886763A (en) * | 1987-08-21 | 1989-12-12 | Oki Electric Industry Co., Ltd. | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench |
JPH01189914A (ja) * | 1988-01-25 | 1989-07-31 | Sony Corp | 半導体装置の製造方法 |
US4820653A (en) * | 1988-02-12 | 1989-04-11 | American Telephone And Telegraph Company | Technique for fabricating complementary dielectrically isolated wafer |
US5034342A (en) * | 1989-03-06 | 1991-07-23 | Delco Electronics Corporation | Method of forming semiconductor stalk structure by epitaxial growth in trench |
US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4853343A (en) | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill | |
JPH04127433A (ja) | 半導体素子分離領域の形成方法 | |
JPS59232440A (ja) | 半導体装置の製造方法 | |
JPS58115859A (ja) | 半導体装置の製造方法 | |
JPS58220445A (ja) | 半導体集積回路の製造方法 | |
JPH0536601A (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
US5149663A (en) | Method for manufacturing a Bi-CMOS semiconductor device | |
JPH05849B2 (ja) | ||
JPS5860556A (ja) | 半導体装置の製法 | |
JPS5882532A (ja) | 素子分離方法 | |
JPS5992547A (ja) | アイソレ−シヨン方法 | |
DE102016122921A1 (de) | Halbleitersubstrate mit vergrabenen Trennschichten und Verfahren zu deren Ausbildung | |
JP2679146B2 (ja) | 半導体記憶装置およびその製造方法 | |
JPH06177351A (ja) | 半導体装置の製造方法 | |
JPH04245662A (ja) | 半導体装置の製造方法 | |
JPH0341984B2 (ja) | ||
JPS60161632A (ja) | 半導体装置及びその製造方法 | |
JPS5950540A (ja) | 半導体装置の製造方法 | |
JPS6025247A (ja) | 半導体装置の製造方法 | |
JPH05114563A (ja) | Soi構造の製造方法 | |
JP2763105B2 (ja) | 半導体装置の製造方法 | |
JPH0233918A (ja) | 三次元素子製造方法 | |
JPH0548033A (ja) | 半導体装置およびその製造方法 | |
JPS58206158A (ja) | 半導体装置の製造方法 | |
JPS60244036A (ja) | 半導体装置とその製造方法 |