JPH02214135A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置およびその製造方法に関するも
のである。

〔従来の技術〕

集積回路素子では、その集積度を向上して小型化を図る
ために、半導体素子などの内部素子の形成パターンの微
細化が進められてきている。現在では、サブミクロンル
ールの半導体素子などが開発されるに至っており、次世
代の素子のパターンルールは、サブミクロンからハーフ
ミクロン、クォーターミクロンのオーダーへと進むと考
えられている。これに伴ってパターン形成技術も紫外線
リソグラフィから、Ｘ線リソグラフィ、電子ビームリソ
グラフィなどへと開発が進められている。

集積回路素子には、バイポーラトランジスタ。

ＭＯＳトランジスタ、およびバイポーラトランジスタと
ＭＯＳトランジスタとを複合したパイＣＭＯ３）ランジ
スタなどの能動素子、ならびに抵抗や容量素子などのよ
うな受動素子が備えられている。

特に能動素子では、その微細化によって素子特性および
製造工程に重大な影響が生じる。まず素子特性の面では
、素子の縮小に伴って閾値電圧が変動する短チャンネル
効果および狭チャンネル効果が生し、また拡散層の近接
によりこの拡散層間に常時電流が流れるパンチスルーが
生じるなどの問題がある。これらの問題は、拡散層をＬ
ＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　）構
造とするなどして解決されている。

一方、製造工程の面からは、配線の微細化により配線材
料の粒子が電界によって移動し断線を生じさせるエレク
トロマイグレーシランが生じ、また配線材料を素子に接
続するためのコンタクトホールが小さ（なるために接触
抵抗が大きくなるという問題を解決するために、従来用
いられている配線材料に代えて、高融点金属材料やシリ
サイドなどを用いることが検討されている。さらに、従
来のプレーナ技術による容量素子の形成や、ＬＯＧ　Ｏ
Ｓ　（Ｌｏｃａｌｉｚｅｄ　０ｘｉｄａｔｉｏｎ　ｏｆ
　５ｉｌｉｃｏｎ）法による素子間分離では、素子面積
を小さくすることができず、このため基板に溝を掘って
容量素子を形成したトレンチキャパシタや、同様に基板
に溝を掘って素子間の分離を行うトレンチ分離が提案さ
れている。しかし、トレンチ（溝）の深さ、大きさ、お
よびエツチング形状によって特性が変化するなどの問題
が残されており、前記トレンチキャパシタやトレンチ分
離は開発段階にある。

素子間の分離技術には、ｐｎ接合分離、埋設絶縁分離、
誘電体分離、空気分離、および多結晶分離などの技術が
ある。このなかで、微細な素子の形成、特にサブミクロ
ンルール以下の素子では、埋設絶縁分離および誘電体分
離が用いられると考えられている。

第３図は前記埋設絶縁分離技術を説明するための断面図
である。基板１をエツチングして溝２を形成し、この中
に酸化シリコン３．窒化シリコン４、およびポリシリコ
ン５を順に堆積して溝２を埋め、酸化シリコン６で蓋を
する。このようにして、溝２によって分離された基板１
上の各領域に形成された半導体素子などの素子が電気的
に絶縁されて分離される。

前記誘電体分離技術では、Ｓ　ＯＳ　（Ｓｉｌｉｃｏｎ
　０ｎＳａｐｈａｒｅ）技術、　　ＳＯＩ　（Ｓｉｌｉ
ｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｅｒ）技術、　Ｓ　Ｉ　
ＭＯＸ　（Ｓｅｐａｒａｔｉｏｎ　ｂｙ　Ｉｍｐｌａｎ
ｔｅｄＯｘｇｅｎ　）技術などが提案されている。前記
ＳＯ３技術は第４図に示されている。サファイア基板７
上に絶縁膜８をパターン形成し、前記サファイア基板７
の露出部９に選択エピタキシャル成長によってシリコン
単結晶１０を成長させる。このようにして絶縁膜８によ
って絶縁された前記シリコン単結晶１０にそれぞれ半導
体素子などの素子が形成される。

第５図は前記Ｓｏｌ技術を説明するための断面図である
。シリコン基板１１上に絶縁膜１２を堆積し、この絶縁
膜１２をエツチングしてシリコン基板１１表面の参照符
号１３で示す部位（以下［ｎ山部分１３Ｊという。）を
露出させ、この後にシリコン１４のエピタキシャル成長
を行い、前記露出部分１３のシリコン基板ＩＩを種結晶
としてレーザアニールなどでシリコン１４を全面にわた
って単結晶化する。前記絶縁膜１２によって絶縁された
シリコン基板１１および単結晶化したシリコン１４にそ
れぞれ半導体素子などの素子が形成される。

第６図は前記ＳＩＭＯＸ技術を説明するための断面図で
ある。第６図（１）に示すように、シリコン基板１５に
酸素イオン１６を高エネルギーで加速して高濃度に注入
する。これによって第６図（２）に示すように、シリコ
ン基板１５を酸化シリコン層ｌ７によって２つの領域１
５ａ、１５ｂに分離することができる。そしてこの分離
された各領域１５ａ、１５ｂに半導体素子などの素子が
それぞれ形成される。なお、前記注入される酸素イオン
１６によって、シリコン基板１５表面の結晶秩序が乱れ
るため、酸化シリコン層１７の形成後にアニールなどの
方法で表面の活性化が行われる。

〔発明が解決しようとする課題〕

上述した従来技術において、第３図に示された埋設絶縁
分離技術では、酸化シリコン３と窒化シリコン４とから
なる絶縁膜には、その溝２への埋め込み時にボイドが生
じ、そこからリークが起こるという問題がある。すなわ
ち、たとえば酸化シリコン３を溝２の内部に成長させる
際に、この酸化シリコン３には大きな応力が生じ、この
ため溝２の内部で酸化シリコン３に力が働き、分離耐圧
の劣化を招くことになり、またポリシリコン５を溝２内
に埋め込むときにも同様に応力が働き、前記酸化シリコ
ン３の劣化につながる。このようにして前記ボイドが生
じることになる。さらに、比較的深い溝２をドライエツ
チングによって形成するため、この溝２の周辺部の基板
ｌに結晶欠陥が生じる。

このような問題は、溝を形成する必要がなく、また比較
的薄い酸化膜（応力が生じない、）を用いる誘電体分離
技術では生じない、しかしながら、第４図に示されたＳ
Ｏ３技術では、サファイアが高価であるためコスト高と
なる問題があり、したがってこのＳＯ３技術は実用に適
さない。

さらに第５図に示されたＳｏｌ技術は、ブレーナプロセ
スで素子を形成したシリコン基板ｌｌ上に絶縁膜１２を
堆積した上に単結晶膜（シリコン１４）を成長させ、こ
の単結晶膜にも素子を形成する技術であるが、前記単結
晶膜が大面積にわたるときには単結晶成長が困難でしか
も結晶性が悪いという問題があり、また多層構造となる
ため熱放散が困難でこのため素子特性が劣化するという
問題がある。

また第６図に示されたＳＩＭＯＸ技術では、シリコン基
板１５内で酸素イオンが第７図に示すように、シリコン
基板１５の表面からの距離に対して成る分布を有して存
在しており、このため前記酸素イオンが存在する領域に
素子を形成した場合には素子特性が劣化するという問題
がある。

この発明の目的は、上述の技術的課題を解決し、低コス
ト化に有利で、しかも結晶性および素子特性が格段に向
上される半導体装置およびその製造方法を提供すること
である。

〔課題を解決するための手段〕

この発明の半導体装置は、凹所をパターン形成した半導
体基板と、 前記凹所の内面に形成した絶＆！膜と、この絶縁膜を形
成した前記半導体基板表面に半導体結晶をエピタキシャ
ル成長させ、この半導体結晶にレーザアニールを施して
単結晶化した後にこれを平坦化して、前記絶縁膜を形成
した凹所内に形成した半導体単結晶とを備え、 前記半導体単結晶と前記半導体基板とにそれぞれ素子を
形成したものである。

またこの発明の半導体装置の製造方法は、半導体基板表
面の所定領域をエツチングして、この半導体基板表面に
凹所を形成し、 この凹所を形成した半導体基板表面に絶縁膜を堆積し、 この絶縁膜の前記凹所の内面に形成された部分を残して
、この絶縁膜をエツチング除去し、この絶縁膜のエツチ
ング除去後の半導体基板表面に、半導体結晶をエピタキ
シャル成長させ、この半導体結晶にレーザアニールを施
して、これを単結晶化し、 この半導体単結晶をエッチバック法により平坦化して、
前記凹所の内面に形成した絶縁膜の立上がり部の端部を
露出させてこの絶縁膜で囲まれた前記半導体単結晶を孤
立させ、 前記絶縁膜によって囲まれた半導体単結晶と、前記半導
体基板とにそれぞれ素子を形成することを特徴とする。

〔作用〕

この発明の構成によれば、半導体基板には、その表面の
所定領域をエツチングすることよって凹所がパターン形
成される。この状態で前記半導体基板表面に絶縁膜が形
成され、この絶縁膜は前記凹所の内面に形成された部分
を残すようにしてエツチング除去される。そしてこの絶
縁膜をエツチング除去した半導体基板表面に半導体結晶
をエピタキシャル成長させ、この半導体結晶にレーザア
ニールを施してこれを単結晶化する。この単結晶化は、
前記半導体結晶が前記凹所以外の比較的大きな面積で前
記半導体基板表面に接しているので、たとえば半導体基
板が比較的大きな面積を有している場合にも、良好に行
うことができる。

前記半導体結晶を単結晶化して形成した半導体単結晶に
は、エッチバック法による平坦化処理が施される。その
ようにして前記凹所の形成前の半導体基板表面を含む平
面近傍までの前記半導体単結晶が除去され、前記凹所の
内面に形成した前記絶縁膜の立上がり部の端部が露出す
るようにされる。このようにして、前記凹所の内面に形
成した前記絶縁膜によって囲まれた半導体単結晶が孤立
させられ、この半導体単結晶と半導体基板との絶縁が達
成される。この絶縁された半導体単結晶および半導体基
板にそれぞれ半導体素子などの素子が形成される。

上述のように、この発明では従来のＳＯ８技術のように
サファイアなどの高価な材料を用いる必要がなく、また
前記エピタキシャル成長される半導体結晶の単結晶化が
良好に行われるので素子を形成すべき半導体（半導体単
結晶および半導体基板）はいずれも良好な結晶性を有す
ることができる。また素子は半導体単結晶と半導体基板
が同一平面上に形成されるので、従来のＳｏｌ技術のよ
うに多層構造となることがなく、したがって熱放散は良
好に行われる。さらに、従来のＳＩＭＯＸ技術のように
、イオンの注入を行わないので、絶縁膜と半導体基板お
よび半導体単結晶との間の界面は明確であり、したがっ
て絶縁膜を形成した部位に素子が形成されることを確実
に防ぐことができる。

〔実施例〕

第１図はこの発明の一実施例の半導体装置の製造方法を
説明するための断面図である。半導体基板として、（１
００）、Ｐ型、比抵抗１０ｏｈｍ−ｃｍの３インチシリ
コン基板２０を用い、このシリコン基板２０に既存のホ
トリソグラフィに従って所定領域を露光し、レジストパ
ターンを形成した後、ドライエツチングによって前記シ
リコン基板２０に深さ３／７ｍの凹所２１をパターン形
成する。この後プラズマＣＶＤによって基ｖｉ、２０全
面に絶縁膜となる酸化シリコン膜２２を０．５μｍの膜
厚に堆積する。この状態が第１図（１）に示されている
。

なお前記ホトリソグラフィには、第２図に示されるホト
マスクが用いられる。この第２図において斜線部は遮光
部でホトレジストが残る部分であり、残余の部分は透光
部であってこの部分に対応するシリコン基ｖｉ２０表面
にはホトレジストは残らない、たとえば、１つの遮光部
および透光部は一辺が７μｍの正方形とされる。

前記シリコン基板２０のエツチングは、エツチングガス
にＳＦ、とＣＣ１，の混合ガスを用いた反応性イオンエ
ツチングによって行う、このときのエツチング条件は下
記のとおりである。

ガス′ａ量　Ｓ　Ｆ　ｂガス　ニ２０ｓｃｃｍＣＣＸ、
ガス：　　５　　ｓｅｃｍ ガス圧力　　　　　　　　１０　　ＴＲＴｏｒｒＲＦ電
力　　　　　　　１５０　Ｗ エツチング時間　　　　　　５　　ｗｉｎさらにエツチ
ング後のホトレジストの除去は、０２ガスを用いた以下
の条件下でのドライエツチングにより行う。

ガス流量　　　　　　　　５０３ＣＣＩ１１ガス圧力　
　　　　　　１００　　ｍＴｏｒｒＲＦ電力　　　　　
　　１００　Ｗ エツチング時間　　　　　１０ｍｊｎ またプラズマＣＶＤによる酸化シリコンＩＩ！２２の形
成は、原料ガスとして、アルゴン（Ａｒ）をベースとし
た５％のシラン（ＳｉＨ＜　）ガスと二酸化窒素（Ｎｏ
！　）ガスとの混合ガスを用い下記の条件で行う。

ガス流量　ＳｉＨ４ガス：２００ｓｅｃｍＮＯ２ガス：
　　１０　　ｓｃｃｒａ ＲＦ電力　　　　　　　１５０　　Ｗ 堆積時間　　　　　　　　１０ｍ１ｎ 次に第１１ｍ（１）に示す状態から、酸化シリコン膜２
２表面の凹所２１の内面の部分以外の部位に、既存のホ
トグラフィによってレジストの抜き領域を形成し、ドラ
イエツチングによって前記凹所２１の内面以外の部位の
酸化シリコン膜２２を除去する。この後にシリコン基板
２０表面に残留するホトレジストを前述と同様のエツチ
ング条件でドライエツチングを行って除去する。前記酸
化シリコン膜２２のエツチングはＣＨＦ５ガスを用いて
行われ、このときのエツチング条件は、下記のとおりで
ある。

ガス流量　　　　　　　　２０３ＣＣ１１ガス圧力　　
　　　　　　２０　　ｍＴｏｒｒＲＦ電力　　　　　　
　１２０　　Ｗ エツチング時間　　　　　２５ｍＩｎ 前記ホトレジストをエツチング除去したシリコン基板２
０表面に半導体結晶であるシリコン２３をエピタキシャ
ル成長させる。この状態が第１図（２）に示されている
。このときシリコン基板２０が露出している部分（凹所
２１以外の部分）に形成されるシリコン２３は単結晶シ
リコン２４となり、凹所２１に形成した酸化シリコン膜
２２上に形成されるシリコン２３は多結晶シリコン２５
となる。

前記シリコン２３のエピタキシャル成長は、ジクロロシ
ラン（ＳｉＨｘＣｊ！ｇ　）と水素（Ｈ２）との混合ガ
スを原料ガスとして下記の条件で行われる。

ガス圧力　　　　　　　７００Ｔｏｒｒ基板温度　　　
　　　１０００　　℃ 成長時間　　　　　　　　１７１ｎ この条件下で、前記シリコン２３の膜厚は５μｍとなる
。

第１図（２）に示された状態から、次にレーザ光で単結
晶シリコン２４の一部から多結晶シリコン２５に向かっ
て走査して、多結晶シリコン２５の単結晶シリコン２４
に接触した部位から溶融、再結晶化させ、前記多結晶シ
リコン２５を単結晶シリコン２４と等方位の単結晶とす
る。このようなレーザアニールによってシリコン２３全
体を第１図（３）に示すように単結晶化する。前記レー
ザアニールはＱスイッチ型のＹＡＧレーザ発振装置を用
いて行われ、放射されるレーザの特性は下記のとおりで
ある。

波長　　　　　　　　　１．０６　　ａｍ出力　　　　
　　　　　　　　　　　　　　　　０．１　　　ｍＪ／
パルスモード　　　　　　　　　Ｔ　Ｅ　Ｍ　＠　＠ビ
ーム径　　　　　　　３００７１ｍ 周波数　　　　　　　　　　２　　ｋＨｚパルス幅　　
　　　　　１５０ｎｓｅｃ走査速度　　　　　　　　　
５　　ａｍ／ｓｅｃこの条件で、レーザによって照射さ
れた部分は約１０００℃に加熱される。

このようにしてレーザアニールによるシリコン２３の単
結晶化の後には、通常のエッチバック法によって前記単
結晶化されたシリコン２３を酸化シリコン膜２２の立上
がり部の端部２２ａが露出するまでエツチングして表面
を平坦化する。そして、第１図（４）に示すように、酸
化シリコン膜２２によって絶縁されたシリコン２３とシ
リコン基板２０とにそれぞれ一半導体素子２６．２７を
既存のプレーナ技術によって形成する。

前記エッチバック法は、第１図（３）図示の状態でシリ
コン２３表面にホトレジスト（ＯＥＰＲ−ａＯＯ：商品
名：東京応化型）を２ｐｍ厚に塗布し、このホトレジス
トにプリベータを施してこのホトレジストによって表面
を平坦化した後、ＮＦ。

ガスとＮ２ガスとの混合ガスを用いた反応性イオンエツ
チングによって、ホトレジストとシリコン２３とのエツ
チングレートが等しくなる条件でエツチングを行うもの
である。このときのエツチング条件を以下に示す。

ガス流量　Ｎ　Ｆ　ｓガス：　　３０　５ｃｃｔａＮ、
　　ガス＋　１０！Ｉｃｃｍ ガス圧力　　　　　　　１７０　　ｍＴｏｒｒＲＦ電力
　　　　　　　２００　　Ｗ エツチング時間　　　　　１８＋ｍｉｎなお第１図（４
）において、半導体素子２６．２７の参照符号２６ａ、
２７ａで示す部分は、たとえばＭＯＳ）ランジスタにお
けるゲート電橋部であって、これらの部分とシリコン２
３．シリコン基板２０との間にはたとえはゲート絶縁膜
（図示せず）などが形成される。

以上のようにして作製された、半導体装置において凹所
２１内に形成したシリコン２３（単結晶化後のシリコン
２３）とシリコン基板２０とに関して、Ｘ線回折法でロ
ッキングカーブを測定したところ、ロスキングカーブの
半値幅はシリコン基牟反２０で約１＃、シリコン２３で
約１１〜２′となり、はぼ同程度の長距離秩序を有する
ことが確認された。また、短距離秩序性を透過電子顕微
鏡（ＴＥＭ）を用いて調べたところ、スポットの位置に
差異は無く、短距離秩序性も良好であることが判った。

さらに通常のブレーナ技術でシリコン基板に形成したＭ
ＯＳ）ランジスタ素子と、この実施例に従って作製した
トランジスタ素子について、昇温昇圧試験、電圧−電流
特性、容量−電圧特性、ストレス試験などの素子寿命加
速試験を行ったところ全く差がなく、再結晶化による素
子特性の劣化は認められなかった。

以上のように、この実施例によれば第４図に示された従
来のＳＯ３技術のようにサファイアなどの高価な材料を
用いないので半導体装置を廉価に作製することができる
。また、シリコン基板２０上に形成されるシリコン２３
の単結晶化は、このシリコン２３を凹所２１以外の部位
で比較的大きな面積を有してシリコン基板２０に接触さ
せて行うことができるので、上述のように良好な結晶性
を存して達成することができる。

また第１図（４）に示すように半導体素子２６．２７は
略同−平面に形成され、第５図に示された従来のＳｏｌ
技術のように多層構造となることはなく、したがって熱
放散性に優れている。また、素子が略同−平面上に形成
される結果として、シリコン基板２０の形状が多少悪く
ても素子に劣化が生じることがない、さらに、酸化シリ
コン膜２２とシリコン基板２０およびシリコン２３との
界面は明確であるので、従来のＳＩＭＯＸ技術のように
絶縁物中に素子を形成したりなどすることを確実に防ぐ
ことができる。

さらにこの実施例では、酸化シリコン膜２２はプラズマ
ＣＶＤ法によって形成されるので、その応力の制御が容
品であり、したがってこの酸化シリコン膜２２が劣化す
ることはない。

〔発明の効果〕

以上のようにこの発明の半導体装置およびその製造方法
によれば、従来のＳＯ３技術のようにサファイアなどの
高価な材料を用いる必要がないので、廉価に作製するこ
とができ、低コスト化に有利である。またエピタキシャ
ル成長される半導体結晶の単結晶化が良好に行われるの
で素子を形成すべき半導体（半導体単結晶および半導体
基板）はいずれも良好な結晶性を有することができる。

また素子は半導体単結晶と半導体基板との表面近傍で略
同−平面に形成されるので、従来のＳＯ■技術のように
多層構造となることがなく、したがって熱放散は良好に
行われる。さらに、従来のＳＩＭＯＸ技術のように、イ
オンの注入を行わないので、絶縁膜と半導体基板および
半導体単結晶との間の界面は明確であり、したがって絶
縁膜を形成した部位に素子が形成されることを確実に防
ぐことができる。このようにして素子特性が格段に向上
される。

【図面の簡単な説明】

第１図はこの発明の一実施例の半導体装置の製造方法を
説明するための断面図、第２図は凹所２１の形成のため
に用いられるホトマスクの簡略化した平面図、第３図は
埋設絶縁分離技術を説明するための断面図、第４図はＳ
Ｏ３技術を示す断面図、第５図はＳｏｌ技術を示す断面
図、第６図はＳＩＭＯＸ技術を示す断面図、第７図は第
６図に示された構成においてシリコン基板１５内の酸素
イオン濃度分布を示すグラフである。 ２０・・・シリコン基板（半導体基板）、２１・・・凹
所、２２・・・酸化シリコン膜（絶縁膜）、２３・・・
シリコン（半導体結晶）、２６．２７・・・半導体装置
ｌｌａ 第 凹 第 第 図 図 ｏ　　　　　　（’Ｊ　　　　　　’ｊ噌爾い幅証五〇 （〕

Claims (2)

【特許請求の範囲】
1. （１）凹所をパターン形成した半導体基板と、前記凹所
   の内面に形成した絶縁膜と、 この絶縁膜を形成した前記半導体基板表面に半導体結晶
   をエピタキシャル成長させ、この半導体結晶にレーザア
   ニールを施して単結晶化した後にこれを平坦化して、前
   記絶縁膜を形成した凹所内に形成した半導体単結晶とを
   備え、 前記半導体単結晶と前記半導体基板とにそれぞれ素子を
   形成した半導体装置。
2. （２）半導体基板表面の所定領域をエッチングして、こ
   の半導体基板表面に凹所を形成し、 この凹所を形成した半導体基板表面に絶縁膜を堆積し、 この絶縁膜の前記凹所の内面に形成された部分を残して
   、この絶縁膜をエッチング除去し、この絶縁膜のエッチ
   ング除去後の半導体基板表面に、半導体結晶をエピタキ
   シャル成長させ、この半導体結晶にレーザアニールを施
   して、これを単結晶化し、 この半導体単結晶をエッチバック法により平坦化して、
   前記凹所の内面に形成した絶縁膜の立上がり部の端部を
   露出させてこの絶縁膜で囲まれた前記半導体単結晶を孤
   立させ、 前記絶縁膜によって囲まれた半導体単結晶と、前記半導
   体基板とにそれぞれ素子を形成することを特徴とする半
   導体装置の製造方法。