KR930008012B1 - 소자 분리방법 - Google Patents
소자 분리방법 Download PDFInfo
- Publication number
- KR930008012B1 KR930008012B1 KR1019910010832A KR910010832A KR930008012B1 KR 930008012 B1 KR930008012 B1 KR 930008012B1 KR 1019910010832 A KR1019910010832 A KR 1019910010832A KR 910010832 A KR910010832 A KR 910010832A KR 930008012 B1 KR930008012 B1 KR 930008012B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- field oxide
- polysilicon
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims abstract 2
- 238000002955 isolation Methods 0.000 claims description 15
- 238000000926 separation method Methods 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
내용 없음.
Description
제 1 도 (a) 내지 (e)는 종래의 소자 분리방법의 공정도.
제 2 도 (a) 내지 (h)도는 이 발명의 소자 분리방법의 공정도.
이 발명은 반도체 장치의 제조 공정중에서 소자 분리방법에 관한 것으로, 특히 고집적화를 실현하는 소자 분리방법에 관한 것이다.
반도체 소자의 고집적화 추세에 따라 패턴의 미세화와 더불어 소자 분리 거리도 줄어드는 추세에 있어 버드 비크(bird's beak) 및 이에 따른 스트레스(stress)와 필드 산화막 경계면의 불순물 농도 조절 등이 문제되어 필드 항복 전압, 임계전압 및 누설 전류에 영향을 미치게 된다.
종래의 반도체 장치의 소자 분리 방법은 기판 상부의 소자 분리 영역(또는 필드 산화막층)을 형성할 영역을 제외한 나머지 영역에 질화막층을 형성하고 산화 공정을 행하여 소자 분리 영역을 형성한 후 질화막층을 제거하는 LOCOS(Local Oxidation of Silicon) 방법을 사용하였다.
제 1 도 (a) 내지 (e)는 종래의 소자 분리 방법의 공정도로서, 제 1a 도에 도시된 바와 같이 실리콘기판(1)상에 산화막(2), 제 1 차 폴리실리콘(3) 및 질화막(4)을 순차적으로 증착한 후, 일반적인 사진 식각기술을 이용하여 필드 영역 즉 소자 분리 영역이 되는 개구부(5)를 형성한다.
다음, 필드 산화막이 형성될 영역에 이온 주입을 하여 채널 스토퍼영역(6)을 형성한다(제 1b 도). 그후, 고온에서 습식 산화법을 이용하여 필드 산화막(7)을 형성한다(제 1c 도).
다음에는 제 1d 도에 도시된 바와 같이, 질화막(4)을 인산에 습식 식각한 후 제 1 차 폴리 실리콘(3)을 제거한 다음 얇은 산화막(10)을 형성한다.
마지막으로 습식 식각에 의하여 얇은 산화막(10)을 제거한다(제 1e 도).
이와 같은 소자 분리 방법은 필드 산화막 성장시 버드 비크가 커지고 필드 산화막 가장자리에 스트레스를 받아 소자의 특성에 악영향을 미치며 필드의 토폴러지(topology), 즉 필드 산화막의 상부가 높아 그 다음의 공정에 나쁜 영향을 미치는 문제점이 있다.
따라서, 이 발명의 목적은 버드 비크를 감소하고 필드 산화막 경계면의 불순물 농도를 조절하며 필드 토플러지를 낮추므로써 고집적화가 가능한 반도체 장치의 소자 분리 방법을 제공하는데 있다.
이 발명의 반도체 장치의 소자 분리 방법은 질화막 개구부를 형성하여 폴리 실리콘 스페이서(spacer)를 형성한 다음 1차 필드 산화막을 형성하여 이를 에칭하고 2차 필드 산화막을 형성한 후 얇은 산화막을 형성하고 이를 식각하므로써 고집적화를 실현하는데 특징이 있다.
이하, 이 발명의 보다 상세한 내용은 첨부된 도면에 따라 설명된다.
제 2a 도에 도시된 바와 같이, 실리콘 기판(11)상에 산화막(12), 1차 폴리 실리콘(13) 및 질화막(14)을 순차적으로 증착한 후 일반적인 사진 식각 기술을 이용하여 소자 분리 영역의 질화막(14)을 에칭하여 개구부(15)를 형성한다. 그 후, 제 2b 도에 도시된 바와 같이, 2차 폴리 실리콘(16)을 형성하고 난 다음 1차 폴리 실리콘(13)까지 에치 백(etch back)을 실시하여 폴리 스페이스(17)를 형성한다(제 2c 도).
이어 제 2d 도에 도시된 바와 같이, 고온에서 습식 산화법을 이용하여 2,000Å 정도의 1차 필드 산화막(18)을 형성하고 이를 1,000Å 정도 에칭한다(제 2e 도).
다음, 제 2f 도에 도시된 바와 같이, 필드 산화막의 중앙에 농도가 집중되도록 이온 주입을 실시하여 채널 스토퍼(19)를 형성한다.
제 2g 도는 2차 필드 산화막(20)의 형성을 나타낸 것으로서 이는 고온에서 습식 산화법을 이용하여 형성된다.
최종적으로 질화막(14)과 1차 폴리 실리콘(13)을 순차적으로 제거하며 후에 1,2회 정도의 얇은 산화막을 형성하고 이를 습식 식각 공정을 통하여 제거하면 최종 필드 산화막(21)이 형성된다.
이 발명의 소자 분리 방법에 의하면, 최종 필드 산화막의 형상을 통하여 알 수 있듯이 버드 비크가 감소하고 필드 산화막 경계면의 불순물 농도 조절이 가능하며 필드 토폴러지가 낮아지므로 후속 공정을 용이하게 실시할 수 있으며 소자 분리 거리가 0.5μm이하인 소자에서도 그 소자의 특성을 향상시킬 수 있는 장점이 있다.
Claims (1)
- 실리콘 기판상에 산화막, 1차 폴리실리콘 및 질화막을 순차적으로 형성한 다음 소자 분리 영역을 제외한 질화막을 사진 식각하여 개구부를 형성하는 제 1 공정과, 개구부를 형성한 후 2차 폴리 실리콘을 형성한 다음 1차 폴리 실리콘까지를 에치백하는 제 2 공정과, 에치백한 후 1차 필드 산화막을 형성한 다음 이온 주입하여 채널 스톱영역을 형성하고 고온에서 습식 산화법을 이용하여 2차 필드 산화막을 형성하는 제 3 공정과 얇은 산화막을 형성하고 이를 습식 식각하므로써 최종 필드 산화막을 형성하는 제 4 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 공정 중의 소자 분리방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910010832A KR930008012B1 (ko) | 1991-06-27 | 1991-06-27 | 소자 분리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910010832A KR930008012B1 (ko) | 1991-06-27 | 1991-06-27 | 소자 분리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001405A KR930001405A (ko) | 1993-01-16 |
KR930008012B1 true KR930008012B1 (ko) | 1993-08-25 |
Family
ID=19316432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910010832A KR930008012B1 (ko) | 1991-06-27 | 1991-06-27 | 소자 분리방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930008012B1 (ko) |
-
1991
- 1991-06-27 KR KR1019910010832A patent/KR930008012B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930001405A (ko) | 1993-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0799189A (ja) | 半導体装置の製造方法 | |
JP2785919B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
US5374586A (en) | Multi-LOCOS (local oxidation of silicon) isolation process | |
EP0126292B1 (en) | Semiconductor device having an element isolation layer and method of manufacturing the same | |
KR930008012B1 (ko) | 소자 분리방법 | |
JPH0555361A (ja) | 半導体装置及びその製造方法 | |
JPS59161837A (ja) | 半導体装置の製造方法 | |
KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
KR100208449B1 (ko) | 반도체 소자의 제조방법 | |
KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
KR930005237B1 (ko) | 반도체장치의 소자분리막 제조방법 | |
KR100311172B1 (ko) | 반도체소자분리방법 | |
KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
KR960014450B1 (ko) | 반도체 소자 격리방법 | |
JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
JPH0521589A (ja) | 半導体装置の製造方法 | |
KR940001123B1 (ko) | 반도체 장치의 소자 분리방법 | |
KR940006089B1 (ko) | 반도체 소자 격리 방법 | |
KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
JPH0389532A (ja) | 半導体装置の製造方法 | |
KR0124480B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
KR930008540B1 (ko) | 반도체장치의 소자분리방법 | |
JPS59177941A (ja) | 素子分離領域の製造方法 | |
KR930010726B1 (ko) | 반도체 장치의 소자분리방법 | |
KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |