JPS6032349B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は低雑音の高周波用トランジスタやダイオード
、あるいは高速の集積回路素子に関し、特に、表面から
の深さの浅いＰ−Ｎ接合を形成する新しい技術と、そこ
にオーミツク接触を取り付ける技術を同時に行う、つま
り自己整合型にて行なえる新しい技術に関するものであ
る。

半導体素子をプレーナ型で作製する限り、周波数特性、
あるいは応答速度を改善するには、つまり階段型Ｐ−Ｎ
接合を得るためには、浅いＰ−Ｎ接合を形成せざるを得
ない。

然し乍らこのように浅いＰ−Ｎ接合に対じてはオーミッ
ク電極の取付けが非常に困難である。即ち従来のプレー
ナ法で、かつ従来の熱拡散法で不純物を導入し、浅いＰ
−Ｎ接合を形成した場合、その上に電極用金属をつける
と‘ｉー 縦方向には、格子欠陥や転位を通して電極用
金属が移動し、Ｐ−Ｎ接合物を突き抜けるる事故が生ず
る。

｛ｉｉ｝ 横方向にも、絶縁被膜と半導体との界面に金
属電極が浸透し、Ｐ−Ｎ接合の緑端部近傍で電気的な短
絡事故が起き易い。

剛 更に絶縁保護膜にあげられた電極用孔自体もヱミッ
タ接合用不純物拡散後、そのガラス層を除去すると、最
初の孔の寸法より大きな孔があいてしまうので、Ｐ−Ｎ
接合の緑端部が露出され易くなる。

高速素子では上記｛ｉー‘ｉｉ’（ｉｉｏの問題点がそ
の製作上で常に制約となる。

この発明の目的は、浅いＰ−Ｎ接合を形成すると同時に
オーミック電極も容易に取付けられる、Ｐ−Ｎ接合形成
とオーミック電極形成とが自己整合的に形成される技術
を提供することににある。

この発明の原理は、単結晶半導体基板上に遷移金属蒸着
膜を付着させ、その上に半導体中でＮ又はＰ型電気伝導
を示す金属を介在させるか又は含有する非晶質構造の基
板と同種の半導体を蒸着させ、金属と半導体の共晶点よ
り低温で加熱すると非晶質半導体が遷移金属葵着膜と化
合し、かつ非晶質半導体の原子が遷移金属蒸着膜を通過
して基板半導体と遷移金属一半導体化合物層との界面で
再結晶化し、しかもＮ又はＰ型電気伝導型を示す金属原
子を置換型位置に配置しつつＮ又はＰ型の単結晶半導体
として固相の状態でェピタキシァル成長するという新し
い事実に基くものである。本発明の特徴は、選択的に孔
を開けた絶縁被膜を有する一導電型の半導体基板上に第
１の金属を被着する工程と、この第１の金属上に下地の
半導体基板とは反対の導電型を与える第２の金属を被着
する工程と、この第２の金属上に例えば非晶質の半導体
膜を彼着する工程と、第１の金属とこの半導体膜との共
晶温度以下の温度で熱処理を行う工程と、開口部を含ん
だ領域以外の第１の金属、第２の金属及び半導体膜を除
去する工程を含含む半導体装置の製造方法にある。次に
この発明の実施例を図面を参照しつつ説明する。

先ず第１の実施例として珪素基板上にバィポーラトラン
ジスタを形成する場合を掲げる。

第１図はその工程を順に説明したものである。同図Ａの
ように予めベース領域１０１となるＰ型領域を有すＮ型
蓬素基板１０２にて、該Ｎ型珪素基板１０２を被覆して
いる二酸化珪素膜１０３に孔１０４をあげ、下地ベース
領域１０１を選択的に露出したゥェハを用意する。次い
で第１図Ｂの如く通常の蒸着法でパラジウム１０５を６
００〜２０００Ａの厚さに蒸着させ、同じ蒸着装暦の中
で引続きアンチモン１０６を２〜１０Ａ蒸着する。然る
後にその上に珪素１０７を５０００Ａ〜１仏の厚さにな
るよう蓮続蒸着する。碇素１０７は通常、電子線回析上
では非晶質である。そのまま真空中で５００〜５５０ｑ
ｏで加熱すると、蒸着した非晶質珪素１０７は第１図Ｃ
−１、第１図Ｃ−２の段階を経て第１図Ｃ−３のように
基板１０２のベース領域１０１の上に、Ｎ型不純物のア
ンチモンを含みつつ新たなェピタキシアル層１０８とし
て固相のまま再結晶される。即ち先ずパラジウム１０５
がアンモチン１０６を含むパラジウム桂化物（あるいは
パラジウム−珪素の混合物）１０９となりその時元のパ
ラジウム１ ０５の厚さの約０．７倍の蒸着蛙素１０７
が消費される。アンチモンはこの時、残りの黍着珪素１
０７中にも拡散しアンチモンを含む非晶質珪素１１０と
なる。更に時間が経過するとそのアンチモンを含む非晶
質珪素１１０はパラジウム狂化物（あるいはパラジウム
と珪素の混合物）１０９タ中を通過し、固落度を越えた
分が基板１０２のベース領域１０２上に成長する。最終
的には第１図Ｃ−３のように最初表面にあった蒸着珪素
１０７はアンチモン１０６を含んだ層１１０としてすべ
てパラジウム蛙化物（あるいはパラジウムと珪素の混合
物）１０９中に拡散し、Ｎ型珪素１０８として再析出し
、単結晶層となるここに下地のベース領域がＰ型なので
界面にェミッタ接合１１１が形成できる。下地が二酸化
珪素１０３の部分ではこのようなェピタキシアル成長は
見られずパラジウムーアンチモンー珪素の混合物１０９
の状態を保つ。次いで通常の方法、例えば窒化珪素膜や
フオトレジスト膜などをマスクとしてプラズマエッチン
グ法などを用いてこのアンチモンを含むパラジウム桂化
物（あるいはアンチモンを含むパラジウム−珪素の混合
物）１０９を選択的にヱツチングし、かつ第１図Ｄのよ
うに二酸化珪素１０３にベース領域１０１のコンタクト
用孔１１２をあげ、全面にアルミニウム１１３を蒸着す
る。次いで第１図Ｅに如くそのアルミニウム１１３を選
択的にエッチングしてェミッタ電極１１４、ベース電極
１１５を形成し、完了する。この方法では５００〜５５
０こ０という温度での非晶質珪素とパラジウムで形成さ
れる桂化物又は混合物中でのアンチモンの固溶度を越し
た分のアンチモンが析出される。

アンチモンの量を少ない方に制御したい時は第２図のよ
うにパラジウム２０１層上に蒸着された非晶質桂素２０
２に例えば燐イオンを注入し、その注入量を変化させて
もよい。また、アンチモンの量を多く含んだ再結晶層を
得るには温度をあげて固落度の高い点を使えばよい。尚
、第１図の方法によれば、ホール係数の測定によりＮ型
再結晶層１０８中に約１び９伽‐３の濃度のアンチモン
が入っていることが判った。第１表はこの方法で作成し
たトランジスタの特性をまとめたものである。

第１表 この方法によれば、Ｐ−Ｎ接合１１１を形成すると同時
に、パラジウム桂化物（又は混合物）を介してオートミ
ツク電極１１４がとれるので自己整合的に浅いＰ−Ｎ接
合が形成できる。

しかもこの金属電極１１４とＰ一Ｎ接合１１１との間に
は桂化物（又は混合物）層と固相ェピタキシアル層とが
介在するので従来の電気的に短絡する事故は発生し難い
。

更に、この発明によればェミッタ接合が６００ｑｏ以下
という従釆法に比較して４００℃ほど低い温度で形成さ
れるのでプロセスで誘起される欠陥（Ｐｒｏｃｅｓｓ
ｉｎｄＭｅｄｄｅｆｅｃｔ）が少なく雑音が非常に小さ
くなる。

この実施例ではトランジスタを形成する場合で説明した
が、本発明は単にトランジス外こ限定することなく、ダ
イオードやあるいはこの種のトランジスタとかダイオー
ドを含む集積回路を作る場合にも適用できる。

なお、実験によれば第１の金属と第２の金属との被着順
序を逆にした場合には単結晶層は形成されなかった。

【図面の簡単な説明】

第１図は本発明の実施例の工程を順次説明する断面図で
あり、第２図は本発明の実施例の工程を一部変更した場
合の工程を説明するための図である。 １０１・・・・・・ベース領域（Ｐ型）、１０２・・・
・・・珪素基板、１０３・・・・・・二酸化珪素膜、１
４・・・・・・ヱミッタ用孔、１０５，２０１……バラ
ジウム蒸着膜、１０６・・・・・・アンチモン燕着膜、
１０７・・・・・・蛙素蒸着膜、１０８・・・・・・ア
ンチモンを含むＮ型再結晶ェピタキシアル層、１０９…
…アンチモンを含むパラジウム桂化物（又はパラジウム
−珪素混合物）、１１０……アンチモンを含む蒸着珪素
、１１１・・・・・・ェミッ夕Ｐ−Ｎ接合、１１２・・
・・・・ベース用孔、１１３……アルミニウム、１１４
……ェミツタ用アルミニウム電極、１１５・・・・・・
ベース用アルミニウム電極、２０２・…・・リンイオン
注入された非晶質珪素。 ア‘函 才？図

Claims (1)

【特許請求の範囲】
1. １ 選択的に孔をあけた絶縁被膜を有するシリコン基板
   上にパラジウムを被着する工程と、該パラジウム上にア
   ンチモンを被着する工程と、該アンチモン上にシリコン
   膜を被着する工程と、パラジウムとシリコンの共晶温度
   以下の温度で熱処理を行う工程と、開口部を含んだ領域
   以外のパラジウム、アンチモン及びシリコンを除去する
   工程とを含むことを特徴とする半導体装置の製造方法。