JPS62126632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62126632A JPS62126632A JP60266951A JP26695185A JPS62126632A JP S62126632 A JPS62126632 A JP S62126632A JP 60266951 A JP60266951 A JP 60266951A JP 26695185 A JP26695185 A JP 26695185A JP S62126632 A JPS62126632 A JP S62126632A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- semiconductor device
- silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 45
- 239000011229 interlayer Substances 0.000 abstract description 10
- 239000002244 precipitate Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に半導体基板
表面の拡散層と配線との接続を行なうコンタクトホール
の形成に改良を施したものである。
表面の拡散層と配線との接続を行なうコンタクトホール
の形成に改良を施したものである。
従来、半導体装置は例えば第２図（ａ）、（ｂ）に示す
如く製造される。
如く製造される。
まず、Ｐ型のシリコン基板１の表面にフィールド酸化膜
２を形成する。つづいて、このフィールド酸化膜２で囲
まれた素子領域上にゲート酸化膜３を介して多結晶シリ
コンからなるゲート電極４を形成する。次いで、前記ゲ
ート電極４をマスクとして素子領域にｎ型不純物を導入
し、Ｎ＋型のソース・ドレイン領域５．６を形成する。
２を形成する。つづいて、このフィールド酸化膜２で囲
まれた素子領域上にゲート酸化膜３を介して多結晶シリ
コンからなるゲート電極４を形成する。次いで、前記ゲ
ート電極４をマスクとして素子領域にｎ型不純物を導入
し、Ｎ＋型のソース・ドレイン領域５．６を形成する。
更に、全面に層間絶縁１１１１７を形成した後、前記ソ
ース・ドレイン領域５．６上の層間絶縁膜７を選択的に
開口しコンタクトホール８を形成する（第２図（ａ）図
示）。しかる後、全面に八２などを蒸着した後、パター
ニングし、コンタクトホール８を介して前記ソース・ド
レイン領域５．６に電気的に接続する配置１９を形成し
、半導体装置を製造する（第２図（ｂ）図示）。
ース・ドレイン領域５．６上の層間絶縁膜７を選択的に
開口しコンタクトホール８を形成する（第２図（ａ）図
示）。しかる後、全面に八２などを蒸着した後、パター
ニングし、コンタクトホール８を介して前記ソース・ド
レイン領域５．６に電気的に接続する配置１９を形成し
、半導体装置を製造する（第２図（ｂ）図示）。
しかしながら、従来技術によれば以下に示す問題点を有
する。ここで、第２図（ａ）において、コンタクトホー
ル８の径をＷ１層間絶縁Ｍ７のコンタクトホール８での
厚みをＬとする。
する。ここで、第２図（ａ）において、コンタクトホー
ル８の径をＷ１層間絶縁Ｍ７のコンタクトホール８での
厚みをＬとする。
即ち、従来技術では、素子が微細化するに従ってコンタ
クトホール８の径が小さくなる。一方、層間絶縁膜７の
厚みＬを縮小することは配線容量の増大につながるとと
もに、素子の規模が大きくなるに従いゲート電極４を多
層で使う必要もでてくるため、厚みＬはあまり縮小され
ずＬ／Ｗが大きくなる。従って、従来技術のようにＡβ
等の金属をコンタクトホール８に形成する方法では、Ｌ
／Ｗが大きくなった場合、コンタクトホール８の底面に
金属が埋め込まれなかったり、コンタクトホール８の上
部のコーナ一部１１で配線９が非常に薄くなり断切れが
発生するという問題が生ずる。
クトホール８の径が小さくなる。一方、層間絶縁膜７の
厚みＬを縮小することは配線容量の増大につながるとと
もに、素子の規模が大きくなるに従いゲート電極４を多
層で使う必要もでてくるため、厚みＬはあまり縮小され
ずＬ／Ｗが大きくなる。従って、従来技術のようにＡβ
等の金属をコンタクトホール８に形成する方法では、Ｌ
／Ｗが大きくなった場合、コンタクトホール８の底面に
金属が埋め込まれなかったり、コンタクトホール８の上
部のコーナ一部１１で配線９が非常に薄くなり断切れが
発生するという問題が生ずる。
なお、これを回避を回避するためＡ℃を厚くつけるとい
う方法が考えられるが、配線容量の増加につながるため
好ましくない。
う方法が考えられるが、配線容量の増加につながるため
好ましくない。
本発明は上記事情に鑑みてなされたもので、断切れや配
線容量の増加を伴うことなく平坦な配線を形成できる半
導体装置の製造方法を提供することを目的とする。
線容量の増加を伴うことなく平坦な配線を形成できる半
導体装置の製造方法を提供することを目的とする。
本発明は、表面に拡散層が形成された半導体基板上に絶
縁膜を形成する工程と、前記拡散層上の絶縁膜にコンタ
クトホールを形成する工程と、前記コンタクトホール内
に半導体層を形成する工程と、この半導体層の上部周辺
に該半導体層と配線を個性する金属パターンを形成する
工程とを具備することを特徴とし、もってコンタクトホ
ールの上部のコーナ一部での断切れや配線容量を増やす
ことなく配線の平坦化を図ったことを骨子とする。
縁膜を形成する工程と、前記拡散層上の絶縁膜にコンタ
クトホールを形成する工程と、前記コンタクトホール内
に半導体層を形成する工程と、この半導体層の上部周辺
に該半導体層と配線を個性する金属パターンを形成する
工程とを具備することを特徴とし、もってコンタクトホ
ールの上部のコーナ一部での断切れや配線容量を増やす
ことなく配線の平坦化を図ったことを骨子とする。
本発明において、半導体層を形成する方法としては、以
下に示す２通りの方法が考えられる。第１の方法は、半
導体基板上に絶縁膜、コンタクトホールを形成した後、
この絶縁膜上にケイ素を含む金属層を堆積した後、熱処
理する方法であり、これにより、コンタクトホールの金
属層と半導体基板の接する部分から該半導体基板を核と
して金属中のケイ素が析出し、コンタクトホール内に半
導体層が形成される。第２の方法は、絶縁膜上に金属を
堆積し、更にこの上に多結晶シリコン層又は非晶質シリ
コン層を堆積した後、熱処理することにより形成する方
法で、上記と同様半導体基板を核として金属中のケイ素
が析出して半導体層が形成される。
下に示す２通りの方法が考えられる。第１の方法は、半
導体基板上に絶縁膜、コンタクトホールを形成した後、
この絶縁膜上にケイ素を含む金属層を堆積した後、熱処
理する方法であり、これにより、コンタクトホールの金
属層と半導体基板の接する部分から該半導体基板を核と
して金属中のケイ素が析出し、コンタクトホール内に半
導体層が形成される。第２の方法は、絶縁膜上に金属を
堆積し、更にこの上に多結晶シリコン層又は非晶質シリ
コン層を堆積した後、熱処理することにより形成する方
法で、上記と同様半導体基板を核として金属中のケイ素
が析出して半導体層が形成される。
以下、本発明の一実施例を第１図（ａ）〜（ｄ）を参照
して説明する。
して説明する。
（１）まず、Ｐ型のシリコン基板２１の表面にフィール
ド酸化膜２２を形成した。つづいて、このフィールド酸
化１１！２２で囲まれた素子領域上に、ゲート酸化膜２
３を介して多結晶シリコンからなるゲート電極２４を形
成した。次いで、このゲート電極２４をマスクとして前
記素子領域にｎ型不純物を導入し、Ｎ＋型のソース・ド
レイン領域２５．２６を形成したく第１図（ａ）図示）
。更に、全面に層間絶縁膜２７を形成した。しかる後、
前記ソース・ドレイン領域２５．２６上の層間絶縁膜２
７を選択的に開口し、コンタクトホール２８を形成した
く第１図（ｂ）図示）。
ド酸化膜２２を形成した。つづいて、このフィールド酸
化１１！２２で囲まれた素子領域上に、ゲート酸化膜２
３を介して多結晶シリコンからなるゲート電極２４を形
成した。次いで、このゲート電極２４をマスクとして前
記素子領域にｎ型不純物を導入し、Ｎ＋型のソース・ド
レイン領域２５．２６を形成したく第１図（ａ）図示）
。更に、全面に層間絶縁膜２７を形成した。しかる後、
前記ソース・ドレイン領域２５．２６上の層間絶縁膜２
７を選択的に開口し、コンタクトホール２８を形成した
く第１図（ｂ）図示）。
（２）次に、全面にシリコンを１０％程度含んだへ２層
２９を形成した。このＡｆ１層２９の厚みは、コンタク
トホール２８の深さと同程度とする。
２９を形成した。このＡｆ１層２９の厚みは、コンタク
トホール２８の深さと同程度とする。
つづいて、４５０℃、３０分〜１時間の条件で熱処理を
行なった。この結果、シリコン基板２１とＡｎ層２８が
接している部分からＡｊ２中のケイ素が析出し、コンタ
クトボール２８内のＡＮｉｌはシリコン層（半導体層）
２９ａとなった（第１図（Ｃ）図示）。ここで、図中の
２９ｂはケイ素が析出しないＡａ層である。なお、温度
条件は４５０℃に限らず、４００〜６００℃の範囲であ
ればよい。この範囲を外れると、ケイ素が十分析出せず
満足な効果が得られない。また、上記シリコン層２９ａ
には、Ａｆｉの固溶限度以上のケイ素が含まれている。
行なった。この結果、シリコン基板２１とＡｎ層２８が
接している部分からＡｊ２中のケイ素が析出し、コンタ
クトボール２８内のＡＮｉｌはシリコン層（半導体層）
２９ａとなった（第１図（Ｃ）図示）。ここで、図中の
２９ｂはケイ素が析出しないＡａ層である。なお、温度
条件は４５０℃に限らず、４００〜６００℃の範囲であ
ればよい。この範囲を外れると、ケイ素が十分析出せず
満足な効果が得られない。また、上記シリコン層２９ａ
には、Ａｆｉの固溶限度以上のケイ素が含まれている。
次いで、例えば塩酸を用いてケイ素が析出しないＡβ層
２９ｂを除去した。ここで、Ａ１層２９から析出したケ
イ素はＰ型になっているため、Ｎ型が必要な領域にはリ
ン拡散又はイオン注入を行なう。更に、全面にＡ℃を蒸
着した後、パターニングして前記シリコン層２９ａに電
気的に接続するＡｆｌパターン３０を形成して該Ａｆｆ
ｉｆｆ−ン３０とシリコン層２９ａとから配線３１を構
成し、半導体装置を製造した（第１図（ｄ）図示）。
２９ｂを除去した。ここで、Ａ１層２９から析出したケ
イ素はＰ型になっているため、Ｎ型が必要な領域にはリ
ン拡散又はイオン注入を行なう。更に、全面にＡ℃を蒸
着した後、パターニングして前記シリコン層２９ａに電
気的に接続するＡｆｌパターン３０を形成して該Ａｆｆ
ｉｆｆ−ン３０とシリコン層２９ａとから配線３１を構
成し、半導体装置を製造した（第１図（ｄ）図示）。
本発明によれば、層間絶縁膜２７にコンタクトホール２
８を開口し、全面にケイ素を含むＡ４２層２９を形成し
た後、所定の条件下で熱処理を行なうことによりコンタ
フトホール２８内に選択的にシリコン層２９ａを形成で
き、かつこのシリコン層２９ａの上部周辺に該シリコン
層２９ａに電気的に接続するＡｆｆパターン３０を重ね
て配線３１を形成できる。従って、従来の様にＬ／Ｗが
大きくなっても、配線３１の一部であるシリコン層２９
ａがコンタクトホール２８内に十分に埋め込まれ、かつ
コンタクトホール２８の上部のコーナ一部での配線３１
の断切れを防止できる。それ故、配線３１を従来と比べ
薄くして配線３１の平坦化ができるとともに、配線３１
一基板２１間、配線３１−配線３１間の容量を低減でき
、素子の高速化にも有効である。
８を開口し、全面にケイ素を含むＡ４２層２９を形成し
た後、所定の条件下で熱処理を行なうことによりコンタ
フトホール２８内に選択的にシリコン層２９ａを形成で
き、かつこのシリコン層２９ａの上部周辺に該シリコン
層２９ａに電気的に接続するＡｆｆパターン３０を重ね
て配線３１を形成できる。従って、従来の様にＬ／Ｗが
大きくなっても、配線３１の一部であるシリコン層２９
ａがコンタクトホール２８内に十分に埋め込まれ、かつ
コンタクトホール２８の上部のコーナ一部での配線３１
の断切れを防止できる。それ故、配線３１を従来と比べ
薄くして配線３１の平坦化ができるとともに、配線３１
一基板２１間、配線３１−配線３１間の容量を低減でき
、素子の高速化にも有効である。
なお、上記実施例ではＡλ中のケイ素を熱処理により析
出する場合について述べたが、これに限定されない。こ
の方法は、第３図に示す如く層間絶縁膜２７にコンタク
トホール２８を形成し、全面にＡβ層４１を形成し、更
に多結晶シリコン１（又は非晶質シリコン層）４２を形
成した後、熱処理することによりコンタクトホール２８
内にシリコン層を形成する方法である。
出する場合について述べたが、これに限定されない。こ
の方法は、第３図に示す如く層間絶縁膜２７にコンタク
トホール２８を形成し、全面にＡβ層４１を形成し、更
に多結晶シリコン１（又は非晶質シリコン層）４２を形
成した後、熱処理することによりコンタクトホール２８
内にシリコン層を形成する方法である。
また、上記実施例では、金属として八βを用いたが、こ
れに限らず、白金（Ｐｔ）、タングステン（Ｗ）、チタ
ン（Ｔ＋）、コバルト（Ｇｏ）、もしくはタンタル（Ｔ
ａ）等の金属でもよい。
れに限らず、白金（Ｐｔ）、タングステン（Ｗ）、チタ
ン（Ｔ＋）、コバルト（Ｇｏ）、もしくはタンタル（Ｔ
ａ）等の金属でもよい。
以上詳述した如く本発明によれば、断切れや配線容置の
増加伴うことなく配線の平坦化が可能な半導体装置の製
造方法を提供できる。
増加伴うことなく配線の平坦化が可能な半導体装置の製
造方法を提供できる。
第１図（ａ）〜（ｄ）は本発明の一実施例に係る半導体
装置の製造方法を製造工程順に示す断面図、第２図（ａ
）、（ｂ）は従来の半導体装置の製造方法を製造工程順
に示す断面図、第３図は本発明の他の実施例に係る半導
体装置の製造方法の説明図である。 ２１・・・Ｐ型のシリコン基板、２２・・・フィールド
酸化膜、２３・・・ゲート酸化膜、２４・・・ゲート電
極、２５・・・Ｎ＋型のソース領域、２６・・・Ｎ＋型
のドレイン領域、２７・・・層間絶縁膜、２８・・・コ
ンタクトホール、２９．２９ ｂ ・Ａ Ｊ２層、２９
ａ−・・シリコン層、３０・・・Ａ℃パターン、３１
・・・配線、４１・・・ＡＲ層、４２・・・多結晶シリ
コン層（非晶質シリコン層）。
装置の製造方法を製造工程順に示す断面図、第２図（ａ
）、（ｂ）は従来の半導体装置の製造方法を製造工程順
に示す断面図、第３図は本発明の他の実施例に係る半導
体装置の製造方法の説明図である。 ２１・・・Ｐ型のシリコン基板、２２・・・フィールド
酸化膜、２３・・・ゲート酸化膜、２４・・・ゲート電
極、２５・・・Ｎ＋型のソース領域、２６・・・Ｎ＋型
のドレイン領域、２７・・・層間絶縁膜、２８・・・コ
ンタクトホール、２９．２９ ｂ ・Ａ Ｊ２層、２９
ａ−・・シリコン層、３０・・・Ａ℃パターン、３１
・・・配線、４１・・・ＡＲ層、４２・・・多結晶シリ
コン層（非晶質シリコン層）。
Claims (7)
- （１）表面に拡散層が形成された半導体基板上に絶縁膜
を形成する工程と、前記拡散層上の絶縁膜にコンタクト
ホールを形成する工程と、前記コンタクトホール内に半
導体層を形成する工程と、この半導体層の上部周辺に該
半導体層と配線を構成する金属パターンを形成する工程
とを具備することを特徴とする半導体装置の製造方法。 - （２）前記半導体層は、前記絶縁膜上にケイ素を含む金
属層を堆積した後、熱処理することにより形成されるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
の製造方法。 - （３）熱処理温度が４００〜６００℃であることを特徴
とする特許請求の範囲第２項記載の半導体装置の製造方
法。 - （４）前記半導体層は、前記絶縁膜上に金属層を堆積し
、更にこの上に多結晶シリコン 又は非晶質シリコン層
を堆積した後、熱処理することにより形成されることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。 - （５）熱処理温度が４００〜６００℃であることを特徴
とする特許請求の範囲第４項記載の半導体装置の製造方
法。 - （６）前記半導体層中に該半導体層中の金属の固溶限度
以上のケイ素が含まれることを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 - （７）前記半導体層中に、アルミニウム、白金、タング
ステン、チタン、コバルト、もしくはタンタルが含まれ
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266951A JPS62126632A (ja) | 1985-11-27 | 1985-11-27 | 半導体装置の製造方法 |
| EP86309132A EP0228183A3 (en) | 1985-11-27 | 1986-11-21 | Method for manufacturing semiconductor device |
| KR1019860009952A KR910001191B1 (ko) | 1985-11-27 | 1986-11-25 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266951A JPS62126632A (ja) | 1985-11-27 | 1985-11-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126632A true JPS62126632A (ja) | 1987-06-08 |
Family
ID=17437952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266951A Pending JPS62126632A (ja) | 1985-11-27 | 1985-11-27 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0228183A3 (ja) |
| JP (1) | JPS62126632A (ja) |
| KR (1) | KR910001191B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135728A (ja) * | 1988-11-16 | 1990-05-24 | Toshiba Corp | 半導体装置の製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105529A (ja) * | 1987-10-19 | 1989-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| DE68919348T2 (de) * | 1989-04-18 | 1995-04-20 | Toshiba Kawasaki Kk | Verfahren zum Herstellen einer mit Störatomen dotierten, selektiv gewachsenen Siliziumschicht. |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130169A (en) * | 1975-05-07 | 1976-11-12 | Nec Corp | Semiconductor device |
| JPS60254725A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 集積回路のコンタクト形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4392299A (en) * | 1981-01-08 | 1983-07-12 | Rca Corporation | Method of manufacturing low resistance gates and interconnections |
| JPS584924A (ja) * | 1981-07-01 | 1983-01-12 | Hitachi Ltd | 半導体装置の電極形成方法 |
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE3218309A1 (de) * | 1982-05-14 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von integrierten mos-feldeffekttransistoren mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene |
| WO1984001471A1 (en) * | 1982-09-30 | 1984-04-12 | Advanced Micro Devices Inc | An aluminum-metal silicide interconnect structure for integrated circuits and method of manufacture thereof |
| DE3580192D1 (de) * | 1984-06-02 | 1990-11-29 | Fujitsu Ltd | Verfahren zum herstellen eines kontaktes fuer eine halbleiteranordnung. |
-
1985
- 1985-11-27 JP JP60266951A patent/JPS62126632A/ja active Pending
-
1986
- 1986-11-21 EP EP86309132A patent/EP0228183A3/en not_active Withdrawn
- 1986-11-25 KR KR1019860009952A patent/KR910001191B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130169A (en) * | 1975-05-07 | 1976-11-12 | Nec Corp | Semiconductor device |
| JPS60254725A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 集積回路のコンタクト形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135728A (ja) * | 1988-11-16 | 1990-05-24 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870005468A (ko) | 1987-06-09 |
| KR910001191B1 (ko) | 1991-02-25 |
| EP0228183A2 (en) | 1987-07-08 |
| EP0228183A3 (en) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| KR100189963B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR900001652B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2000021892A (ja) | 半導体装置の製造方法 | |
| JPS58124243A (ja) | 半導体装置の製造方法 | |
| JP2894740B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPS62126632A (ja) | 半導体装置の製造方法 | |
| JP3173472B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0774268A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2712401B2 (ja) | 半導体装置の製造方法 | |
| JP2679146B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3376611B2 (ja) | 半導体装置の製造方法 | |
| CN110391185A (zh) | 制作半导体元件的方法 | |
| JPH0142147B2 (ja) | ||
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPH0322474A (ja) | 半導体装置の製造方法 | |
| US20040206998A1 (en) | Semiconductor device having a roughened surface electrode and method of manufacturing the same | |
| JPH07321205A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0555509A (ja) | 半導体装置及びその製造方法 | |
| JPH1041245A (ja) | 半導体装置の製造方法 | |
| JPH04299564A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH01290255A (ja) | 半導体記憶装置およびその製造方法 | |
| CN110391233A (zh) | 半导体元件及其制作方法 | |
| JPH02292866A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 |