JPS5893221A - 半導体薄膜構造とその製造方法 - Google Patents
半導体薄膜構造とその製造方法Info
- Publication number
- JPS5893221A JPS5893221A JP56190628A JP19062881A JPS5893221A JP S5893221 A JPS5893221 A JP S5893221A JP 56190628 A JP56190628 A JP 56190628A JP 19062881 A JP19062881 A JP 19062881A JP S5893221 A JPS5893221 A JP S5893221A
- Authority
- JP
- Japan
- Prior art keywords
- film
- single crystal
- crystal
- amorphous
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 title claims description 15
- 239000013078 crystal Substances 0.000 claims abstract description 48
- 239000010408 film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 23
- 239000007790 solid phase Substances 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 241000257465 Echinoidea Species 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/901—Levitation, reduced gravity, microgravity, space
- Y10S117/902—Specified orientation, shape, crystallography, or size of seed or substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/123—Polycrystalline diffuse anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/154—Solid phase epitaxy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は単結晶表面の一部に存在する絶縁性薄膜上に、
半導体表面から単結晶半導体薄膜を延在せしめる構造と
その製造方法に関する。
半導体表面から単結晶半導体薄膜を延在せしめる構造と
その製造方法に関する。
従来技術とその問題徹
絶縁基板上の単結晶薄膜は5OS(サファイアトのシリ
コン)の例でも判るように次のような利点を有する。(
り薄膜を島状に分離し又は誘電体分離により素子間の分
離が容易1士つ完全に出来る。(り拡散、イオン注入等
で不純物を絶縁膜界面まで導入するときはp−n接合の
面積を著しく小さく出来るため浮遊容量が従って小さく
高速動作が可能。
コン)の例でも判るように次のような利点を有する。(
り薄膜を島状に分離し又は誘電体分離により素子間の分
離が容易1士つ完全に出来る。(り拡散、イオン注入等
で不純物を絶縁膜界面まで導入するときはp−n接合の
面積を著しく小さく出来るため浮遊容量が従って小さく
高速動作が可能。
(りこの薄膜上にMOSインバータを作るときは基板バ
イアス効果がないことからスイッチング速度が大きい等
である。絶縁基板が半導体単結晶上の誘電体薄膜であり
、その開孔部で一醍体薄膜上の半導体膜と基板半導体と
連結する構造の場合、子導体基板からの電気抵抗が単結
晶のため低いといっだ利点があり、抵抗の高い多結晶を
堆積したものより優れている。
イアス効果がないことからスイッチング速度が大きい等
である。絶縁基板が半導体単結晶上の誘電体薄膜であり
、その開孔部で一醍体薄膜上の半導体膜と基板半導体と
連結する構造の場合、子導体基板からの電気抵抗が単結
晶のため低いといっだ利点があり、抵抗の高い多結晶を
堆積したものより優れている。
このような薄膜構造は最近発達したレーザーアニール法
で部分的に可能となっている。すなわち第1図に示す様
に堆積SIとして真空蒸着のアモルファスSIケF記単
結晶(開面および1f4接5lot t121 hに延
在して堆積し、固相成長せしめることによりまず単結晶
上をエピタキシャル単結晶化し、次に8IO*ヒアモル
ファスSIt+3+をも横方向から単結晶化スル方法で
ある。アモルファスSIの代りに多結晶3iを堆積後、
SI等をイオン注入してアモルファス化しても良い。そ
して、成長温度を5〜600−0と低くすることが出来
、S’Ox下に形成した素子に損傷を与えないといった
利点を有する。しかし、単結晶アモルファスSiがエビ
タキンヤル成長し、これが横方向に延びて事納晶化が進
行する一方で絶縁膜上や膜端部で基板Siの方位と関係
のない結晶が発生し、絶縁膜上は、基板と連続格子を有
する単結晶と、多結晶゛が混在し、特に絶縁膜端では、
単結晶上で垂直にエビタギシャル成長した結晶が方向を
変えて横方向に成長せねばならない為か、これを基点と
して基板と無関係な方位の結晶が発生i−易いことが判
った。 1 発明の目的 本発明は上記事情yc鑑みて為されたもので、均一な単
結晶薄膜を得る事を目的とする。
で部分的に可能となっている。すなわち第1図に示す様
に堆積SIとして真空蒸着のアモルファスSIケF記単
結晶(開面および1f4接5lot t121 hに延
在して堆積し、固相成長せしめることによりまず単結晶
上をエピタキシャル単結晶化し、次に8IO*ヒアモル
ファスSIt+3+をも横方向から単結晶化スル方法で
ある。アモルファスSIの代りに多結晶3iを堆積後、
SI等をイオン注入してアモルファス化しても良い。そ
して、成長温度を5〜600−0と低くすることが出来
、S’Ox下に形成した素子に損傷を与えないといった
利点を有する。しかし、単結晶アモルファスSiがエビ
タキンヤル成長し、これが横方向に延びて事納晶化が進
行する一方で絶縁膜上や膜端部で基板Siの方位と関係
のない結晶が発生し、絶縁膜上は、基板と連続格子を有
する単結晶と、多結晶゛が混在し、特に絶縁膜端では、
単結晶上で垂直にエビタギシャル成長した結晶が方向を
変えて横方向に成長せねばならない為か、これを基点と
して基板と無関係な方位の結晶が発生i−易いことが判
った。 1 発明の目的 本発明は上記事情yc鑑みて為されたもので、均一な単
結晶薄膜を得る事を目的とする。
発明の概璧
即ち本発明は、立方晶牟結晶半導体基板表面に選択形成
した被膜の辺方向が<100>或は(211ン方向と直
角になる様にしたものである。
した被膜の辺方向が<100>或は(211ン方向と直
角になる様にしたものである。
発明の効果
アモルファス状態の立方晶半導体は、<100ン或いは
<211>方向に固相エビタキノヤル成長し易くこの様
に被膜の辺方向が(100>或は<211>に直角にな
る様に選ぶことにより、半導体基板から固相エビタキン
ヤル成長した結晶は被膜上に連続形成されたアモルファ
ス半導体を速やかに単結晶化するので、先述多結晶が生
じ難く均一な単結晶膜を得る事が出来る。
<211>方向に固相エビタキノヤル成長し易くこの様
に被膜の辺方向が(100>或は<211>に直角にな
る様に選ぶことにより、半導体基板から固相エビタキン
ヤル成長した結晶は被膜上に連続形成されたアモルファ
ス半導体を速やかに単結晶化するので、先述多結晶が生
じ難く均一な単結晶膜を得る事が出来る。
発明の実施例
以下、本発明の実施例を図面を参照しながら詳述する。
〔実施例1〕 :′□
第2図に示す様に、オリエンチー7ヨ7カツト方向が(
110)方向を持つ(111) Siつ■二・・−Qυ
を用意し、乾燥酸素中1000’Oで2.5時間程度酸
化し約1()(川λの熱酸化膜(sio+)−2を形成
する。オリエンテーションカット方向すなわち(110
)方向に平行に巾3μmの開孔溝が出来るよう、光蝕刻
で酸化膜(シzをエッチオフする。エッチしないS*O
I巾は(支)μmであった。開孔部81の表面処理を良
く行ない清浄化し、この構造のウニ・・上に減圧CVD
で多結晶81膜を3000λ堆積する。1000’Oで
側分熱処理後、射影飛程が単結晶、多結晶界面になる様
な、200 KVで5 X 1016/cmのSLイオ
ン注入を行ない堆積多結晶をアモルファス化する。との
ウエノ・金歯中で600’0.6000分熱処理した。
110)方向を持つ(111) Siつ■二・・−Qυ
を用意し、乾燥酸素中1000’Oで2.5時間程度酸
化し約1()(川λの熱酸化膜(sio+)−2を形成
する。オリエンテーションカット方向すなわち(110
)方向に平行に巾3μmの開孔溝が出来るよう、光蝕刻
で酸化膜(シzをエッチオフする。エッチしないS*O
I巾は(支)μmであった。開孔部81の表面処理を良
く行ない清浄化し、この構造のウニ・・上に減圧CVD
で多結晶81膜を3000λ堆積する。1000’Oで
側分熱処理後、射影飛程が単結晶、多結晶界面になる様
な、200 KVで5 X 1016/cmのSLイオ
ン注入を行ない堆積多結晶をアモルファス化する。との
ウエノ・金歯中で600’0.6000分熱処理した。
其の後、基板単結晶側からエッチ1−てウエノ・厚をう
す<1.sIo、上堆積Siを透過亀子顕微鏡で観察し
た1、その結果S+Om上面檀の約80係が(111)
而の単結晶薄膜であった。残りの約20%は5ift上
および5hot帯の端部で結晶核生成が起ったと見られ
る。基板と無関係な方位の結晶粒であった(> 810
m帯方向が(1io)方向から5゜以トずれるとs i
ot上の(111)面の単結晶薄膜部分が減少するのが
観察された。S 10 宜帯方向が〔1〒0〕方向と垂
直方向すなわち(112)方向即ち〈211ン方向の場
合510.上の(ill)方位の単結晶薄膜部分は5f
)%であった。これは5lot帯端より横方向に固相エ
ピタキシャル成長が起る際に帯長さ方向と垂直に成長の
早い(1123方向がある場合に横方向固相エピタキシ
ャル成長が具合良く行われることを示すものと言える。
す<1.sIo、上堆積Siを透過亀子顕微鏡で観察し
た1、その結果S+Om上面檀の約80係が(111)
而の単結晶薄膜であった。残りの約20%は5ift上
および5hot帯の端部で結晶核生成が起ったと見られ
る。基板と無関係な方位の結晶粒であった(> 810
m帯方向が(1io)方向から5゜以トずれるとs i
ot上の(111)面の単結晶薄膜部分が減少するのが
観察された。S 10 宜帯方向が〔1〒0〕方向と垂
直方向すなわち(112)方向即ち〈211ン方向の場
合510.上の(ill)方位の単結晶薄膜部分は5f
)%であった。これは5lot帯端より横方向に固相エ
ピタキシャル成長が起る際に帯長さ方向と垂直に成長の
早い(1123方向がある場合に横方向固相エピタキシ
ャル成長が具合良く行われることを示すものと言える。
この様にして形成したs io、上SI膜(ハ)に第3
図のようにチャネル長およびチャネル中央々4および6
μmのnチャネルMO8)ランラスタ(31)を製作l
−だ。単結晶膜部分に形成されたトランジスタの電子電
界効果易動度μFBの最大は500 ffl/v 、
s ecで、パルクル型(111) s1上に形成され
たnチャネルMO8)ランラスタのμ、Bの最大値65
07/v−secに近い値であった。
図のようにチャネル長およびチャネル中央々4および6
μmのnチャネルMO8)ランラスタ(31)を製作l
−だ。単結晶膜部分に形成されたトランジスタの電子電
界効果易動度μFBの最大は500 ffl/v 、
s ecで、パルクル型(111) s1上に形成され
たnチャネルMO8)ランラスタのμ、Bの最大値65
07/v−secに近い値であった。
〔実施例2〕
次に(110)ウェハに適用した結果を述べる(第4図
)。(110)ウェハ(41)を前述と同じく乾燥酸素
で酸化しxoooAの酸化膜02)を形成、オリエンテ
ーションカッ) (110)方向に平行に巾3μmの開
孔溝が出来るよう、光蝕刻で酸化膜02)をエッチオフ
する。残したs iox部11】は前回機関μmである
。
)。(110)ウェハ(41)を前述と同じく乾燥酸素
で酸化しxoooAの酸化膜02)を形成、オリエンテ
ーションカッ) (110)方向に平行に巾3μmの開
孔溝が出来るよう、光蝕刻で酸化膜02)をエッチオフ
する。残したs iox部11】は前回機関μmである
。
■■r’ : N20 = 1 : tooの水f6液
でウェハを処理した後水溶液を払い落し、真空蒸着装置
に入れlX10’”forrに真空引きを行なった0電
子ビ一ム蒸着で81を毎秒15大の速度で3000!蒸
着した。このウェハを600°0で6000分NI中で
熱処理を行ない同相エピタキシャル成長させた。実施例
1と同じくウニ・・の裏面よりエッチして薄くし透過電
子顕微鏡で観察した。その結果sio雪上の5ifIN
の約85チが(110)の単結晶膜で開孔部の単結晶基
板部と連続していた。残りの加係の部分は3〜20μm
の結晶粒であるがその方位、配向は基板(110)とは
関係のない多結晶部分であった。開孔溝方向をオリエン
テーションカット方向すなわち〔1丁O〕方向から少し
づつ傾けて行き、約6°を越えるとSlO*単結晶部が
減少する事が判−た。開孔溝方向が〔1丁0〕と直角方
向になると5iot上単結晶S1部分は約50%に減少
した。
でウェハを処理した後水溶液を払い落し、真空蒸着装置
に入れlX10’”forrに真空引きを行なった0電
子ビ一ム蒸着で81を毎秒15大の速度で3000!蒸
着した。このウェハを600°0で6000分NI中で
熱処理を行ない同相エピタキシャル成長させた。実施例
1と同じくウニ・・の裏面よりエッチして薄くし透過電
子顕微鏡で観察した。その結果sio雪上の5ifIN
の約85チが(110)の単結晶膜で開孔部の単結晶基
板部と連続していた。残りの加係の部分は3〜20μm
の結晶粒であるがその方位、配向は基板(110)とは
関係のない多結晶部分であった。開孔溝方向をオリエン
テーションカット方向すなわち〔1丁O〕方向から少し
づつ傾けて行き、約6°を越えるとSlO*単結晶部が
減少する事が判−た。開孔溝方向が〔1丁0〕と直角方
向になると5iot上単結晶S1部分は約50%に減少
した。
これは、開孔溝方向が(110)方向のとき、単結晶開
孔部分から5ill Fへの方向がこれと直角の(00
1)即ち(IQQ)方向となるので成長容易な方向であ
り且つ(110)面がその場合の成長しやすい組合せ面
方位であるのでStow−ヒへの単結晶化が良く行なわ
れたものと考えられる。
孔部分から5ill Fへの方向がこれと直角の(00
1)即ち(IQQ)方向となるので成長容易な方向であ
り且つ(110)面がその場合の成長しやすい組合せ面
方位であるのでStow−ヒへの単結晶化が良く行なわ
れたものと考えられる。
〔実施例3〕
次に(100)ウエノ・を使用しfc911を述べる(
第5図)。(100)ウニ・・(51)を前同様熱酸化
により1000λの酸化膜(52)を成長せしめ、3μ
m巾の開孔溝を加μm巾の5101帯(52)を介して
形成する。実施例1と同じ表面処理を行ない、真空蒸着
でアモルファス81を3000に堆積した。590 ’
0 、6000分、N2中で熱処理し、固相エピタキシ
ャル成長させ、透過電子顕微鏡で観測した。開孔溝方向
が(001)方向であるときは5101上S1薄膜は約
85%が(100)単結晶であり、開孔部基板単結晶と
連続であ昏っだ。
第5図)。(100)ウニ・・(51)を前同様熱酸化
により1000λの酸化膜(52)を成長せしめ、3μ
m巾の開孔溝を加μm巾の5101帯(52)を介して
形成する。実施例1と同じ表面処理を行ない、真空蒸着
でアモルファス81を3000に堆積した。590 ’
0 、6000分、N2中で熱処理し、固相エピタキシ
ャル成長させ、透過電子顕微鏡で観測した。開孔溝方向
が(001)方向であるときは5101上S1薄膜は約
85%が(100)単結晶であり、開孔部基板単結晶と
連続であ昏っだ。
しかじ開孔溝方向が(001)方向からずれるとこの割
合は減少1〜、(011)方向となると約50係となっ
たO :::。
合は減少1〜、(011)方向となると約50係となっ
たO :::。
この様に、<100ン或いは(211/一方向と直角な
辺を持つ様に絶縁膜を設けておくことによりエピタキシ
ャル成長が速やかに進み、単結晶膜の均一性を高める事
が出来る。
辺を持つ様に絶縁膜を設けておくことによりエピタキシ
ャル成長が速やかに進み、単結晶膜の均一性を高める事
が出来る。
上記実施例では絶縁膜を一部に設けたが、ウェハ全面を
単結晶化するには、例えばウェハ全面に絶縁膜をストラ
イブ状に設ければ良い。
単結晶化するには、例えばウェハ全面に絶縁膜をストラ
イブ状に設ければ良い。
以Fの説明では基板の面は(1to)、 (tto )
、 (too)について述べたが、 (100:>や<
211ンを含む面はこれに限らない事は言うまでもない
。又、3iの他、同様な結晶構造を有する()eにも適
用出来、これらダイヤモンド形結晶の他、■−v族半導
体のような閲岨鉛鉱形結晶でも同様の効果を有する。即
ち立方晶半導体であれば良い。
、 (too)について述べたが、 (100:>や<
211ンを含む面はこれに限らない事は言うまでもない
。又、3iの他、同様な結晶構造を有する()eにも適
用出来、これらダイヤモンド形結晶の他、■−v族半導
体のような閲岨鉛鉱形結晶でも同様の効果を有する。即
ち立方晶半導体であれば良い。
上記実施例では絶縁膜として酸化膜について述べたが、
窒化膜等、他の被膜でも良いし、半導体絶縁膜で充填す
る様にしても良い。又、半導体膜被層に際L 、アモル
ファス又は多結晶半導体を堆積させたが、気相エピタキ
シャル成長により開口部には単結晶を、絶縁膜上には多
結晶半導体を成長させ、其の後、イオン注入により全体
をアモルファス化してから固相成長させる事も出来る。
窒化膜等、他の被膜でも良いし、半導体絶縁膜で充填す
る様にしても良い。又、半導体膜被層に際L 、アモル
ファス又は多結晶半導体を堆積させたが、気相エピタキ
シャル成長により開口部には単結晶を、絶縁膜上には多
結晶半導体を成長させ、其の後、イオン注入により全体
をアモルファス化してから固相成長させる事も出来る。
その際、開孔部上に半導体膜が周囲より厚く被着された
時は、イオン注入後、開口部下層にアモルファス化され
ない単結晶層が残ることになるが、この単結晶層も基板
表面とみなすことができる。又適当な基板表面に単結晶
膜を形成した半導体基板にも本発明を適用する事が出来
る。又、レーザービーム等、エネルギービーム照射によ
り固相エピタキシャル成長させる様にしても良い。
時は、イオン注入後、開口部下層にアモルファス化され
ない単結晶層が残ることになるが、この単結晶層も基板
表面とみなすことができる。又適当な基板表面に単結晶
膜を形成した半導体基板にも本発明を適用する事が出来
る。又、レーザービーム等、エネルギービーム照射によ
り固相エピタキシャル成長させる様にしても良い。
上記実施例では−1−のみの単結晶化について述べたが
、これを繰り返して単結晶膜を絶縁膜を介して多層に積
層すれば3次元構造のICを製作する事が出来る。
、これを繰り返して単結晶膜を絶縁膜を介して多層に積
層すれば3次元構造のICを製作する事が出来る。
第1図は従来例を説明する為の断面図、第2図第3図、
第4図及び第5図は本発明の詳細な説明する為の図であ
る。 ji’!2 図 [ty2] 第4図 第5図 114−
第4図及び第5図は本発明の詳細な説明する為の図であ
る。 ji’!2 図 [ty2] 第4図 第5図 114−
Claims (1)
- +1.l半導体単結晶基板と、この基板表面に形成され
、<100>或いは<21D方向に直角な辺を持つ絶縁
膜上、前記基板表面から絶縁膜上に区って形成(2)半
導体単結晶基板表面に<100ン或いは(211)方向
に直角な辺を持つ被膜を形成する工程と、前記基板表面
から被膜上に暇って立方晶半導体のアモルファス薄膜を
形成する工程と、アニールにより前記アモルファス薄膜
を基板側から固相エピタキンヤル成長して単結晶化する
工程とを備えて成る事を特徴とする半導体薄膜構造の製
造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190628A JPS5893221A (ja) | 1981-11-30 | 1981-11-30 | 半導体薄膜構造とその製造方法 |
DE8282306230T DE3275884D1 (en) | 1981-11-30 | 1982-11-23 | A method for forming monocrystalline semiconductor film on insulating film |
EP82306230A EP0080851B1 (en) | 1981-11-30 | 1982-11-23 | A method for forming monocrystalline semiconductor film on insulating film |
US06/445,265 US4500388A (en) | 1981-11-30 | 1982-11-29 | Method for forming monocrystalline semiconductor film on insulating film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190628A JPS5893221A (ja) | 1981-11-30 | 1981-11-30 | 半導体薄膜構造とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5893221A true JPS5893221A (ja) | 1983-06-02 |
Family
ID=16261228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56190628A Pending JPS5893221A (ja) | 1981-11-30 | 1981-11-30 | 半導体薄膜構造とその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4500388A (ja) |
EP (1) | EP0080851B1 (ja) |
JP (1) | JPS5893221A (ja) |
DE (1) | DE3275884D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61502922A (ja) * | 1984-08-01 | 1986-12-11 | アメリカン テレフオン アンド テレグラフ カムパニ− | 絶縁体上の半導体(soi)デバイス及びsoi ic製作法 |
JPS62206819A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置 |
JPS62206817A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
FR2547954B1 (fr) * | 1983-06-21 | 1985-10-25 | Efcis | Procede de fabrication de composants semi-conducteurs isoles dans une plaquette semi-conductrice |
GB8504726D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
DE3779672T2 (de) * | 1986-03-07 | 1993-01-28 | Iizuka Kozo | Verfahren zum herstellen einer monokristallinen halbleiterschicht. |
JPS62206816A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体結晶層の製造方法 |
US4849371A (en) * | 1986-12-22 | 1989-07-18 | Motorola Inc. | Monocrystalline semiconductor buried layers for electrical contacts to semiconductor devices |
US5248630A (en) * | 1987-07-27 | 1993-09-28 | Nippon Telegraph And Telephone Corporation | Thin film silicon semiconductor device and process for producing thereof |
JPH07114184B2 (ja) * | 1987-07-27 | 1995-12-06 | 日本電信電話株式会社 | 薄膜形シリコン半導体装置およびその製造方法 |
US4914053A (en) * | 1987-09-08 | 1990-04-03 | Texas Instruments Incorporated | Heteroepitaxial selective-area growth through insulator windows |
US4900591A (en) * | 1988-01-20 | 1990-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | Method for the deposition of high quality silicon dioxide at low temperature |
US4997780A (en) * | 1988-09-21 | 1991-03-05 | Ncr Corporation | Method of making CMOS integrated devices in seeded islands |
US5182233A (en) * | 1989-08-02 | 1993-01-26 | Kabushiki Kaisha Toshiba | Compound semiconductor pellet, and method for dicing compound semiconductor wafer |
US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
US5849601A (en) * | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR950013784B1 (ko) * | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US7115902B1 (en) | 1990-11-20 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
US7098479B1 (en) | 1990-12-25 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
US5373803A (en) * | 1991-10-04 | 1994-12-20 | Sony Corporation | Method of epitaxial growth of semiconductor |
JP3120200B2 (ja) * | 1992-10-12 | 2000-12-25 | セイコーインスツルメンツ株式会社 | 光弁装置、立体画像表示装置および画像プロジェクタ |
US7081938B1 (en) * | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
DE19802131B4 (de) * | 1998-01-21 | 2007-03-15 | Robert Bosch Gmbh | Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material |
US6598985B2 (en) * | 2001-06-11 | 2003-07-29 | Nanogear | Optical mirror system with multi-axis rotational control |
KR100487426B1 (ko) * | 2001-07-11 | 2005-05-04 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법 |
JP2004014856A (ja) * | 2002-06-07 | 2004-01-15 | Sharp Corp | 半導体基板の製造方法及び半導体装置の製造方法 |
JP4603845B2 (ja) * | 2004-10-12 | 2010-12-22 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
US20060113596A1 (en) * | 2004-12-01 | 2006-06-01 | Samsung Electronics Co., Ltd. | Single crystal substrate and method of fabricating the same |
EP1677371A1 (en) | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Dual resistance heater for phase change devices and manufacturing method thereof |
JP4807081B2 (ja) * | 2006-01-16 | 2011-11-02 | ソニー株式会社 | GaN系化合物半導体から成る下地層の形成方法、並びに、GaN系半導体発光素子の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4147584A (en) * | 1977-12-27 | 1979-04-03 | Burroughs Corporation | Method for providing low cost wafers for use as substrates for integrated circuits |
JPS566444A (en) * | 1979-06-28 | 1981-01-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Production of semiconductor device |
JPS5667923A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Preparation method of semiconductor system |
JPS5673697A (en) * | 1979-11-21 | 1981-06-18 | Hitachi Ltd | Manufacture of single crystal thin film |
JPS5734331A (en) * | 1980-08-11 | 1982-02-24 | Toshiba Corp | Manufacture of semiconductor device |
DE3126050A1 (de) * | 1981-07-02 | 1983-01-13 | Hanno Prof. Dr. 2000 Hamburg Schaumburg | Verfahren zur erzeugung monokristalliner oder grobpolykristalliner schichten |
JPS5823431A (ja) * | 1981-08-04 | 1983-02-12 | Mitsubishi Electric Corp | 半導体基体の製作方法 |
-
1981
- 1981-11-30 JP JP56190628A patent/JPS5893221A/ja active Pending
-
1982
- 1982-11-23 DE DE8282306230T patent/DE3275884D1/de not_active Expired
- 1982-11-23 EP EP82306230A patent/EP0080851B1/en not_active Expired
- 1982-11-29 US US06/445,265 patent/US4500388A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5544789A (en) * | 1978-09-27 | 1980-03-29 | Nec Corp | Formation of mono-crystal semiconductor layer |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61502922A (ja) * | 1984-08-01 | 1986-12-11 | アメリカン テレフオン アンド テレグラフ カムパニ− | 絶縁体上の半導体(soi)デバイス及びsoi ic製作法 |
JPS62206819A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置 |
JPS62206817A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0080851A3 (en) | 1984-12-27 |
EP0080851B1 (en) | 1987-03-25 |
EP0080851A2 (en) | 1983-06-08 |
DE3275884D1 (en) | 1987-04-30 |
US4500388A (en) | 1985-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
JPS6159853A (ja) | シリコン結晶体構造 | |
JPH05217893A (ja) | 半導体基材の作製方法 | |
JPH01722A (ja) | 半導体基材の製造方法 | |
JPS62570B2 (ja) | ||
JPH0475649B2 (ja) | ||
JPS60144949A (ja) | 半導体装置の製造方法 | |
JPS59134819A (ja) | 半導体基板の製造方法 | |
JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
JPH0669430A (ja) | 半導体装置の製造方法 | |
JP2981777B2 (ja) | 半導体基板の製造方法 | |
JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
JPS6193618A (ja) | 半導体集積回路装置 | |
JP2793241B2 (ja) | Soi形成法 | |
JPH0228560B2 (ja) | Tanketsushoshirikonmakukeiseiho | |
JPS61131525A (ja) | 分子線エピタキシヤル成長法 | |
JPS6131387A (ja) | 気相エピタキシヤル成長法 | |
JPS58180019A (ja) | 半導体基体およびその製造方法 | |
JPH04192322A (ja) | 結晶物品の形成方法 | |
JPS5948532B2 (ja) | 半導体装置の製造方法 | |
JPH07211602A (ja) | 半導体基体の製造方法 | |
JPH03211739A (ja) | 接合型電界効果トランジスタ装置及びその製造方法 | |
JPH0136971B2 (ja) |