JPS62206819A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62206819A
JPS62206819A JP4847186A JP4847186A JPS62206819A JP S62206819 A JPS62206819 A JP S62206819A JP 4847186 A JP4847186 A JP 4847186A JP 4847186 A JP4847186 A JP 4847186A JP S62206819 A JPS62206819 A JP S62206819A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
semiconductor
film
stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4847186A
Other languages
English (en)
Other versions
JPH0652712B2 (ja
Inventor
Kazuyuki Sugahara
和之 須賀原
Tadashi Nishimura
正 西村
Shigeru Kusunoki
茂 楠
Yasuaki Inoue
靖朗 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61048471A priority Critical patent/JPH0652712B2/ja
Priority to EP87103146A priority patent/EP0235819B1/en
Priority to DE8787103146T priority patent/DE3779672T2/de
Priority to US07/022,717 priority patent/US4822752A/en
Publication of JPS62206819A publication Critical patent/JPS62206819A/ja
Priority to US07/587,500 priority patent/US5371381A/en
Publication of JPH0652712B2 publication Critical patent/JPH0652712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置、特に、絶縁体上に半導体単結晶
膜を形成し、この単結晶膜を基板としてトランジスタを
形成する構造の半導体装置において、絶縁体層上に高品
質かつ大面積の単結晶半導体層を形成することのできる
半導体装置に関する。
[従来の技術] 半導体装置の高速化、高密度化を実現するため。
回路素子を誘電体で電気的に分離して浮遊容量の少ない
半導体集積回路を製造する試み、また回路素子を立体的
に積層するいわゆる3次元回路素子を製造する試みがな
されており、その一方法として絶縁体層上に半導体単結
晶層を形成し、この半導体単結晶層内に回路素子を構成
する方法がある。
この半導体単結晶層を形成する方法の1つとして、絶縁
体上に多結晶または非晶質の半導体層を堆積し、その表
面にレーザ光、電子線などのエネルギー線を照射するこ
とによって表面層の半導体層のみを加熱し、非晶質また
は多結晶の半導体層を溶融、再結晶化させることにより
単ItI晶の半導体層を形成する方法がある。
第3八図ないし第3C図は従来の、絶縁体膜上に単結晶
半導体膜を製造する方法を示すための図であり、第3A
図は従来の半導体装置の平面構造を示し、第3B図は第
3A図のI−I線に沿った断面構造およびレーザ走査方
向を示す図であり、第3C図は第3A図のIr−U線に
沿った断面構造、、、、1−示す図である。以下、第3
八図ないし第3C図:、“青参照して従来の半導体装置
の構成および絶縁体””+ 、−膜上へ単結晶半導体層を製造する方法について説1
、−明する。
従来の半導体装置は、(100)面((001)面また
はその等価な結晶面)を主面とするシリコンからなる単
結晶半導体基板11と、単結晶シリコン基板11の主面
上に、その一部に長手状開口PA23を有する厚い二酸
化シリコンからなる絶縁袋である酸化II!112と1
、酸化111112上および開口部23上に形成され、
レーザ光15によって溶融されるべき多結晶シリコンg
113と、多結晶シリコン膜13上に、その長さ方向が
シリコン単結晶基板11の(001)面上の<110>
方向(正確にはく1TO〉方向)に設定され、幅約5μ
m1間隔約10μlで周期的にストライプ状に形成され
るたとえばシリコン窒化膜からなる反射防止膜41とか
ら構成される。酸化膜12に設けられた長手状開口部2
3は、シリコン単結晶基板11の(001)面上のく1
10ン方向に設けられ、この部分において、ti1結晶
結晶9冫32は酸化摸12表面まで露出する16反射防
止!1141は、レーザ光15照射時に多結晶シリコン
讃13内の温度分布を制御して一方方向の結晶成長く開
口部23を通じた下地基板単結晶を種とするエビ第3B
図の矢印X方向、すなわち単結晶シリコン基板11の(
Ool)主面上の<110>方向に走査される。次に第
3A図ないし第3C図を参照して多結晶シリコン層13
を単結晶化する方法について説明する。
長手状間口部23上およびjい酸化1112上の多結晶
シリコン膜13をレーザ光15の照射により溶融させ、
さらにこの溶融を長手状開口部23の下地単結晶シリコ
ン基板11の表面まで及ばせることにより、溶融部30
が固化,再結晶化する際に、長手状開口部23の下地単
結晶シリコン基板11を種とするエピタキシャル成長が
生じ多結晶シリコン9!J 1 3が単結晶化する9,
ここで多結晶シリコンMW 1 3 J二(こ六qけら
れたストライプ状のシリコン窒化膜からなる反射防止[
41は、レーザ光の走査方向く矢印X方向)に対し横方
向の温度を上昇させ、溶融部30が同化,再結晶化する
際に、多結晶シリコンl!I 1 3に存在する唯多な
結晶核を種とする結晶成長を抑制し多結晶シリコン幌1
3の溶融部30の結晶成長が必ず間口部23の下地の多
結晶シリコンIIIを積とするエピタキシ“、゛yル成
長のみが生じるように、その幅1間隔および1llJ9
Nが設定されている。したがって、レーザ光! 15で多結晶シリコンffW13を照射しながら矢印X
方向に走査すると、多結晶シリコン11113が溶融さ
れて溶鵬部30が形成され、この溶融部30から走査方
向、すなわち矢印X方向にエピタキシャル成長が連続し
て生じ、絶縁膜としての酸化嗅12上まで下地単結晶シ
リコン基板の有する面方位をなぞった単結晶11114
を成長させることができる。レーザ光15の照01、す
なわち全ての多結晶シリコン膜13を単結晶シリコン模
14に成長させた後、シリコン窒化膜からなる反射防止
膜41は除去され、単結晶化したシリコン膜14上にト
ランジスタ等の素子が作成される。
[発明が解決しようとする問題点] しかし、上述のような従来の半導体装置の構造において
は、下地単結晶シリコン基板11上でく110〉方向に
設けられた長手状開口部23からこの長手状開口部23
に垂直なく110>(正確には<110>)方向にレー
ザ光15を走査しているので、開口部20の下地単結晶
シリコン基板11を種とするエピタキシャル結晶成長方
向はレーザ光15の走査方向、すなわち<110>方向
となる。しかし、<110>方向へのこの結晶面固有の
結晶成長速度が小さいため、処理速度(スループット)
を考慮してレーザ光の走査速度を速くすると、単結晶エ
ピタキシャル成長がレーザ光の走査に追随することがで
きず、積層欠陥などの結晶欠陥が発生し開口部端から1
00〜200μm程度の距離でエピタキシャル成長が止
まってしまい、それ以後は他の結晶軸をもった結晶が成
長してしまうなどの問題点があった。
それゆえ、この発明の目的は、上述のような問題点を除
去し、速いレーザ光走査速度においても単結晶成長距離
を長くすることができ、絶縁体膜上に大面積の下地基板
と同一の結晶軸を有する単結晶半導体層を得ることので
きる半導体装置を提供することである。
[問題点を解決するための手段] この発明にかかる半導体装置は、多結晶または非晶質半
導体(シリコン)膜上に、エネルギー線照射時に所望の
温度分布を与えるためのストライプ状に形成される反射
防止膜または反OI膜のストライプの長さ方向を下地単
結晶基板の(100)面の主面上の<110>方向また
はそれとv洒な方向に対し20°から60°の範囲の角
度をなすようにしたものである。
[作用] エピタキシャル成長は、はぼストライプの長さ方向に沿
って生じる。この結晶面の固有の成長速度は<110>
方向またはその等価な方向に対し20°から60’の角
度の方向で大きいので比較的速い走査速度でレーザ光を
走査しても結晶成長がレーザ光の走査に追随することが
でき、絶縁体膜上に形成される単結晶半導体層の成長距
離を長くすることができ、大面積で結晶欠陥のない良品
質な半導体単結alIを得ることができる。
[発明の実施例コ 以下、この発明の一実施例について図面を参照して説明
する。なお以下の実施例の説明において従来の技術の説
明と重複する部分については適宜その説明を省略する。
第1八図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁体膜上に単結晶膜を形成する工程を
説明するための図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す因であり、第1B
図は第1A図の1−■線に沿った断面構造およびレーザ
光の走査方向を示し、第1C図は第1A図の■−■線に
沿った断面構造を示す図である。第1八図ないし第1C
図において、この発明の特徴として長手状開口部23の
長手方向および膜厚550AのCVD法で形成された窒
化シリコン膜からなるストライプ状、の反射防止l14
1のストライプの長さ方向が共に<iio>方向または
その等価な方向に対し33ように行なわれる。たとえば
連続発振のアルゴンレーザからなる予め定められたパワ
ー密度を有するレーザ光15のビーム径を100μ−に
調節して、第1B図に示される矢印Y方向、すなわち〈
510〉方向へ走査速度10cm/秒で走査しながら照
射する。レーザ光15の1回の走査が終了すると、レー
ザ光15を走査方向に対し垂直方向に40μm移動させ
た債、再び矢印Y方向に走査する。次に多結晶シリコン
層13の単結晶化の機構について詳細に説明する。
レーザ光は通常、そのパワーが中心部で高く周辺部で低
いいわゆるガウス型の強度分布を有している。しかし、
多結晶シリコン11113上にはシリフン窒化膜からな
る反射防止1lI41がストライプ状にバターニングさ
れているため、シリコン窒化+1141下部の多結晶シ
リコン膜13の温度は、シリコン窒化1141のない領
域下部の多結晶シリフン膜13の温度より高く保たれる
。これによりレーザ光10の照射領域では、ストライプ
が形成されている周期とほぼ同様の周期を有する温度分
布1、) ノストライプとストライプの間隔部分の温度が低い温度
分布が周期的に繰返される温度分布を多結晶シリコン1
113内に与える。溶融した多結晶シリコン30は、反
射防止膜(シリコン窒化膜)41の効果により、fil
rJ[の低いシリコン窒化1141が形成されていない
領域の中心部から温度の高いシリコン窒化1141が形
成されている領域へ向かって固化、再結晶化する。この
とき、多結晶シリコン膜13は開口部23を通じて基板
単結晶シリコン11に接しているため、開口部23から
下地単結晶シリコン基板11を種とするエピタキシャル
な結晶成長のみがストライプの長さ方向に沿って、窒化
シリコン1141が形成されていないm域に向かって連
続的に生じる。このとき窒化シリコン膜41のストライ
プの長さ方向はシリコン結晶の固有の結晶成長速度が大
きい<510>方向にバターニングされているため、多
結晶シリコン1113が再結晶化する際の単@晶エピタ
キシャル成長はレーザ光15の走査に追随することがで
き、それにより積層欠陥等の結晶欠陥が少なく、かつそ
の〜得ることができる。
■なお、上記実施例′においては1反射防止膜ストライ
プの長さ方向を単結晶シリコン基板11の主面上の<5
10>方向としているが他の方向たとえば<410>、
<210>、<100>方向にストライプを形成しても
ほぼ同様の効果が得られる。すなわち、反射防止膜のス
トライプの長さ方向が下地単結晶シリコン基板11の主
面上のく110〉方向またはその等価な方向に対し20
°ないし60°の角度をなす方向にストライプを形成す
るようにすれば開口部239部からのエピタキシャル結
晶成長距離を大幅に増大させることができる。
さらに、上記実施例においては、反射防止膜として膜厚
550Aのシリコン窒化膜を使用しているが、溶融され
るべき多結晶シリコン膜中に所望の濃度分布を作るよう
な膜の構成であればどのような構成でもよく、たとえば
多結晶シリコン1113上に1600Aのシリコン酸化
膜をCVD法を用いて堆積し、このシリコン酸化膜上に
膜厚550Aのシリコン窒化膜をストライプ状にバター
ニングした211IIi造の絶縁体反射防止膜であって
も同様の効果が得られる。さらに、膜厚2000AのC
VD法を用いて形成したシリコン酸化膜上にストライプ
状のバターニングをした多結晶シリコン■を設ける構成
であってもよい。この場合はこのストライプ状に形成さ
れた多結晶シリコン膜がレーザ光を吸収するため、スト
ライプ状の多結晶シリコン膜が形成されている領域の下
の溶融されるべき多結晶シリコン膜13の温度はストラ
イプ状の多結晶シリコン膿が形成されていない領域より
も低くなる。さらに、溶融されるべぎ多結晶シリコン膜
」二にシリコン酸化膜とたとえばタングステン膜からな
る高融点金属を堆積しこの高融点金属をストライプ状に
バターニングしてもよい。このとき高融点金属躾をレー
ザ光を反射するため、その高融点金属の機能は反射防止
膜と反対の反射膜となる。
さらに上記実施例においてはたとえば連続発振のアルゴ
ンレーザを用いる場合を説明しているが、他のレーザ光
を用いてもよく、また電子線などのエネルギ線を用いて
も同様の効果が得られる。
またさらに、3次元回路素子のように下地半導体基板主
面上に構造が形成されていてもよく、たとえば第2A図
、12B図に示されるように、下地単結晶シリコン基板
11の主面上にトランジスタなどの素子30を形成した
後で厚い絶縁物届12を介して多結晶シリコン13、お
よび反射防止膜41を形成しても同様の効果が得られる
。ここで、第2A図は上述の3次元回路素子を実現する
ための半導体装置の構成の一例を示す因であり、めの厚
い絶縁膜すなわち分離酸化1112=と、MOSトラン
ジスタの動作を制御するためのゲート電極31と、各回
路素子を相互接続するためのたとえば高融点金属で構成
される配線32とからなる1層目の回路素子30が形成
される。1層目の回路素子30上には厚い絶縁膜である
酸化膜12が形成され、厚い酸化膜12の一部には下地
単結晶シリコン基板11の主面に達する開口部23が長
手状に設けられる。厚い絶縁膜である酸化1112上お
よび開口部23上には溶融されるべき多結晶シリコン膜
13が形成され、多結晶シリコン膜13上には、そのス
トライプの長さ方向がたとえば<510>方向に設定さ
れた反射防止膜41が予め定められた幅および間隔を有
してストライプ状に形成される。このような構成におい
ても開口部23の多結晶シリコン膜13をレーザ光を用
いて溶融させ、この溶融を単結晶シリコン基板11の主
面にまで及ばせることによりこの開口部23の多結晶シ
リコンJ1113をエピタキシャル成長さ11(2上の
多結晶シリコン膜13上へのエビタキシャt ル成艮をレーザ光の走査により実現することができ、結
晶成長速度の大きい<510>方向に沿って長い距離の
単結晶成長を実現することができる。
さらに上記実施例においては、溶融されるべき半導体膜
として多結晶シリコン膜を用いた場合について説明して
いるが、非晶質シリコン膜を用いた場合においても同様
の効果が得られる。
[発明の効果] 以上のようにこの発明によれば、(001)面またはそ
の等価な結晶面を主面とする1lI11!i!i品手導
体基板と、この基板主面上に形成され、少なくともその
一部分に単結晶半導体基板主面が露出する長手状開口部
を有する絶縁膜と、この絶縁膜上および長手状開口部上
に形成される、エネルギー線照射により溶融されるべき
多結晶または非晶質半導体膜とから構成される基体とな
る半導体装置において、エネルギー線照射時に多結晶ま
たは非晶質半導体膜内に所望の温度分布を与えるための
反tFJ躾または反射防止膜を下地生結晶半導体基板の
主面上の<110>方向またはその等価な方向に単結晶
半導体層を短時間で形成することができる。
【図面の簡単な説明】
第1八図ないし第1C図はこの発明の一実施例である半
導体装置および絶縁膜上に単結晶半導体層を形成するた
めの工程を示す図であり、第1A図はこの発明の一実施
例である半導体装置の平面配置を示す図であり、第1B
図は第1A図の線I−■に沿った新面構造およびエネル
ギー線照射および走査方向を示す図であり、第1c図は
第1A図の■−■線に沿った新面構造を示す図である。 第2A図および第2B図はこの発明の他の実施例である
半導体装置の構成を示す図であり、第2A図はその平面
配置を示し、第2B図は第2A図のI−I’線に沿った
新面構造を示す図である。第3八図ないし第3C図は従
来の半導体装置の構成および絶縁体膜上に単結晶半導体
層を形成するための装造工程を示すための図であり、第
3A図は従来の半導体装置の平面配置を示す図であり、
第3B図は第3A図のI−I線に)aっだ断面構造およ
びエネルギー線照射走査方向を示す回であり、第3C図
は第3A図の■−■線に沿った断面構造を示す図である
。 図において、11は<001)面またはその等価な結晶
面を主面とする単結晶半導体基板、12は絶縁膜である
鹸化シリコン膜、13は溶融されるべき多結晶または非
晶質シリコン膜、14は再結晶化シリコン膜、23は長
手状開口部、30は1層目の回路素子、41は反射防止
膜である。 なお、図中、同符号は同一または相当部分を示す。 特許出願人 工業技術院長 等々力 連射1AI!] 
      名10図 −−−÷<510> 第1B図 <sio> 第28閉 第3A図       第3c図 第3B[!1

Claims (14)

    【特許請求の範囲】
  1. (1)(001)面またはその等価な結晶面を主面とす
    る半導体単結晶の基板と、 前記半導体単結晶基板の前記主面上に形成され、少なく
    ともその一部分に前記基板主面に達する開口部を有する
    第1の絶縁層と、 前記第1の絶縁層上および前記開口部上に形成されてエ
    ネルギー線の照射を受けて溶融、再結晶化されるべき非
    晶質または多結晶の第1の半導体層と、 前記第1半導体層上に形成されて、予め定められた幅お
    よび間隔を有するストライプが周期的に繰返されるスト
    ライプ状の膜厚分布を有し前記エネルギー線に対し前記
    ストライプ状の反射率変化を与えるストライプ層とを備
    える半導体装置において、 前記ストライプ層のストライプの長さ方向が前記単結晶
    基板の主面上の<110>方向またはその等価な方向と
    交わるような予め定められた角度θをなすように形成さ
    れていることを特徴とする半導体装置。
  2. (2)前記予め定められた角度θは、20°≦θ≦60
    °の条件を満足することを特徴とする、特許請求の範囲
    第1項記載の半導体装置。
  3. (3)前記半導体単結晶基板はシリコンからなり、かつ
    前記第1の絶縁層は二酸化シリコンである、特許請求の
    範囲第1項または第2項記載の半導体装置。
  4. (4)前記ストライプ層は、前記ストライプ状に形成さ
    れる第2の絶縁物層1層のみで構成される、特許請求の
    範囲第1項または第2項記載の半導体装置。
  5. (5)前記第2の絶縁物層はシリコン窒化膜で構成され
    る、特許請求の範囲第4項記載の半導体装置。
  6. (6)前記ストライプ層は、前記多結晶または非晶質の
    第1の半導体層上に形成される第2の絶縁物層と、前記
    第2絶縁物層上に前記ストライプ状に形成される第3の
    絶縁物層とから構成される、特許請求の範囲第1項ない
    し第3項のいずれかに記載の半導体装置。
  7. (7)前記第2の絶縁物層は二酸化シリコンからなり、
    かつ前記第3の絶縁物層はシリコン窒化膜である、特許
    請求の範囲第6項記載の半導体装置。
  8. (8)前記ストライプ層は、前記第1の半導体層上に形
    成される第2の絶縁物層と、前記第2絶縁物層上に前記
    ストライプ状に形成される非晶質または多結晶の第2の
    半導体層とから構成される、特許請求の範囲第1項ない
    し第3項のいずれかに記載の半導体装置。
  9. (9)前記第2の絶縁物層は二酸化シリコンで構成され
    、かつ前記第2の半導体層は多結晶シリコンを用いて構
    成される、特許請求の範囲第8項記載の半導体装置。
  10. (10)前記ストライプ層は、前記ストライプ状に形成
    される高融点金属層を含む、特許請求の範囲第1項記載
    の半導体装置。
  11. (11)前記高融点金属層はタングステンで構成される
    、特許請求の範囲第10項記載の半導体装置。
  12. (12)前記エネルギー線は連続発振レーザ光ビームで
    ある、特許請求の範囲第1項記載の半導体装置。
  13. (13)前記エネルギー線は電子線である、特許請求の
    範囲第1項記載の半導体装置。
  14. (14)前記単結晶基板と前記第1の絶縁物層との間に
    はトランジスタ回路素子が形成される、特許請求の範囲
    第1項記載の半導体装置。
JP61048471A 1986-03-07 1986-03-07 半導体装置 Expired - Lifetime JPH0652712B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61048471A JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置
EP87103146A EP0235819B1 (en) 1986-03-07 1987-03-05 Process for producing single crystal semiconductor layer
DE8787103146T DE3779672T2 (de) 1986-03-07 1987-03-05 Verfahren zum herstellen einer monokristallinen halbleiterschicht.
US07/022,717 US4822752A (en) 1986-03-07 1987-03-06 Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US07/587,500 US5371381A (en) 1986-03-07 1990-09-24 Process for producing single crystal semiconductor layer and semiconductor device produced by said process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048471A JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置

Publications (2)

Publication Number Publication Date
JPS62206819A true JPS62206819A (ja) 1987-09-11
JPH0652712B2 JPH0652712B2 (ja) 1994-07-06

Family

ID=12804291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048471A Expired - Lifetime JPH0652712B2 (ja) 1986-03-07 1986-03-07 半導体装置

Country Status (1)

Country Link
JP (1) JPH0652712B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250620A (ja) * 1990-02-27 1991-11-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP2004247717A (ja) * 2003-01-21 2004-09-02 Semiconductor Energy Lab Co Ltd レーザ照射方法及び半導体装置の作製方法、並びにレーザ照射装置。
US7015057B2 (en) 1994-04-22 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a drive circuit of active matrix device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787381B (zh) * 2017-11-30 2022-12-21 以色列商艾斯卡公司 單側三向可轉位切削嵌件及其嵌件式銑刀

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
JPS59108313A (ja) * 1982-12-13 1984-06-22 Mitsubishi Electric Corp 半導体単結晶層の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03250620A (ja) * 1990-02-27 1991-11-08 Mitsubishi Electric Corp 半導体装置の製造方法
US7015057B2 (en) 1994-04-22 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a drive circuit of active matrix device
US7027022B2 (en) 1994-04-22 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Drive circuit of active matrix type display device having buffer with parallel connected elemental circuits and manufacturing method thereof
US7459355B2 (en) 1994-04-22 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Drive circuit of active matrix device and manufacturing method thereof
JP2004247717A (ja) * 2003-01-21 2004-09-02 Semiconductor Energy Lab Co Ltd レーザ照射方法及び半導体装置の作製方法、並びにレーザ照射装置。

Also Published As

Publication number Publication date
JPH0652712B2 (ja) 1994-07-06

Similar Documents

Publication Publication Date Title
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
JPS60115217A (ja) 単結晶シリコンの製法
JPS6281709A (ja) 半導体装置の製造方法
JPS62206816A (ja) 半導体結晶層の製造方法
JPS62206819A (ja) 半導体装置
JPH10289876A (ja) レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS59167011A (ja) 半導体ウエハ
JPS59148322A (ja) 半導体装置の製造方法
JPS5856316A (ja) 半導体装置の製造方法
JPH0611025B2 (ja) 半導体単結晶膜の製造方法
JPH0513442A (ja) 半導体基板
JPS59154016A (ja) 薄膜結晶形成法
JPH06140324A (ja) 半導体薄膜の結晶化方法
JPS62250629A (ja) 半導体装置の製造方法
JPH03289128A (ja) 半導体薄膜結晶層の製造方法
JPS62206817A (ja) 半導体装置
JPS5880829A (ja) シリコン単結晶膜の形成法
JPS5840822A (ja) 半導体単結晶膜形成法
JPH0693428B2 (ja) 多層半導体基板の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPS62208620A (ja) 半導体装置の製造方法
JPH0569076B2 (ja)
JPS63150911A (ja) 半導体装置の製造方法
JPH0693429B2 (ja) 多層半導体基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term