JPS59167011A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPS59167011A JPS59167011A JP58015701A JP1570183A JPS59167011A JP S59167011 A JPS59167011 A JP S59167011A JP 58015701 A JP58015701 A JP 58015701A JP 1570183 A JP1570183 A JP 1570183A JP S59167011 A JPS59167011 A JP S59167011A
- Authority
- JP
- Japan
- Prior art keywords
- axis
- silicon
- crystal
- wafer
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は大きな単結晶成長領域が得られる半導体ウェ
ハに関するものである。
ハに関するものである。
従来の半導体ウェハ、特にシリコンウェハで〈１００〉
と称されるものは主面がダイヤモンド構造における＜ｏ
ｏｉ＞軸に垂直方向に切シ出されたもので、半導体プロ
セスで使用される際の位置検出の便宜をはかるため、主
に＜１１０＞軸に垂直方向、すなわち主面と垂直で、か
つ主面と直交する＜ｏ。
と称されるものは主面がダイヤモンド構造における＜ｏ
ｏｉ＞軸に垂直方向に切シ出されたもので、半導体プロ
セスで使用される際の位置検出の便宜をはかるため、主
に＜１１０＞軸に垂直方向、すなわち主面と垂直で、か
つ主面と直交する＜ｏ。
１〉軸以外の二方向の（１００）軸、（＜１００＞およ
び＜０１０＞軸）と４５°の角度をなす面がウエノ・端
部から切シ取られている。仁の主面あるいはこれに近い
主面をもつシリコンウェハは酸化によって生ずる二酸化
シリコン膜との界面に存在する電子的準位が少なく、他
の主面をもつシリコンウェハよシミ気的に安定であるた
め、特にＭＯＳ （ｍｅｔａｌｏｘｉｄｅ ｓｅｍｉｃ
ｏｎｄｕｅｔｏｒ ）型と称されるトランジスタによっ
て形成されるＬＳＩ製作用の基板として供されることが
多い。
び＜０１０＞軸）と４５°の角度をなす面がウエノ・端
部から切シ取られている。仁の主面あるいはこれに近い
主面をもつシリコンウェハは酸化によって生ずる二酸化
シリコン膜との界面に存在する電子的準位が少なく、他
の主面をもつシリコンウェハよシミ気的に安定であるた
め、特にＭＯＳ （ｍｅｔａｌｏｘｉｄｅ ｓｅｍｉｃ
ｏｎｄｕｅｔｏｒ ）型と称されるトランジスタによっ
て形成されるＬＳＩ製作用の基板として供されることが
多い。
第１図（、）および第１図（ｂ）は従来の＜ｉｏｏ＞シ
リコンウェハを示す平面図および斜視図であシ、−例と
して、シリコンウェハ（１）の直径が１０ｃＩｒＬで、
〈１１０〉面に長さ約３３罰のオリエンテーションフラ
ット（２）をもつものである。このオリエンテーション
フラット（２）の役割は半導体ウェハプロセスにおける
位置決めでアシ、多数の写真製版工程におけるマスク合
せはこのオリエンテーションフラット（２）をマスクの
一辺にそろえることによって行なわれる。したがって、
製作される半導体デバイスのチップ（３）のわシつけは
、第２図（ａ） 、 （ｂ）に示すように、短辺または
長辺がオリエンテーションフラット（２）とほぼ平行で
あシ、またチップ（３）内部のＭＯＳ ）ランジスタの
チャネル方向モオリエンテーションフラット（２）に平
行か、または垂直になることが多い。また、最近、この
シリコン基板ノ・（１）上に厚い絶縁膜を設け、その上
にさらに多結晶シリコンまたは非晶質シリコン層を形成
し、これをレーザ光または電子線などのエネルギー線の
照射や、ヒータで昇温して、溶解、再結晶化させて、結
晶シリコン層ヲ得るシリコンオンインシュレータ（以下
ＳＯＩと言う）が注目されている。これは従来のシリコ
ンサファイヤ（以下ＳＯ８と言う）に比べて安価で、か
つＳＯ８における欠点を除去できる可能性を持ち、ＳＯ
８の特質をすべて生かすことが可能であるという背景に
よっている。このＳＯＩの形成手法のうち、絶縁膜にあ
けた窓を通して下地のシリコン層を種結晶とし、絶縁層
上にも下地の結晶軸方向と同じ結晶軸方向をもつ単結晶
を成長させる方法が最も良質なシリコン層が得られ、再
現性、量産性などにおいて確実な方法と見られている。
リコンウェハを示す平面図および斜視図であシ、−例と
して、シリコンウェハ（１）の直径が１０ｃＩｒＬで、
〈１１０〉面に長さ約３３罰のオリエンテーションフラ
ット（２）をもつものである。このオリエンテーション
フラット（２）の役割は半導体ウェハプロセスにおける
位置決めでアシ、多数の写真製版工程におけるマスク合
せはこのオリエンテーションフラット（２）をマスクの
一辺にそろえることによって行なわれる。したがって、
製作される半導体デバイスのチップ（３）のわシつけは
、第２図（ａ） 、 （ｂ）に示すように、短辺または
長辺がオリエンテーションフラット（２）とほぼ平行で
あシ、またチップ（３）内部のＭＯＳ ）ランジスタの
チャネル方向モオリエンテーションフラット（２）に平
行か、または垂直になることが多い。また、最近、この
シリコン基板ノ・（１）上に厚い絶縁膜を設け、その上
にさらに多結晶シリコンまたは非晶質シリコン層を形成
し、これをレーザ光または電子線などのエネルギー線の
照射や、ヒータで昇温して、溶解、再結晶化させて、結
晶シリコン層ヲ得るシリコンオンインシュレータ（以下
ＳＯＩと言う）が注目されている。これは従来のシリコ
ンサファイヤ（以下ＳＯ８と言う）に比べて安価で、か
つＳＯ８における欠点を除去できる可能性を持ち、ＳＯ
８の特質をすべて生かすことが可能であるという背景に
よっている。このＳＯＩの形成手法のうち、絶縁膜にあ
けた窓を通して下地のシリコン層を種結晶とし、絶縁層
上にも下地の結晶軸方向と同じ結晶軸方向をもつ単結晶
を成長させる方法が最も良質なシリコン層が得られ、再
現性、量産性などにおいて確実な方法と見られている。
第３図（ａ）〜第３図（ｄ）は従来のＳＯＩの製造方法
を示す工程別の断面図である。同図において、（４）は
（１１０）面をオリエンテーションフラット（２）とし
、（１００）面を主面とするシリコン基板、（５）はこ
のシリコン基板（４）上に例えば厚さ５ρＯＯＡの酸化
膜、（６）は写真製版技術によシ、この酸化膜（５）上
に、下地シリコン基板（４）が露出するように形成した
穴、（７）は例えば減圧気相成長法によシ、厚さ５，０
００＾に堆積した多結晶シリコン、（８）はこの多結晶
シリコン（７）を溶解するだめの連続発振の大出力アル
ゴンレーザである。
を示す工程別の断面図である。同図において、（４）は
（１１０）面をオリエンテーションフラット（２）とし
、（１００）面を主面とするシリコン基板、（５）はこ
のシリコン基板（４）上に例えば厚さ５ρＯＯＡの酸化
膜、（６）は写真製版技術によシ、この酸化膜（５）上
に、下地シリコン基板（４）が露出するように形成した
穴、（７）は例えば減圧気相成長法によシ、厚さ５，０
００＾に堆積した多結晶シリコン、（８）はこの多結晶
シリコン（７）を溶解するだめの連続発振の大出力アル
ゴンレーザである。
次に、上記構成によるＳＯＩの製造工程について説明す
る。まず、第３図（−）に示すように、＜１１０＞面を
オリエンテーションフラット（２）、！： Ｌ、（１０
０）を主面とするシリコン基板（４）上に酸化膜（５）
を例えば厚さｓ 、ｏ ｏ ｏ＾に生成する。次に、第
３図（ｂ）に示すように、この酸化膜（５）に写真製版
技術によシ、下地シリコン基板（４）が露出するように
窓（６）をあける。次に、第３図（ｃ）に示すように、
減圧気相成長法によシ、多結晶シリコン（７）を例えば
厚さ５．０００Ａに堆積する。次に、第３図（ｄ）に示
すように、連続発振の大出力アルゴンレーザ（８）で照
射しながら矢印入方向に走査すると、この多結晶シリコ
ン（力は溶融し、酸化膜（５）の窓（６）では下地のシ
リコン基板（４）にまで溶融が達してから固化しはじめ
る。このとき、下地の単結晶シリコンの結晶軸をなぞっ
て結晶成長するため、レーザ光の走査に従って、下地シ
リコンと同じ結晶軸をもった単結晶層が酸化膜（５）上
に成長する。
る。まず、第３図（−）に示すように、＜１１０＞面を
オリエンテーションフラット（２）、！： Ｌ、（１０
０）を主面とするシリコン基板（４）上に酸化膜（５）
を例えば厚さｓ 、ｏ ｏ ｏ＾に生成する。次に、第
３図（ｂ）に示すように、この酸化膜（５）に写真製版
技術によシ、下地シリコン基板（４）が露出するように
窓（６）をあける。次に、第３図（ｃ）に示すように、
減圧気相成長法によシ、多結晶シリコン（７）を例えば
厚さ５．０００Ａに堆積する。次に、第３図（ｄ）に示
すように、連続発振の大出力アルゴンレーザ（８）で照
射しながら矢印入方向に走査すると、この多結晶シリコ
ン（力は溶融し、酸化膜（５）の窓（６）では下地のシ
リコン基板（４）にまで溶融が達してから固化しはじめ
る。このとき、下地の単結晶シリコンの結晶軸をなぞっ
て結晶成長するため、レーザ光の走査に従って、下地シ
リコンと同じ結晶軸をもった単結晶層が酸化膜（５）上
に成長する。
なお、第４図（ａ）および第４図（ｂ）は第３図（、）
〜第３図（ｄ）によシ製造したＳＯＩとその単結晶シリ
コン層の単結晶が成長できる距離の関係を示す図である
。特に窓（６）をもつ酸化膜（５）上の多結晶シリコン
（７）の層をビーム径をしばったレーザで照射し、その
ラマン散乱光を測定したものである。特に、第４図（ｂ
）の横軸は距離（Ｄ）を示し、縦軸はラマン散乱光の強
さくＩ）を示す。また、この第４図（ｂ）において、曲
線（Ｘｌ）はシリコン基板と同じ（１００）の結晶軸配
向をもつ面からのラマン散乱光を測定したものであシ、
曲線（Ｙｌ）はそのラマン散乱光（７）偏光面と９０°
ずらした検出器で受けたラマン散乱光を測定したもので
ある。この第４図（ｂ）にょシ、ラマン散乱光曲線（Ｘ
ｌ）が高く、ラマン散乱光面ｍ ＣＹｌ）が低いことは
結晶が＜ｉｏｏ＞面に配向していることを示す。また、
ラマン散乱光曲線（Ｘｌ）が低くなシ１ラマン散乱光曲
線（Ｙｌ）が高くなることは結晶の面が＜１００＞から
ずれたことを示す。また、ラマン散乱光曲線（Ｘｌ）の
み低くなり、ラマン散乱光曲線（Ｙｌ ）があまシ高く
ならないのは結晶の質が悪いことを示す。そして、レー
ザ光が走査された再結晶シリコン層（７）において、窓
（６）から左側は種がないので、結晶は良いが、面の配
向が（１００）ではない。そして、窓（６）の上の再結
晶シリコン層（力は＜１００＞Ｋ配向し、そのまま、窓
（６）から右側でも、これが保持される。そして、その
距離が約２０μｍからラマン散乱光曲線（ＸＩ ）が低
くなシはしめ、結晶性が悪くなシはじめることがわかる
。このようにル−ザ光の熱分布や本質的な結晶成長速度
の影響を受けて、単結晶が成長できる距離が制限をうけ
る。
〜第３図（ｄ）によシ製造したＳＯＩとその単結晶シリ
コン層の単結晶が成長できる距離の関係を示す図である
。特に窓（６）をもつ酸化膜（５）上の多結晶シリコン
（７）の層をビーム径をしばったレーザで照射し、その
ラマン散乱光を測定したものである。特に、第４図（ｂ
）の横軸は距離（Ｄ）を示し、縦軸はラマン散乱光の強
さくＩ）を示す。また、この第４図（ｂ）において、曲
線（Ｘｌ）はシリコン基板と同じ（１００）の結晶軸配
向をもつ面からのラマン散乱光を測定したものであシ、
曲線（Ｙｌ）はそのラマン散乱光（７）偏光面と９０°
ずらした検出器で受けたラマン散乱光を測定したもので
ある。この第４図（ｂ）にょシ、ラマン散乱光曲線（Ｘ
ｌ）が高く、ラマン散乱光面ｍ ＣＹｌ）が低いことは
結晶が＜ｉｏｏ＞面に配向していることを示す。また、
ラマン散乱光曲線（Ｘｌ）が低くなシ１ラマン散乱光曲
線（Ｙｌ）が高くなることは結晶の面が＜１００＞から
ずれたことを示す。また、ラマン散乱光曲線（Ｘｌ）の
み低くなり、ラマン散乱光曲線（Ｙｌ ）があまシ高く
ならないのは結晶の質が悪いことを示す。そして、レー
ザ光が走査された再結晶シリコン層（７）において、窓
（６）から左側は種がないので、結晶は良いが、面の配
向が（１００）ではない。そして、窓（６）の上の再結
晶シリコン層（力は＜１００＞Ｋ配向し、そのまま、窓
（６）から右側でも、これが保持される。そして、その
距離が約２０μｍからラマン散乱光曲線（ＸＩ ）が低
くなシはしめ、結晶性が悪くなシはじめることがわかる
。このようにル−ザ光の熱分布や本質的な結晶成長速度
の影響を受けて、単結晶が成長できる距離が制限をうけ
る。
このように、従来の半導体ウェハではオリエンテーショ
ンフラットが（１１０）面近傍であるため、種々のデバ
イスのパターンが＜ｉｔｏ＞軸と平行または垂直になる
。したがって、再結晶処理における結晶成長方向も＜１
１０＞軸に平行または垂直にせざるを得ない。このため
、再結晶化方法によっては必要領域すべてを単結晶化す
ることができないことがある。例えばレーザを用いた場
合、特にレーザビームのパワー分布や溶融されるべき試
料側の工夫をしなければ絶縁膜上での単結晶成長は絶縁
膜にあけられた窓部分から約２０μｍが限度となシ、回
路設計に支障をきたすなどの欠点があった。
ンフラットが（１１０）面近傍であるため、種々のデバ
イスのパターンが＜ｉｔｏ＞軸と平行または垂直になる
。したがって、再結晶処理における結晶成長方向も＜１
１０＞軸に平行または垂直にせざるを得ない。このため
、再結晶化方法によっては必要領域すべてを単結晶化す
ることができないことがある。例えばレーザを用いた場
合、特にレーザビームのパワー分布や溶融されるべき試
料側の工夫をしなければ絶縁膜上での単結晶成長は絶縁
膜にあけられた窓部分から約２０μｍが限度となシ、回
路設計に支障をきたすなどの欠点があった。
〔発明の概要」
したがって、どの発明の目的は再結晶化の手法に比較的
注意をはらうことなく、大きな単結晶成長領域が得られ
、回路設計を容易にすることができる半導体ウェハを提
供するものである。
注意をはらうことなく、大きな単結晶成長領域が得られ
、回路設計を容易にすることができる半導体ウェハを提
供するものである。
このような目的を達成するため、この発明は半導体回路
素子が形成される半導体ウェハの主面が＜００１＞軸に
垂直方向であシ、そのオリエンテーションフラット面は
主面と作る交線が（１００）軸または（０１０）軸と９
０°±１０°の角度を成すように形成するものでアシ、
以下実施例を用いて詳細に説明する。
素子が形成される半導体ウェハの主面が＜００１＞軸に
垂直方向であシ、そのオリエンテーションフラット面は
主面と作る交線が（１００）軸または（０１０）軸と９
０°±１０°の角度を成すように形成するものでアシ、
以下実施例を用いて詳細に説明する。
第５図はこの発明に係る半導体ウェハの一実施例倉示す
斜視図でちる。同図において、（９）はオリエンテーシ
ョンフラット（２）の面が（１００）軸と垂直方向に形
成し、主面を＜００１＞軸に垂直方向に形成したシリコ
ンウェハである。
斜視図でちる。同図において、（９）はオリエンテーシ
ョンフラット（２）の面が（１００）軸と垂直方向に形
成し、主面を＜００１＞軸に垂直方向に形成したシリコ
ンウェハである。
このシリコンウェハ（９）のオリエンテーションフラッ
ト（２）を写真製版工程におけるマスクの一辺をそろえ
ることによって、このシリコンウェハ（９）の主面上に
形成されるすべての素子は第６図（ａ）および（ｂ）に
示すように、〈１００〉軸に平行または垂直に位置せし
める。これによ、９、ＳＯＩにおける結晶成長方向を（
１００）軸方向にし易くすることができる。そして、こ
のシリコンの結晶成長方向は窒素ガスなどが高濃度であ
るような場合を除いて１本質的には＜１００＞軸方向で
あ、９、（１１０）方向に再結晶化処理を行なった場合
に比べ約２倍の単結晶成長速度になる。したがって、こ
のシリコンウェハ（９）を用いたＳＯＩでは絶縁膜にあ
けられた窓を介して単結晶成長させるにあたって、再結
晶化の手法に比較的注意をはらうことなく、大きな単結
晶成長領域が得られる。すなわち、第７図（ａ）および
第７図（ｂ）は第５図に示す半導体ウエノ・を用いて単
結晶シリコン層の単結晶が成長できる距離の関係を示す
図である。特に、窓（６）をもつ酸化膜（５）上の多結
晶シリコン（７）の層をビーム径をし埋ったレーザ光で
照射し、そのラマン散乱光を測定したものである。この
第７図（ｂ）によル、距離（Ｄ）が約４０μｍからラマ
ン散乱光曲線（Ｘ２）が低くなるので、約４０μｍがシ
リコンウェハ・（９）と同じ配向をもった単結晶となっ
ていることがわかる。このことから、絶縁膜上での単結
晶成長は絶縁膜にあけられた窓端部から約４０μｍにな
シ、回路設計上の制限を非常にゆるやかにすることがで
きる。
ト（２）を写真製版工程におけるマスクの一辺をそろえ
ることによって、このシリコンウェハ（９）の主面上に
形成されるすべての素子は第６図（ａ）および（ｂ）に
示すように、〈１００〉軸に平行または垂直に位置せし
める。これによ、９、ＳＯＩにおける結晶成長方向を（
１００）軸方向にし易くすることができる。そして、こ
のシリコンの結晶成長方向は窒素ガスなどが高濃度であ
るような場合を除いて１本質的には＜１００＞軸方向で
あ、９、（１１０）方向に再結晶化処理を行なった場合
に比べ約２倍の単結晶成長速度になる。したがって、こ
のシリコンウェハ（９）を用いたＳＯＩでは絶縁膜にあ
けられた窓を介して単結晶成長させるにあたって、再結
晶化の手法に比較的注意をはらうことなく、大きな単結
晶成長領域が得られる。すなわち、第７図（ａ）および
第７図（ｂ）は第５図に示す半導体ウエノ・を用いて単
結晶シリコン層の単結晶が成長できる距離の関係を示す
図である。特に、窓（６）をもつ酸化膜（５）上の多結
晶シリコン（７）の層をビーム径をし埋ったレーザ光で
照射し、そのラマン散乱光を測定したものである。この
第７図（ｂ）によル、距離（Ｄ）が約４０μｍからラマ
ン散乱光曲線（Ｘ２）が低くなるので、約４０μｍがシ
リコンウェハ・（９）と同じ配向をもった単結晶となっ
ていることがわかる。このことから、絶縁膜上での単結
晶成長は絶縁膜にあけられた窓端部から約４０μｍにな
シ、回路設計上の制限を非常にゆるやかにすることがで
きる。
以上詳細に説明したように、この発明に係る半導体ウェ
ハによればＳｏｌにおいて、絶縁膜にあけられた窓を介
して単結晶成長させるにあたって、再結晶化の手法に比
較的注意をはらうことなしに１大きな単結晶成長領域が
得られるなどの効果がある０
ハによればＳｏｌにおいて、絶縁膜にあけられた窓を介
して単結晶成長させるにあたって、再結晶化の手法に比
較的注意をはらうことなしに１大きな単結晶成長領域が
得られるなどの効果がある０
第１図（、）および（ｂ）は従来の（１００：＞シリコ
ンウェハを示す平面図および斜視図、第２図（−）およ
び（ｂ）は第１図（、）および第１図（ｂ）に示すシリ
コン上のチップのわシつけを示す平面図およびチップ内
の回路パターンの方向を示す平面図、第３図（ａ）〜第
３図（ａ）は従来のＳＯＩの製造方法を示す工程別の断
面図、第４図（、）および（ｂ）は第３図（ａ）〜第３
図（ｄ）によシ製造したＳＯＩとその単結晶シリコン層
の単結晶が成長できる距離の関係を示す図、第５図はこ
の発明に係る半導体ウェハの一実施例を示す斜視図、第
６図Ｃ＆）および（ｂ）は第５図に示す半導体装置・・
上のチップのわシつけを示す平面図およびチップ内の回
路パターンの方向を示す平面図、第７図（、）および（
ｂ）は第５図に示す半導体ウエノ・を用いて単結晶シリ
コン層の単結晶が成長できる距離の関係を示す図である
。 （１）−−−−シリコンクエバ、（２）・・・・オリエ
ンチージョイフラット、（３）・・・・チップ、（４）
・・・・シリコン基板、（５）・・・・酸化膜、（６）
・・・・穴、（７）・・・・多結晶シリコン、（８）・
・・・レーザ、（９） −＠−＠シリコンウェハｑなお
、図中、同一符号は同一または相当部分を示す０ 代理人 葛 野 信 − 第１図 （Ｑ） ＠２図 （ｂ） 第３図 第４図 第５図 Ｄ（／Ｊ“） 〈００１〉 第６図 （ｂ） Ｄ （Ｈｍ）
ンウェハを示す平面図および斜視図、第２図（−）およ
び（ｂ）は第１図（、）および第１図（ｂ）に示すシリ
コン上のチップのわシつけを示す平面図およびチップ内
の回路パターンの方向を示す平面図、第３図（ａ）〜第
３図（ａ）は従来のＳＯＩの製造方法を示す工程別の断
面図、第４図（、）および（ｂ）は第３図（ａ）〜第３
図（ｄ）によシ製造したＳＯＩとその単結晶シリコン層
の単結晶が成長できる距離の関係を示す図、第５図はこ
の発明に係る半導体ウェハの一実施例を示す斜視図、第
６図Ｃ＆）および（ｂ）は第５図に示す半導体装置・・
上のチップのわシつけを示す平面図およびチップ内の回
路パターンの方向を示す平面図、第７図（、）および（
ｂ）は第５図に示す半導体ウエノ・を用いて単結晶シリ
コン層の単結晶が成長できる距離の関係を示す図である
。 （１）−−−−シリコンクエバ、（２）・・・・オリエ
ンチージョイフラット、（３）・・・・チップ、（４）
・・・・シリコン基板、（５）・・・・酸化膜、（６）
・・・・穴、（７）・・・・多結晶シリコン、（８）・
・・・レーザ、（９） −＠−＠シリコンウェハｑなお
、図中、同一符号は同一または相当部分を示す０ 代理人 葛 野 信 − 第１図 （Ｑ） ＠２図 （ｂ） 第３図 第４図 第５図 Ｄ（／Ｊ“） 〈００１〉 第６図 （ｂ） Ｄ （Ｈｍ）
Claims (1)
- 半導体回路素子が形成される半導体ウェハの主面が＜０
０１＞軸に垂直方向であシ、そのオリエンテーションフ
ラット面は主面と作る交線が＜１００＞軸または（０１
０＞軸と９００±１００の角度を成すように形成するこ
とを特徴とする半導体ウー・・。 １
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015701A JPS59167011A (ja) | 1983-02-01 | 1983-02-01 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58015701A JPS59167011A (ja) | 1983-02-01 | 1983-02-01 | 半導体ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59167011A true JPS59167011A (ja) | 1984-09-20 |
Family
ID=11896069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58015701A Pending JPS59167011A (ja) | 1983-02-01 | 1983-02-01 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59167011A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236209A (ja) * | 1984-04-30 | 1985-11-25 | ゼネラル・エレクトリック・カンパニイ | 半導体装置およびその製造方法 |
| JPS6144734A (ja) * | 1984-08-09 | 1986-03-04 | Nippon Sheet Glass Co Ltd | 赤外線透過用ハライドガラス |
| JPS62206815A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体ウエハ |
| JPS62226621A (ja) * | 1986-03-28 | 1987-10-05 | Agency Of Ind Science & Technol | 単結晶シリコン薄膜形成方法 |
| JPH03262110A (ja) * | 1990-03-13 | 1991-11-21 | Matsushita Electron Corp | 固体撮像装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366161A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Cutting of semiconductor crystal |
-
1983
- 1983-02-01 JP JP58015701A patent/JPS59167011A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366161A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | Cutting of semiconductor crystal |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236209A (ja) * | 1984-04-30 | 1985-11-25 | ゼネラル・エレクトリック・カンパニイ | 半導体装置およびその製造方法 |
| JPS6144734A (ja) * | 1984-08-09 | 1986-03-04 | Nippon Sheet Glass Co Ltd | 赤外線透過用ハライドガラス |
| JPS62206815A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体ウエハ |
| JPS62226621A (ja) * | 1986-03-28 | 1987-10-05 | Agency Of Ind Science & Technol | 単結晶シリコン薄膜形成方法 |
| JPH03262110A (ja) * | 1990-03-13 | 1991-11-21 | Matsushita Electron Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177034A (ja) | 半導体単結晶の成長方法 | |
| JPS58164219A (ja) | 積層型半導体装置の製造方法 | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPS59167011A (ja) | 半導体ウエハ | |
| JP2660064B2 (ja) | 結晶物品及びその形成方法 | |
| JPH0476490B2 (ja) | ||
| JPS62206819A (ja) | 半導体装置 | |
| JPH0936042A (ja) | 半導体単結晶層の形成方法および半導体装置 | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS58132919A (ja) | 半導体装置の製造方法 | |
| JPS62206815A (ja) | 半導体ウエハ | |
| KR100271812B1 (ko) | 비정질막을결정화하는방법 | |
| JPS63150911A (ja) | 半導体装置の製造方法 | |
| JPS61203630A (ja) | 半導体ウェーハとその製造方法 | |
| JPS63306618A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0413848B2 (ja) | ||
| JPS62226621A (ja) | 単結晶シリコン薄膜形成方法 | |
| JPS62206812A (ja) | 半導体装置の製造方法 | |
| JPH024559B2 (ja) | ||
| JPH02159010A (ja) | 半導体装置の製法 | |
| JPS6015916A (ja) | 単結晶薄膜の製造方法 | |
| JPS6189622A (ja) | シリコン単結晶膜の形成方法 | |
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JPS60149145A (ja) | 半導体装置の製造方法 | |
| JPS62206817A (ja) | 半導体装置 |