JPS62206815A - 半導体ウエハ - Google Patents

半導体ウエハ

Info

Publication number
JPS62206815A
JPS62206815A JP4846686A JP4846686A JPS62206815A JP S62206815 A JPS62206815 A JP S62206815A JP 4846686 A JP4846686 A JP 4846686A JP 4846686 A JP4846686 A JP 4846686A JP S62206815 A JPS62206815 A JP S62206815A
Authority
JP
Japan
Prior art keywords
single crystal
crystal
semiconductor
plane
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4846686A
Other languages
English (en)
Inventor
Tadashi Nishimura
正 西村
Yasuaki Inoue
靖朗 井上
Kazuyuki Sugahara
和之 須賀原
Shigeru Kusunoki
茂 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP4846686A priority Critical patent/JPS62206815A/ja
Publication of JPS62206815A publication Critical patent/JPS62206815A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はシリコン・オン・インシコレータ(So I
 )構造を実現するための半導体ウェハに関し、特に、
半導体ウェハ上に絶縁膜を介して非晶質または多結晶の
半導体層を形成し、この半導体層をエネルギ線を用いて
溶融、再結晶化させることにより単結晶半導体層を製造
する方法において大きな単結晶成長領域を得ることがで
きる半導体ウェハに関する。
パ[従来の技術] 第5A図および第5B図は従来の半導体ウェハ、特にシ
リコンウェハの構成を示す図であり、第5A図はその平
面図であり、第5B図はその斜視図である。第5A図お
よび第5B図において、たとえば直径10cmのシリコ
ンウェハ1は、(001)面からなる主面と、シリコン
ウェハ1端面に位置または方位検出のために形成される
長さ約33IllIの(110)面からなるオリエンテ
ーションフラット面2とを有する。(001)面または
その等価な結晶面を主面とするシリコンウェハ1は、酸
化によって形成される二酸化シリコン膜との界面に存在
する電子単位が少なく、他の結晶面を主面とするシリコ
ンウェハより電気的に安定であるため、特にMOS (
金属−酸化膜一半導体)型と称されるトランジスタによ
り形成されるLSI(大規模集積回路)製造用の基板と
して用いられることが多い。オリエンテーションフラッ
ト面2の役割は、半導体製造工程における位置決めであ
り、製造工程に含まれる多数の写真製版工程におけるマ
スク合わせは、このオリエンテーラ3ンフラツト面2を
マスクの一辺に揃えることにより行なわれる。
第6A図および第6B図は半導体ウェハ上に形成される
半導体チップの平面配置およびチップ内に形成されるM
OSトランジスタのチャネル方向を示す図であり、第6
A図はウェハ上のチップの平面配置を示し、第6B図は
チップ内のMOSトランジスタのチャネル方向を示す。
上述のように、写真製版工程におけるマスクの位置合わ
せはオリエンテーションフラット面2を同様にして、チ
ップ3内部に形成されるMOSトランジスタのチャネル
方向も、第6B図に示されるように、オリエンテーショ
ンフラット面2に平行またはg!直な方向に形成される
最近、このシリコンウェハ1上に厚い絶縁層を設け、そ
の上にさらに多結晶または非晶質のシリコン層を形成し
、この多結晶または非晶質シリコン層をレーザ光または
電子線などとのエネルギー線の照射またはヒータを用い
て昇温して、溶融。
再結晶化させて単結晶シリコン層を得るシリコン・オン
・インシュレータ(以下、Sofと称す)が注目されて
いる。これは、従来のシリコン・オン・サフアイヤ(以
下、単にSO8と記す)に比べて安価で、かつSO8に
おける欠点を除去できる可能性を有し、かつさらにSO
8の特質をすべて活かすことが可能であるという背景に
よっている。このSolの形成方法のうち、絶縁層に下
地シリコンウェハ主面に達する開口部を形成し、この開
口部を通して下−地のシリコンウェハ単結晶を種結晶と
して絶縁層上にも下地の単結晶の結晶軸れている。
第7A図ないし第7D図は従来のSofの製造方法を示
す主要工程の断面図である。以下、第7八図ないし第7
D図を参照して従来のSolの製造方法について説明す
る。
第7A図において、(001)面を主面としかつ(11
0)面をオリエンテーションフラット面とする単結晶シ
リコン基板4上に、たとえば膜厚5000人の絶縁体で
ある二酸化シリコンからなる酸化M5が形成される。
17B図において、写真製版およびエツチング法を用い
て、酸化膜5に下地単結晶シリコン基板4主面に達する
開口部6を形成し、単結晶シリコン基板表面を露出させ
る。
第7C図において、たとえば減圧気相成長法を用いて、
絶縁膜5および開口部6上に厚さ5000Aの膜厚を有
する多結晶シリコン層7を形成する。
第7D図において、たとえば連続発振の大出力アルゴン
レーザビーム8を用いて多結晶シリコン層7を照射しな
がら図面矢印六方向(<110>方向)に走査する。多
結晶シリコン層7はレーザビーム8により溶融し、開口
16において下地の単結晶シリコン基板4にまで溶融が
達してから同化、再結晶化し始める。このとき、下地の
単結晶シリコン基板4が有する結晶軸をなぞって結晶成
長するため、レーザ光8の走査に従って下地単結晶シリ
コン基板4と同じ結晶軸配向を有する単結8!19が酸
化膜5上に成長する。このとき、単結晶成長方向は<1
10>方向となる。
■構造における単結晶シリコン層の単結晶が成長できる
距離を示す図である。第8図(a >は上述の製造方法
により作成されたSol構造の断面構造を示す図であり
、第8図(b)は開口部6を有する酸化lll5上に形
成された単結晶シリコン層9のラマン敗乱光強度と開口
部6端 の関係を示す図である。第8図(b)において、縦軸は
ラマン敗乱光強度を示し、横軸は開口部6の端部からの
距離りを示す。また、曲線X,は、下地単結晶シリコン
基板と同一の<001)ffiからのラマン敢乱光強度
を示し、曲a Y +は、(001)門からのラマン散
乱光の偏光方向と90。
傾いた偏光方向を有するラマン散乱光の強度を示す。す
なわち、ラマン散乱光曲線X,が高く、がつラマン散乱
光曲線Y,が低い位置にあることは、結晶面が(001
)面方位に配向していることを示す。また、ラマン敗乱
光曲aX,が低く、がっラマン散乱光曲線Y,が高い位
置にあることは、結晶面方位が(001)面からずれた
ことを示す。
さらに、ラマン散乱光曲線X,のみ低い位置にあ開口部
6より左側においては、レーザビームが矢印六方向に走
査されるため、開口部6下の単結晶シリコン基板4の影
響を受けないので、結晶品質は良いが、その結晶面の配
向は(001)面に配向していない。開口部6にお番プ
る再結晶シリコン層9は下地の単結晶シリコン基板4を
種結晶としてエピタキシャル成長するため下地単結晶シ
リコン基板4と同一のcooi>面方位に配向し、この
状態が開口部6から右側においても保持される。
開口部6端 マン散乱光曲線X,が低くなり始め、その結晶性が悪く
なり始める。したがって、開口部6端ら150μ■の範
囲では結晶面方位の揃った単結晶層が成長していること
が見られる。
この単結晶成長距離は、多結晶シリコン層を溶融させる
ためのレーザ光の走査速度と密接な関係がある。走査速
度が比較的遅い場合(〜I C1/ 66C0)、その
成長距−は長くなる。これは結晶成長速度がレーザ光の
走査速度に追随できるからであえられている。ここで<
110>方向はレーザ走査方向の矢印六方向である。
従来の半導体ウェハでは、既に述べたように、オリエン
テーションフラン1〜面が(110)面またはその近く
の結晶面に設定されているため、ウェハ上に形成される
種々のデバイスのパターンが<110>方向と平行また
は垂直になる。したがって、再結晶化処理における結晶
成長方向もく110>方向に平行または垂直にせざるを
得ない。
このため、多結晶シリコンを溶融.再結晶化させるため
のレーザ光等の走査速度を上げて処理速度(スルーブツ
ト)を上げることに支障が生じ、また大面積を単結晶化
するためにはレーザビームのパワー分布や溶融されるべ
き試料側の種々の工夫をしなければならず、従来の手法
では絶縁膜上での単結晶成長距離は絶縁膜に形成された
開口部端部から約150μ−が限度となり、回路設計に
支障をきたすなどの問題点があった。
それゆえ、この発明の目的は上述の欠点を除去し、多結
晶シリコン層の再結晶化の手法に比較的[問題点を解決
するための手段] この発明における単結晶半導体ウェハは、その主面を(
001)面またはその等価な結晶面とし、ものである。
[作用] 種々の結晶軸方向における固有の結晶成長速度とそれら
に対するレーザ光の走査方向との関係を検討した結果、
絶縁層に設けられた開口部端部から最も長い結晶成長距
離が得られる方向はく410〉から<510>方向また
はその等価な方向であることを見出した。すなわち、<
110>方向に対し33°±10″の間の角度の方向へ
最も長い単結晶成長が生じる。この単結晶領域は、レー
ザ光の次の走査でざらに絶縁層上へ成長が続いて拡大し
ていき、素子を形成するチップ上全面を単結晶化するこ
とができる。
但し、この結晶成長面内には結晶成長方向に小傾角の結
晶粒界が入ることがある。したがって、従来の半導体ウ
ェハを基体として用いた場合、再結晶シリコン層上に形
成する素子のパターンをこの小傾角結晶粒界が斜めに横
切ることがあり、ウェハ内で素子の特性にばらつきが生
じる原因どなる。
公報)等により、再結晶化時の多結晶または非晶質単結
晶層内の熱分布を制御することにより決定することがで
きる。したがって重要なことは、小傾角結晶粒界の発生
方向(結晶成長方向)と素子のパターンの配列方向を平
行または垂直にすることにある。
素子のパターンの配列方向はオリエンテーションフラッ
ト面を基準にして、それと平行または垂直にされるので
、オリエンテーションフラット面と半導体ウェハとの主
面との交線を、大きな結晶成長iy1が得られる方向に
垂直または平行に形成すればよい。したがって、<00
1)面またはその等価な結晶面を主面とする半導体ウェ
ハにおいて、そのオリエンテーションフラット面を(4
10)ないしく510)面すなわちオリエンテーション
フラット面と主面との交線が<110>方向またはその
等価な方向と33°±100の範囲の角度をなすように
形成すれば、単結晶成長距離を大幅に改善することがで
きる。
[発明の実施例] ラット面20が(410)面に設定される。
第2A図および第28図はこの発明の一実施例である半
導体ウェハ上のチップの配置およびチップ内に形成され
るMOS t−ランジスタのパターンの配置をそれぞれ
示す平面図である。
第2A図において、半導体ウェハ(シリコンウェハ)9
上には、その短辺または長辺がく410〉方向と平行と
なるようにチップ3が配置される。
第2B図において、チップ3内のMOSトランジスタ3
のチャネルの長さ方向は、く410〉方向に対し平行ま
たは垂直な方向に設定される。
シリコンウェハ9のオリエンテーションフラット面20
に対し、半導体製造プロセスにおける写真製版工程にお
いてマスクの一辺を合わせることによって、シリコンウ
ェハ9の主面上に形成されるすべての素子は第2A図お
よび第2B図に示されるように、<410>軸方向に平
行または垂直に配置される。
第3A図および第3B図はこの発明の一実施例である半
導体ウェハを用いた場合の多結晶シリコチップ3におい
て、主面を(001)面とし、そのオリエンテーション
フラット面が<410)面である単結晶シリコン基板4
上に、基板4の主面に達する開口部6を有する絶縁[1
5が形成され、さらに絶縁1Ils上に溶融、再結晶化
されるべき多結晶または非晶質のシリコン!iI7が形
成される。
多結晶シリコン層7上には、レーザ光照射時に多結晶シ
リコン層7に予め定められた温度分布を与えるための、
予め定められた幅および間隔を有するストライブ状の反
射防止1135が形成される。
反射防止1135は、レーザ光照射時に多結晶シリコン
層内に周期的な横方向(レーザ走査方向に対して)の温
度分布を与え、開口部6を通じての下地基板単結晶を種
とするエピタキシャル成長のみを生じさせる。反射防止
膜35のストライブの長さ方向は<410>方向に平行
にされる。すなわち、オリエンテーションフラット面2
0に垂直または平行にされる。多結晶(または非晶質)
シリコン層7を溶融、再結晶化させるためのレーザ光8
は、たとえば走査速度25 am/ sec 、で<1
10〉方向に走査される。
単結晶シリコン層7aを形成するための方法は従来と同
様であり、レーザ光8を走査することにより、多結晶ま
たは非晶質シリコン層7が下地単結晶基板4を種結晶と
して反射防止膜35のスト′\ライブの長さ方向に沿・
て下地シリコン単結晶の、1 結晶軸を拾って成長する。レーザ光8の走査を繰返すこ
とにより、前回の17−ザ光8の走査により成長した単
結晶を種結晶どしてエピタキシ1アル成艮が繰返される
。このとき、反射防止!I!35の効果により、多結晶
または非晶質シリコン層7が単結晶成長する成長方向は
、その結晶面固有の成長速度が大きい<410>方向に
されているため、速いレーザ光走査速度に対しても従来
より長い単結晶成長距離を得ることができる。すなわち
、大きな面積の単結晶層を比較的速いレーザ光走査速度
を用いても得ることができる。また、単結晶成長方向と
素子の配置方向が一致しているため、小傾角結晶粒界が
発生しても素子パターンを横切ることがなく、チップご
との素子特性の均一性は非常に良好となる。
なお、上記実施例においては、レーザ光の走査方向を<
110>方向としているが、オリエンテーションフラッ
ト面20に垂直または平行な方向、すなわち<410>
方向に走査しても従来のちのに比べれば長い単結晶成長
距離を得ることができる。
第4図(a )および第4図(b)はこの発明の一実施
例である半導体ウェハを用いた場合の再結晶シリコン層
が単結晶成長できる距離を示す図であり、第4図(a 
)は再結晶シリコン層の<410〉方向に沿った断面構
造を示し、第4図(b)はこの再結晶シリコン層からの
ラマン散乱光強度と開口部端からの距離との関係を示す
図である。
第4図(b)において、散乱光強度曲線×2は(001
)面からのラマン散乱光強度を示し、ラマン散乱光強度
曲線Y2は(001)面からのラマン敗乱光の偏光方向
から90°傾いた偏光方向を有するラマン敗乱光の強度
を示す図である。第4図(b)から見られるように、距
離りが約300μ−からラマン散乱光−1i1 X z
が低くなるので、開口部6端 リコン層が、シリコンウェハと同一の結晶軸配向を有す
る単結晶となっていることがわかる。
したがって、絶縁膜5上での単結晶成長は絶縁llll
5に設けられた開口部6端 となり、大面積の単結晶領域を得ることができ、回路設
計上の制限を非常に緩かにすることができる。
なお、上記実施例においては、(410)面をオリエン
テーションフラット面とした場合を示したが、(510
)面の場合もほぼ同様の効果を得ることができる。すな
わち、オリエンテーション得ることができる。
さらに、上記実施例においてはストライブ状の反射防止
膜を形成した場合について説明しているが、SOI構造
を実現する他の方法においても、同様の効果が得られる
[発明の効果] 以上のように、この発明にかかる半導体ウェハによれば
、Solにおいて絶縁膜に設けられた開口部を介して単
結晶成長させるにあたって、単結晶成長距離の長い方向
をオリエンテーションフラット面と主面との交線となる
ように構成したので、再結晶化の手法に比較的注意を払
うことなしに容易に大きな単結晶成長領域を得ることが
できる。
【図面の簡単な説明】
第1図はこの発明の一実施例である半導体ウェハの構成
を示す斜視図である。 第2A図はこの発明の一実施例である半導体ウェハ上に
形成される半導体チップの平面配置を示す図である。 第2B図はこの発明の一実施例である半導体ウェハ上に
形成されたチップ内に形成されるMOSトランジスタの
チャンネル方向の一例を示す図である。 第3A図はこの発明の一実施例である半導体ウェハを用
いて多結晶または非晶質シリコン層をレーザ光を用いて
溶融再結晶化させる際のレーザ走査方向と単結晶成長方
向との関係の一例を示す図である。 第3B図は第3A図に示される半導体チップのX−X線
に沿った断面構造を示す図である。 第4図(a)および(b)はこの発明の一実施例である
半導体ウェハを用いた場合の単結晶シリコン層が得られ
る距離を示す図である。 第5A図および第5B図は従来の半導体ウェハの構成の
一例を示す図であり、第5A図はその平面図であり、第
5B図はその斜視図である。 第6A図は従来の半導体ウェハ上に構成される半、導体
チップの平面配置を示す図である。 第6B図は従来の半導体ウェハ上に形成されるチップ内
に形成されるMOSトランジスタのチャネル方向または
回路パターンの方向を示す図である。 第7八図ないし第7D図は従来のSofの製造方法を示
す主要工程断面図である。 ゛である。 ^−ノ 図において、1は従来の半導体ウェハ、2は従来のオリ
エンテーションフラット面、5は絶縁膜、6は開口部、
7は多結晶または非晶質シリコン層、7aは再結晶シリ
コン層、8はレーザ光、9はこ、(・の発明の半導体ウ
ェハ、20はこの発明のオリエ、1 :ヒテーションフラット面である。 ′なお、図中、同符号は同一または相当部分を示す。 特許出願人 工業技術院長 等々力 連名1の 第3A図        第3B口 <4102 第2A図 第2B図 第4図 [)  (JtLrn) 萬SA図 くlOO〉        〈OIO〉第68図 第7A図 第8図 D (、tt−’t)

Claims (2)

    【特許請求の範囲】
  1. (1)基体として用いられる半導体単結晶からなるウェ
    ハの一主面上に、少なくともその一部分に前記半導体単
    結晶ウェハに達する開口部を有する比較的膜厚の厚い絶
    縁物層を形成し、前記開口部上および前記絶縁物層上に
    形成された多結晶または非晶質の第1の半導体層をエネ
    ルギー線を用いて照射しながら走査して前記第1の半導
    体層を溶融、再結晶化させることにより前記開口部を通
    じて前記半導体単結晶を種結晶として前記絶縁物層上に
    前記半導体単結晶と結晶軸配向の等しい半導体単結晶層
    を製造する方法において前記基体として用いられる半導
    体ウェハであつて、 (001)面またはその等価な結晶面からなる主面と、 前記主面との交線が<110>方向またはその等価な方
    向と33°±10°の範囲の角度をなすように前記半導
    体単結晶ウェハ側面に形成される方位検出用のオリエン
    テーションフラット面とを有する半導体ウェハ。
  2. (2)前記半導体ウェハはシリコンにより構成される、
    特許請求の範囲第1項記載の半導体ウェハ。
JP4846686A 1986-03-07 1986-03-07 半導体ウエハ Pending JPS62206815A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4846686A JPS62206815A (ja) 1986-03-07 1986-03-07 半導体ウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4846686A JPS62206815A (ja) 1986-03-07 1986-03-07 半導体ウエハ

Publications (1)

Publication Number Publication Date
JPS62206815A true JPS62206815A (ja) 1987-09-11

Family

ID=12804148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4846686A Pending JPS62206815A (ja) 1986-03-07 1986-03-07 半導体ウエハ

Country Status (1)

Country Link
JP (1) JPS62206815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520087A (ja) * 2017-04-20 2020-07-02 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 規定どおりに配向された改質線を有するウェハの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167011A (ja) * 1983-02-01 1984-09-20 Mitsubishi Electric Corp 半導体ウエハ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167011A (ja) * 1983-02-01 1984-09-20 Mitsubishi Electric Corp 半導体ウエハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020520087A (ja) * 2017-04-20 2020-07-02 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 規定どおりに配向された改質線を有するウェハの製造方法
US11869810B2 (en) 2017-04-20 2024-01-09 Siltectra Gmbh Method for reducing the thickness of solid-state layers provided with components

Similar Documents

Publication Publication Date Title
TW200419017A (en) Method for fabricating single crystal silicon film
GB2338598A (en) Method of crystallising an amorphous silicon layer for a thin film transistor by a laser scanning technique
JPS58164219A (ja) 積層型半導体装置の製造方法
US4861418A (en) Method of manufacturing semiconductor crystalline layer
JPH10289876A (ja) レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPS62206815A (ja) 半導体ウエハ
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JPS59167011A (ja) 半導体ウエハ
JPH0652712B2 (ja) 半導体装置
JP2003282437A (ja) 半導体装置の作製方法
JPH0136972B2 (ja)
JPS636828A (ja) 単結晶半導体薄膜の製造方法
JP2674751B2 (ja) Soi基板の製造方法
JPH0524113B2 (ja)
JPS6239009A (ja) Soi基板形成方法
JPS61203629A (ja) 半導体層の単結晶化方法
JP2000211988A (ja) 半導体薄膜及びその形成方法
JPS6189622A (ja) シリコン単結晶膜の形成方法
JPS62206818A (ja) 半導体単結晶膜の製造方法
JPS63150911A (ja) 半導体装置の製造方法
JPH01239093A (ja) 結晶成長方法
JPS62206817A (ja) 半導体装置
JP2003264293A (ja) 半導体装置及びその作製方法
JPS62206812A (ja) 半導体装置の製造方法
JPH01122115A (ja) 半導体ヘテロ構造の形成方法