JPS5893218A - 半導体薄膜構造の製造方法 - Google Patents

半導体薄膜構造の製造方法

Info

Publication number
JPS5893218A
JPS5893218A JP56190622A JP19062281A JPS5893218A JP S5893218 A JPS5893218 A JP S5893218A JP 56190622 A JP56190622 A JP 56190622A JP 19062281 A JP19062281 A JP 19062281A JP S5893218 A JPS5893218 A JP S5893218A
Authority
JP
Japan
Prior art keywords
film
thin film
single crystal
semiconductor
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56190622A
Other languages
English (en)
Inventor
Kazumichi Omura
大村　八通
Kenji Shibata
健二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56190622A priority Critical patent/JPS5893218A/ja
Publication of JPS5893218A publication Critical patent/JPS5893218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は単結晶表面の一部に存在する絶縁性薄膜上に、
半導体表面から単結晶薄膜を延在せしめる構造の製造方
法に関する。
従来技術とその問題点 絶縁基板上の単結晶薄膜はＳＯＳ　（サファイアヒのシ
リコン）の例でも判るように次のような利点を有する。
すなわち■薄膜を島状に分離し又は誘電体分離により素
子間の分離が容易月つ完全に出来る。■拡散、イオン注
入等で不純物を絶縁膜界面まで導入するときけｐ−ｎ接
合の面積を著１〜く小さく出来るため浮遊容量が従って
小さく高速動作が可能。（■この薄膜上にＭＯ＋９イン
バータを作るときは基板バイアス効果がないことからス
イッチング速度が大きい等である。絶縁基板が半導体単
結晶上の誘電体薄膜であり、その開孔部で誘電体薄脇上
の半導体膜と基板半導体と連結する構造の場合、半導体
基板からの′１気抵抗が単結晶のため低いといった利点
があり、抵抗の高い多結晶を堆積したものより優れてい
る。
このような薄膜構造は最近発達したレーザーアニール法
で部分的に可能となっている。すなわち第１図に示す様
に半導体５ｉ（Ｉｌｌを酸化（１２シ、或ばＳｉｎ、を
表面に堆積し、この一部を除去或は開孔し多結晶ｓ＋＋
＋：ｉを全面に被着し半導体表面からＳ！０゜−ヒまで
多結晶膜が連続して延在するようにする。
次に〜２０ｎ　ｓ程度のパルス巾のＱスイッチルビーレ
ーザーを半導体表面とＳｉｎ、上条結晶の双方を覆うよ
うな光束で照射し溶融、再結晶化を行なわせる。半導体
表面で溶融した多結晶Ｓｉ　　は基板と液相エピタキシ
ャル成長で単結晶化し、こしｄｉ　Ｓ　’Ｏｔ上に延在
せる溶融半導体をも単結晶化出来るというものである。
この方法においては更にＣＷ　　（連続）レーザー光を
走査する方がＳｉ（＞２上の単結晶をより大面積化出来
ることが判って来た。すなわちｌＯ〜２０Ｗのｃｗ　Ａ
ｒレーザーを数十μｍφの光束に絞り、単結晶上側から
数１０ｍ／ｓｅｃの速度で照射するときは単結晶上から
数１０μｍに互り絶縁薄膜上に皓結晶膜が得られる。
このように優れた利点を有する半導体薄膜構造でアリ、
且、エネルギービームアニール法による、この構造のた
めの優れた製造方法であるが単結晶上溶融Ｓ　ｉ　　が
エピタキシャル成長し、これが横方向に延びて単結晶化
が進行する一方で絶縁膜上や脇端部で基板Ｓｉ　　の方
位と関係のない方位の結晶が発生し、絶縁股上は基板と
連続格子を有する単結晶のみとならず、多結晶化するこ
とがあるということでちる。特に絶縁膜端では、単結晶
上で垂直にエピタキシャル成長した結晶が方向を変えて
横方向に成長せねばならない為か、こ＼を基点として基
板と無関係な方位の結晶が発生し易いことが判った。
発明の目的 本発明はこのような事情に鑑みて力されたもので均一な
単結晶薄膜を得る事を目的とする。
発明の概便 本発明は液相成長の特性を利用したものである。
溶融Ｓｉ　　中でＳｉ　結晶が成長する際に特定の方向
に含む単結晶基板を使用するものである。
１： 発明の効果 本発明によれば、迅速に液晶エピタキシャル成長が行な
われるので、多結晶が成長し難く、均一な単結晶膜を得
る事が出来る。
発明の実施例 〔実施例１〕 オリエンテーションカット方向がＩ”１ｌＯ１方向を持
つ（１１１）Ｓｉ　ウェハＣυを用意し、乾燥酸素中１
０００℃で２．５時間和度酸化し約１０００　Ａの熱酸
化膜（２２を形成する。オリエンテーションカット方向
すなわち〔１１０’）方向に平行に巾３μｍの開孔溝が
出来るよう、光食刻と化学エッチで酸化膜をエッチオフ
する。エッチしないＳｉｎ、巾は３０μｍであった。開
孔部Ｓｉ　の表面処理を良く行ない清浄化し、この構造
のウェハ上に減圧ＣＶＤ法で多結晶Ｓｉ膜を５００ＯＡ
堆積する。１０００℃で３０分熱処理を行ない、次にＡ
ｒ　　レーザー（ハ）を出力１，３Ｗにし、面上で光束
が６０μｍφになるように絞り２０ＣＩＩＬ／ＳｅＣの
線速度で該ウェハ面上を照射した。横方向へは１５μｍ
づ一移動せしめた。レーザービームの走査方向を８ｉ０
．帯方向と直角に、〔１１セ〕方向すなわち＜２１１＞
方向にした。この後、基板単結晶側からエッチしてウェ
ハ厚をうす＜　Ｌ、ＳｉＯ，上堆積ｓｉ　　を透過電子
顕微鏡で観察した。その結果Ｓ　１０２上面積の約９０
係が（１１１）方位の単結晶薄膜であり、基板単結晶と
連続であった。残りの約１０チはＳｉｎ。
上およびＳｉｎ、帯の端部で結晶核生成が起ったと見ら
れる、基板と無関係な方位の結晶粒であった。
レーザービーム走査方向を８ｉ０２帯と直角方向すなわ
ち・ご２１】〉方向から傾けて行くとＳ　ｒ　Ｏｔ上の
（１１１）方位の単結晶薄膜部分が減少するのが観察さ
れた。
＜２１１＞方向から４５°すなわち帯方向から４５°方
向に走査した場合上記の単結晶薄膜部分は５０係に減少
した。更に走査方向を傾けて行きオリエンテーションカ
ット方向すなわち〔ｌｌＯ〕にすると単結晶部分は再び
増加し約９０係となった。一方、走査方向を＜２１１＞
方向に保ち８ｉ０．帯の方向を（１１０〕から傾けた試
料を作成して実験した。その結果、Ｓｉｎ、帯が［１１
０’］から２０°傾いた場合単結晶部分は約８０係であ
った。次に（１００）基板上に全く同じ８４０、パター
ンを形成、多結晶を堆積、レーザービーム照射を行なっ
た。Ｓｉｎ、帯の方向を＜１１０＞方向、＜１００＞方
向に選んだ試料の８ｉ０．上半結晶部分の割合は夫々８
０および８５係であった。向レーザービーム走査方向け
８ｉ０を帯に平行或は直角方向であった。このような結
果は液相からＳｌ　　固相が析出する際に＜２１１＞方
向に延び易い為に起ったものと考えられる。以上の説明
でビームの走査方向が＜２１１＞であるばかりでなくそ
の直角方向が＜２１１＞の場合も好結果が得られること
１ｄ注目すべきである。ラスター走査の場合、走査方向
が＜２１１＞と直角方向であると単結晶上で既に単結晶
化している堆積Ｓｉ　１或けＳｉｎ、上で既に単結晶化
［−でいる薄膜部分に接した溶融部が夫々の単結晶を種
として走査方向と直角なく２１１＞方向に時系列的に成
長する場合も成長が早いため任意方位の結晶発生が押え
られるためと考えられる。
この様にして形成したＳｉＯ□上８１　　膜（３１）に
第３図のようにチャネル長およびチャネル中央々４およ
び６μｍのｎチャネルＭＯ８）ランラスタ（３２を製作
した。単結晶膜部分に形成されたトランジスタの電子電
界効果易動度μＦＢの最大は５００ｃｍｆ／ｖ　、　ｓ
ｅｃで、パルクル型（１１１）　Ｓｉ　上に形成されｆ
ｃｎチャネルＭＯ８）　７７ジスタのμｌｉ’Ｅの最大
値６５０ｃｌ／ｖ　、ｓｅｃに近い値であった。
〔実施例２〕 次に第４図に示す様に（１１０）ウェハ（４Ｉ）を用意
し熱酸化により３００Ａの酸化膜を形成、ＬＰＣＶ　Ｄ
でＳｉＮ膜を１００ＯＡ堆積させた。図に示すように、
（１１０）面内の［１１芝〕方向即ち＜２１１＞方向に
直角方向に実施例１と類似の４０μｍ巾の開孔帯を、３
μｍ巾の非開孔帯で分離してＳｉＮを除去形成した。次
に湿式酸化により３０１ｚｍ巾の開孔部に５０００Ａ８
ｉ０．を形成した。次にＳｉＮ伜よびその下の３０ＯＡ
の酸化膜を除去、単結晶面を露出し、このパターン１４
２を形成した状態で１０　’　Ｔｏｒｒの真空中でＳｉ
　　を５００ＯＡ蒸着した。このウエノ・を、７ＫＶ　
、　２ｍＡのｄ子ビーム（４３）を５０μｍφに絞り走
査照射した。横方向の移動は１５μｍづ＼行ない液晶エ
ピタキシャル成長させた。走査ｌｉ度は約２０ｔｙｎ／
　ｓｅｃである。実′：１１ 流側１と同じくウニ・・を裏面からエッチし８ｉ０．上
の単結晶層を透過成子顕微鏡で観察した。その結果電子
ビームの走査方向を帯に平行および直角方向にした場合
５ＩＯｔ上の単結晶領域の割合は夫々８６係および８８
係であった。同様な構造を（１００）ウェハに形成、帯
方向を＜１１０＞或は＜１００＞とした。
同様なＳｉ　堆積、電子ビーム走査照射を行なった。
Ｓｉｎ、上半結晶領域割合は走査方向を、＜１００＞方
向帯に対し直角にした場合が最大で８０係であった。
このようにダイアモンド型半導体の液相成長における成
長の早い＜２１１＞方向を利用した本発明は優れた半導
体薄膜構造の製造方法を提供するものといえる。
同実施例で（１１１）および（１１０）面の基板につい
て述べたが＜２１１＞方向を含む面は外に多数あること
は言うまでもない。又、成長させる半導体は、基板と同
種或いは結晶型の類似する半導体のアモルファス又は多
結晶のものを使用でへる。
【図面の簡単な説明】
第１図は液相エピタキシャルを説明する断面図、第２図
は（１１１）面上に〔１１０〕方向にＳｉｎ、帯を形成
した場合エネルギービームをこれに平行又は直角に走査
照射する断面図、第３図は絶縁膜上半導体単結晶膿に形
成しｋｎチャネルＭＯ８）ランラスタの断面図、・第４
図は（＋１０）面上［＋１２］方向に１α角に５ｉｎ２
巾を形成した１箱合、ＣＷ　エネルギービームをこれに
平行又は直角方向に走査照射する断面図でちる。

Claims (1)

    【特許請求の範囲】
  1. 半導体単結晶面に絶縁薄膜を選択的に形成し、半導体の
    アモルファス層或は多結晶を半導体単結晶表面から絶縁
    薄膜−ヒに連続して延在せしめ次にエネルギー密度の高
    いレーザー光線、電子ビーム等のエネルギービームを走
    査照射して半導体単結晶上アモルファス或は多結晶半導
    体をエピタキシャル単結晶化し次いで絶縁膜上アモルフ
    ァス半導体をも単結晶化せしめた半導体薄膜構造におい
    て、面内に＜２１１＞方向を有せしめ、エネルギービー
    ムを＜２１１＞方向又はこれと直角方向に走査照射する
    ことを特徴とする半導体薄膜構造の製造方法。
JP56190622A 1981-11-30 1981-11-30 半導体薄膜構造の製造方法 Pending JPS5893218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56190622A JPS5893218A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56190622A JPS5893218A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Publications (1)

Publication Number Publication Date
JPS5893218A true JPS5893218A (ja) 1983-06-02

Family

ID=16261129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56190622A Pending JPS5893218A (ja) 1981-11-30 1981-11-30 半導体薄膜構造の製造方法

Country Status (1)

Country Link
JP (1) JPS5893218A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115217A (ja) * 1983-11-14 1985-06-21 Yokogawa Hewlett Packard Ltd 単結晶シリコンの製法
JP2017085146A (ja) * 2010-04-06 2017-05-18 シン フィルム エレクトロニクス エーエスエー エピタキシャル構造、その形成方法、および、それを含むデバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DIGEST OF TECH.PAPERS=1981 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115217A (ja) * 1983-11-14 1985-06-21 Yokogawa Hewlett Packard Ltd 単結晶シリコンの製法
JP2017085146A (ja) * 2010-04-06 2017-05-18 シン フィルム エレクトロニクス エーエスエー エピタキシャル構造、その形成方法、および、それを含むデバイス

Similar Documents

Publication Publication Date Title
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
JPS5893218A (ja) 半導体薄膜構造の製造方法
JP2690412B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH0475649B2 (ja)
JPS6147627A (ja) 半導体装置の製造方法
JPS5893224A (ja) 半導体単結晶膜の製造方法
JPS5946021A (ja) 半導体装置の製造方法
JPS60234312A (ja) Ｓｏｉ膜形成方法
JPS59128292A (ja) 薄膜の結晶化方法
JPS61117821A (ja) 半導体装置の製造方法
JPS58180019A (ja) 半導体基体およびその製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPS5893215A (ja) 半導体単結晶薄膜の製造方法
JPS5934626A (ja) 半導体膜形成方法
JPS6219046B2 (ja)
JPS61106484A (ja) 半導体装置用基板及びその製造方法
JPH0334533A (ja) 半導体結晶層の製造方法
JPS6362088B2 (ja)
JPH04192322A (ja) 結晶物品の形成方法
JPH01294336A (ja) 電子放出素子の製造方法
JPS5893225A (ja) 半導体薄膜構造の製造方法
JPS62189720A (ja) 半導体装置の製造方法
JPH05114561A (ja) 半導体装置の製造方法
JPS6193618A (ja) 半導体集積回路装置
JPS5886716A (ja) 単結晶半導体膜形成法