JPH0334533A - 半導体結晶層の製造方法 - Google Patents

半導体結晶層の製造方法

Info

Publication number
JPH0334533A
JPH0334533A JP16955389A JP16955389A JPH0334533A JP H0334533 A JPH0334533 A JP H0334533A JP 16955389 A JP16955389 A JP 16955389A JP 16955389 A JP16955389 A JP 16955389A JP H0334533 A JPH0334533 A JP H0334533A
Authority
JP
Japan
Prior art keywords
silicon
film
insulating film
opening
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16955389A
Other languages
English (en)
Inventor
Junichi Shiozawa
順一 塩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16955389A priority Critical patent/JPH0334533A/ja
Publication of JPH0334533A publication Critical patent/JPH0334533A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁膜上に半導体、例えばシリコン単結晶層
を製造する方法に係わり、特に固相エピタキシャル法を
利用した半導体結晶層の製造方法に関する。
(従来の技術) 従来より、素子の高速性等の高機能化や3次元IC等の
高集積化や多機能化を目的として、絶縁膜上にシリコン
単結晶層を形成する(Soり技術が開発されてきた。こ
のSOI技術の中で、比較的プロセス温度が低温化でき
る方法として、固相エピタキシャル法を利用した方法が
ある。
固相エピタキシャル法を利用した半導体結晶層の製造方
法の一例を、以下に説明する。この方法では、まず第4
図(a)に示すように、シリコン基板41上を絶縁膜4
2で被覆し、絶縁膜42の一部に開口部42aを設ける
。続いて、基板全体に非晶質シリコン膜43を堆積する
その後、窒素、又はアルゴン等の不活性ガス雰囲気中で
熱処理を行い、第4図(b)に示すように非晶質シリコ
ン膜43の結晶化を行う。この時、絶縁膜開口部42a
の基板シリコンを種結晶(シード部)として、非晶質シ
リコン膜43は固相エピタキシャル成長により単結晶化
する。
なお、図中47は固相エピタキシャル法により成長した
単結晶シリコン層、48は多結晶シリコン層を示してい
る。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、絶縁膜開口部付近の非晶質シリコンは
容易に単結晶化されるが、絶縁膜開口部から離れた領域
では非晶質シリコンは単結晶とならず多結晶となる。例
えば、減圧CVD法で550℃の温度でシランからの分
解により非晶質シリコンを形成後、600℃の温度で窒
素雰囲気で30時間熱処理した場合には、絶縁膜開口部
からlOμm#lれた領域までしか単結晶化されない。
これらの方法の改善策として、非晶質シリコンの一部に
燐を混入させることにより、絶縁膜開口部より離れた領
域まで単結晶化できることが報告されている(石原等、
 Appl、Phys、1ett。
49、1363(198B))。この方法は、燐混入に
より非晶質シリコン中の原子空孔濃度を増加させ、シリ
コンエピタキシャル成長速度を高くした方法である。燐
を混入した部分は、MOSトランジスタのソース及びド
レインとして用いている。
しかし、燐の拡散係数からいって、このような構造の素
子を微細化することはできない。従って、この方法では
素子の微細化の上で問題になる。
(発明が解決しようとする課8) このように従来、固相エピタキシャル法を用いた半導体
結晶層の製造方法では、絶縁膜開口部付近の領域だけし
か単結晶化できない問題、絶縁膜開口部から離れた領域
まで単結晶化できても素子の微細化ができない問題があ
った。
本発明は、上記事情を考慮してなされたもので、その目
的とするところは、固相エピタキシャル法により絶縁膜
開口部から離れた領域まで単結晶化することができ、且
つ素子の微細化も可能とする半導体結晶層の製造方法を
提供することにある。
【発明の構成] (課題を解決するための手段) 本発明の骨子は、絶縁膜開口部上の非晶質半導体、例え
ば非晶質シリコンの一部を酸化することにより、格子間
シリコン原子濃度を増加させて、エピタキシャル成長速
度を増速することにある。
即ち本発明は、絶縁膜上に固相エピタキシャル法により
シリコン等の半導体単結晶層を形成する半導体結晶層の
製造方法において、半導体基板上に一部開口部を有する
絶縁膜を形成したのち、この絶縁膜及びその開口部上に
非晶質シリコン膜(非晶質半導体膜)を形威し、次いで
酸化性雰囲気中で熱処理することにより、開口部上の非
晶質シリコン膜の一部を酸化すると共に、該シリコン膜
を固相エピタキシャル成長により単結晶化するようにし
た方法である。
(作用) 絶縁膜開口部から離れた領域までシリコンを単結晶化さ
せるには、以下に示す2つのことが必要である。
■絶縁膜開口部のシリコンのエピタキシャル成長速度を
他の領域よりも速くする。
■非晶質シリコンが多結晶する際の核の発生を抑制する
シリコンのエピタキシャル成長速度を速くするには、シ
リコンの拡散係数を高くする必要がある。シリコンのシ
リコン内の自己拡散係数は、シリコン中の原子空孔濃度
、格子間シリコン原子濃度及び温度により決まる。温度
を高くすることは、下地のシリコン基板に形成された素
子に影響を与えるので望ましくない。従って、低温でエ
ピタキシャル成長速度を高くする方法として、原子空孔
濃度を高くする方法と、格子間シリコン原子濃度を高く
する方法とが考えられる。
原子空孔濃度を高くする方法としては、従来技術で述べ
たように非晶質シリコンに燐を混入させる方法がある。
しかし、この方法では燐の混入は素子の構造に制限を与
え、問題になる。
そこで本発明では、格子間シリコン原子濃度を高くする
ことにより、シリコンエピタキシャル成長速度を高くす
る方法を選んだ。
シリコンを酸化した場合に、格子間シリコン原子が発生
し、それがシリコン中に入りシリコン中の格子間シリコ
ン原子濃度が高くなることが知られている。本発明では
、シリコン中の格子間シリコン原子濃度を高くするため
に、シリコン表面を酸化する際に発生する格子間シリコ
ン原子を利用する。即ち、シリコンの一部を酸化するこ
とにより、シリコン中の格子間シリコン原子濃度を高<
シ、これによりシリコンのシリコン中における自己拡散
係数を増加させ、エピタキシャル成長速度を増加させる
方法を利用する。
ここで、絶縁膜開口部上のシリコンのエピタキシャル成
長速度だけを増加させて、絶縁膜開口部以外の領域上の
非晶質シリコンの核からのグレイン成長を抑制するため
に、絶縁膜開口部のシリコンを選択的に酸化する必要が
ある。これには、絶縁膜開口部以外の領域の非晶質シリ
コンはシリコン窒化膜等で覆い、絶縁膜開口部の領域の
非晶質シリコンを酸化すればよい。
ところで、800℃以下の低温ではシリコンの熱酸化は
殆ど進行しない。一方、800℃以上の高温にすると、
非晶質シリコンが多結晶化する核の発生密度が増加する
。従って、800℃以上の高温で酸化しても、非晶質シ
リコンの殆どは多結晶化し、絶縁膜上へのシリコンのエ
ピタキシャル成長はできない。以上により、800℃よ
り、さらに低温でシリコンを酸化するか、絶縁膜開口部
のシリコン部の温度だけを高くし、絶縁膜開口部以外の
非晶質シリコンは低温に保つような温度差を付ける方法
が必要である。
低温でシリコンを酸化する方法としては、プラズマ酸化
法がある。プラズマ酸加法は、酸素ガス中に外部から電
界を印加し、酸化性ガスプラズマを形成し、この酸化性
ガスプラズマによりシリコンを酸化させる方法である。
このプラズマ酸加法では、乾燥酸素1気圧中で熱酸化と
比較して30倍以上の酸化速度が得られる。
また、低温でシリコンを酸化する別の方法としては、エ
ネルギービームを用いて、絶縁膜開口部以外の領域上の
非晶質シリコンを低温に保ったまま、絶縁膜開口部上の
シリコンを高温にして酸化させる方性がある。レーザ光
のような強い高い光、電子ビーム、イオンビーム又はX
線を絶縁膜開口部上の非晶質シリコンに照射する。光、
電子ビーム、イオンビーム、又はX線照射により絶縁膜
上のシリコンの温度が高くなり、酸化され易い温度にす
ることができる。この場合、絶縁膜上のシリコンを酸化
することが目的のため、絶縁膜上のシリコンが溶解する
ほど高温にはしない。
電子ビーム、イオンビームやX線を照射することはシリ
コンを酸化することに目的があるが、それ以外でも、電
子ビームやイオンビームやX線照射により絶縁膜上シリ
コン内には原子空孔を形成することができる。従って、
酸化により発生する格子間シリコン原子濃度を増加させ
ると共に、原子空孔濃度を増加させ、それによりさらに
シリコンエピタキシャル成長速度を増加させることがで
きる。
さらに、酸化時にシリコン側に流れ込む格子間シリコン
原子濃度を増大させる方法として、シリコンに凹型の溝
を形成する方法がある。凹型の溝に形成したシリコン酸
化膜には大きな圧縮応力が加わるため、酸化時に発生す
る格子間シリコン原子はシリコン酸化膜側よりもむしろ
シリコン側に多く流れ込み、シリコン側の格子間シリコ
ン原子濃度を増大させる。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の第1の実施例方法に係わる半導体装置
の製造工程を示°す断面図である。まず、第1図(a)
に示す如く、シリコン基板11の上をシリコン酸化膜等
の絶縁膜12で被覆し、絶縁膜12の一部に開口部12
aを設ける。その後、絶縁膜12及び開口部12a上に
非晶質シリコン膜13を堆積する。非晶質シリコンは、
通常、減圧CVD法にて、580℃以下の温度でシラン
、或いはジシランからの熱分解により形成する。また、
減圧CVD法で580℃以上の温度で、シラン、或いは
ジシランからの熱分解により多結晶シリコンを堆積し、
その後シリコン等をイオン注入することにより非晶質化
させる方法がある。
次いで、非晶質シリコン膜13上にシリコン酸化膜14
を堆積させる。このシリコン酸化膜14は、500℃以
下の温度でCVD法により形成する。シリコン酸化膜1
4の形成は十分低温で行い、非晶質シリコン中の結晶核
発生や結晶成長を伴わないようにする。低温で酸化膜を
堆積するにはプラズマCVD法が適している。さらに、
シリコン酸化膜14上に、シリコン窒化膜15を、やは
り 500℃以下の温度でCVD法により形成する。シ
リコン窒化膜15形成時に、やはり非晶質シリコン中の
結晶核発生や結晶成長が起こらないよう、プラズマCV
D法等により十分低温でシリコン窒化膜を形成する。
次いで、第1図(b)に示す如く、絶縁膜開口部12a
上のシリコン酸化膜14及びシリコン窒化膜15を除去
する。この酸化膜14及び窒化膜15の除去には、窒化
11115の上にレジスト(図示せず)を塗布し、周知
のフオトエ・ソチングプロセスを行えばよい。この状態
で非晶質シリコン膜13は、開−口部12aで下地シリ
コンに接触して絶縁膜12上に形成され、さらに非晶質
シリコン膜13上は開口部12a上を除いて酸化膜14
及び窒化膜15で被覆されている。
次いで、第1図(b)に示す構造の試料を、乾燥酸素中
で600℃以上800℃以下の温度で熱処理することに
より、絶縁膜開口部12a上の非晶質シリコン膜13を
熱酸化する。通常、600℃程度の低温ではシリコンの
熱酸化は殆ど進行しないため、酸素ガスに電界を印加し
、酸化性ガスプラズマを形威し、この酸化性ガスプラズ
マにより開口部12a上の非晶質シリコン膜13を酸化
させる。
このプラズマ酸化法により、第1図(e)に示す如く絶
縁膜開口部12a上にシリコン酸化膜16を形成する。
開口部12a上以外の非晶質シリコン膜13はシリコン
窒化膜15で被覆されているため、酸化は進行しない。
シリコン酸化膜16−の形成と同時に、酸化により生じ
る格子間シリコン原子が非晶質シリコン膜13中に入る
。この格子間シリコンがシリコン中に入ることにより、
シリコンの横方向へのエピタキシャル成長速度が増大す
る。特に、開口部12aだけから格子間シリコン原子が
供給されるため、シリコン基板のシードからのエピタキ
シャル成長速度だけを加速できる。第1図(e)に示す
ように酸化をすることにより、非晶質シリコンから単結
晶化した領域(単結晶シリコン層)17が開口部12a
より離れた領域まで伸びる。なお、図中18は多結晶シ
リコン層を示している。
実際に、以下の実験をした。非晶質シリコンを多結晶シ
リコン中にイオン注入することにより1000人の膜厚
形成し、シリコン酸化膜とシリコン窒化膜を400℃の
温度でプラズマCVD法により形威し、600℃の温度
で30時間、酸素ガスプラズマ雰囲気中で熱処理した。
この場合、絶縁膜開口部より13μmまで離れた領域ま
で絶Stm上のシリコンが単結晶化していることを確認
した。この結果を600℃の温度で、30時間窒素雰囲
気中で熱処理した場合と比較すると、単結晶化された領
域は酸素雰囲気中熱処理の方が3μm広く、酸素雰囲気
中熱処理が効果があることが判明した。
次いで、シリコン酸化膜14.16シリコン窒化膜15
をプラズマ中でのドライエツチング法、又はホット燐酸
を用いたウェットエツチングにより、全面的に除去し、
第1図(d)のようにする。シリコン酸化膜14を形成
したのは、シリコン部を完全に残し、シリコン窒化膜1
5だけを除去するためである。通常、シリコン酸化膜1
4を形成しない場合は、シリコン窒化膜15だけを選択
的にエツチングすることが難しいため、シリコン部もエ
ツチングされてしまうからである。
かくして本実施例方法によれば、絶縁膜12上に形成さ
れた非晶質シリコン膜13に対し、酸素ガスプラズマ雰
囲気中での熱処理により熱酸化膜16を選択形成するこ
とにより、シリコン中の格子間原子濃度を増大させ、開
口部12aにおけるシリコンのエピタキシャル成長速度
を他の領域よりも速くすることができる。従って、シリ
コンのエピタキシャル成長をシード部から離れた領域ま
で広げることができ、大面積の単結晶シリコン層形成が
可能となる。しかも、酸化性雰囲気中で酸化するため、
熱処理温度を十分に低くすることができ、これにより下
層素子に与える影響を低減することができる。また、燐
等を注入して原子空孔濃度を高める方法とは異なり、素
子の微細化を妨げる要因もなく、3次元ICの微細化に
も有効である。
第2図は本発明の第2の実施例方法を説明するための工
程断面図である。なお、第1図と同一部分には同一符号
を付して、その詳しい説明は省略する。
この実施例が先に説明した実施例と異なる点は、熱処理
工程にエネルギービームを用いたことにある。即ち、前
記第1図(b)に示す工程までは先の実施例と同様とす
る。そして、第1図(b)に示す構造にした状態で、8
00℃程度の低温で乾燥酸素雰囲気中で、第2図に示す
如く絶縁膜開口部12a上の非晶質シリコン膜13の表
面にレーザビーム21を照射する。レーザビーム21の
照射により、非晶質シリコン表面の温度を少なくとも8
00℃以上にし、非晶質シリコン表面が熱酸化されるよ
うにする。但し、シリコンの融点以上の温度にはしない
。非晶質シリコン膜13の表面にレーザビームを照射す
るのは、この領域の非晶質シリコンを熱酸化するためで
ある。
第2図のようにレーザビーム21の照射により、非晶質
シリコン膜13にシリコン酸化膜16が形成され、熱酸
化により発生する格子間シリコン原子が非晶質シリコン
内に流れ込み、絶縁膜開口部12aから横方向へのエピ
タキシャル成長速度が増長される。これと共に、シリコ
ンのエピタキシャル成長が進行し、単結晶シリコン層1
7が形成される。
実陥に以下の実験を行った。多結晶シリコンを減圧CV
D法にて堆積し、その後、シリコンのイオン注入により
非晶質化させることにより非晶質シリコン膜13を10
0OA形成した。その後、シリコン酸化膜14.シリコ
ン窒化膜15をプラズマCVD法にて形威し、第1図(
b)のような構造にした。その後、600℃の温度に保
ち、乾燥酸素雰囲気状態で絶縁膜開口部上の非晶質シリ
コン開口部にレーザビーム21のスポットを30時間照
射した。レーザとしてはアルゴンイオンレーザを用いた
。それにより、絶縁膜開口部から15μmも離れた領域
まで、シリコン単結晶を形成することができた。これは
、従来法である窒素雰囲気中で600℃で30時間熱処
理した場合と比較して5μm以上広い領域に渡り単結晶
を形成できたことになる。
本発明の第2の実施例では、絶縁膜開口部12a上の非
晶質シリコン膜13に光(レーザビーム)を照射したが
、光の代わりに、電子ビーム、イオンビーム、又はX線
を照射しても同様の効果が得られる。特に、X線は熱酸
化を増速させるばかりでなく、非晶質シリコン中の原子
濃度も高くするため、エピタキシャル成長速度の大幅な
増大が得られる。
第3図は本発明の第3の実施例方法を説明するための工
程断面図である。なお、第1図と同一部分には同一符号
を付して、その詳しい説明は省略する。
この実施例が先に説明した第1の実施例と異なる点は、
開口部上の非晶質シリコン膜に溝を設けたことにある。
即ち、この実施例では、前記第1図(a)に示す工程の
後、第3図(a)に示す如くシリコン窒化膜15上にフ
ォトレジスト31を塗布し、絶縁膜開口部上のレジスト
だけ除去するようにパターニングする。続いて、レジス
ト31をマスクとして、反応性イオンエツチング法、又
はウェットエツチングにより、シリコン窒化膜15.シ
リコン酸化膜14を除去し、さらに非晶質シリコン膜1
3の表面に溝32を設ける。
次いで、第3図(a)の状態からレジスト31を除去し
た構造で、600℃程度の低温で酸化性プラズマガス雰
囲気中で熱処理することにより、第3図(b)に示す如
く非晶質シリコン膜13の溝32内にシリコン酸化膜1
6を形成する。即ち、絶縁膜開口部12aの非晶質シリ
コンの溝部にシリコン酸化膜16を形成する。この時、
溝部のシリコン酸化膜16には大きな圧縮応力が生じる
ため、酸化により発生する格子間シリコン原子がより多
くシリコン側に流れ込む。そして、この流れ込んだ格子
間シリコン原子によりシリコンの横方向エピタキシャル
成長が増速される。従って、絶縁膜開口部12aから離
れた領域までシリ・コン単結晶を成長させることができ
る。
なお、本発明は上述した各実施例に限定されるものでは
ない。例えば、前記基板はシリコンに限るものではなく
 、G a A s 、その他、シリコンに格子整合す
る単結晶半導体基板であればよい。また、実施例では非
晶質シリコン膜上にシリコン窒化膜等の酸化防止膜を形
成したが、エネルギービーム等の選択照射により酸化を
行う場合はこの酸化防止膜を省略することも可能である
。また、実施例ではシリコン単結晶層を固相成長させた
ものについて説明したが、本発明は他の半導体膜、例え
ばゲルマニウムの固相成長にも同様に適用できる。その
他、本発明の要旨を逸脱しない範囲で、種々変形して実
施することができる。
[発明の効果] 以上詳述したように本発明によれば、絶縁膜の開口部上
で非晶質シリコンの一部を酸化して格子間シリコン濃度
を高めているので、開口部付近におけるシリコンの固相
エピタキシャル成長の速度を他の領域よりも高めること
ができる。
従って、低温で、絶縁膜上の広い領域に渡りシリコン単
結晶層を形成することが、可能となる。
【図面の簡単な説明】
第1図は本発明の第1の実施例方法に係わる半導体結晶
層の製造工程を示す断面図、第2図は本発明の第2の実
施例方法を説明するための工程断面図、第3図本発明の
第3の実施例方法を説明するための工程断面図、第4図
は従来の問題点を説明するための断面図である。 11・・・シリコン基板(半導体基板)、12・・・シ
リコン酸化膜(絶縁膜)、13・・・非晶質シリコン膜
、 14・・・シリコン酸化膜、 15・・・シリコン窒化膜、 16・・・シリコン酸化膜(熱酸化膜)、17・・・単
結晶シリコン層、 18・・・多結晶シリコン層、 21・・・光ビーム、 31・・・フォトレジスト、 32・・・溝。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に一部開口部を有する絶縁膜を形成する工
    程と、前記絶縁膜及びその開口部上に非晶質半導体膜を
    形成する工程と、次いで酸化性雰囲気中で熱処理するこ
    とにより、前記開口部上の非晶質半導体膜の一部を酸化
    すると共に、該半導体膜を固相エピタキシャル成長によ
    り単結晶化する工程とを含むことを特徴とする半導体結
    晶層の製造方法。
JP16955389A 1989-06-30 1989-06-30 半導体結晶層の製造方法 Pending JPH0334533A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16955389A JPH0334533A (ja) 1989-06-30 1989-06-30 半導体結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16955389A JPH0334533A (ja) 1989-06-30 1989-06-30 半導体結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPH0334533A true JPH0334533A (ja) 1991-02-14

Family

ID=15888603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16955389A Pending JPH0334533A (ja) 1989-06-30 1989-06-30 半導体結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPH0334533A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545585A2 (en) * 1991-12-03 1993-06-09 AT&T Corp. Integrated circuit fabrication comprising a LOCOS process
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのiii−v族成長中の不均一性の成長及びオートドーピングを抑制する方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0545585A2 (en) * 1991-12-03 1993-06-09 AT&T Corp. Integrated circuit fabrication comprising a LOCOS process
EP0545585A3 (en) * 1991-12-03 1996-11-06 American Telephone & Telegraph Integrated circuit fabrication comprising a locos process
JP2016529731A (ja) * 2013-08-27 2016-09-23 レイセオン カンパニー 誘電体ウィンドウ内へのiii−v族成長中の不均一性の成長及びオートドーピングを抑制する方法

Similar Documents

Publication Publication Date Title
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
JPH08236640A (ja) 半導体基板上への厚さの異なるゲート酸化物の形成プロセス
JPS62177909A (ja) 半導体装置の製造方法
JPH05102136A (ja) 半導体集積回路装置の製造方法
JP2670453B2 (ja) 結晶の形成方法
JPH0334533A (ja) 半導体結晶層の製造方法
JPS5812732B2 (ja) 半導体装置の製法
JPS62239520A (ja) Soi膜の形成方法
JP3261444B2 (ja) 半導体薄膜の製造方法
JPS5893223A (ja) 半導体装置の製造方法
JPS6248015A (ja) 半導体層の固相成長方法
JPH02105517A (ja) 半導体装置の製造方法
JPH0547660A (ja) 半導体薄膜の固相成長方法
JPS60164316A (ja) 半導体薄膜の形成方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPH05335234A (ja) 半導体基板の製造方法
JPH01214110A (ja) 半導体装置の製造方法
JPH0396223A (ja) Soi構造の形成方法
JPS59181609A (ja) 半導体装置の製造方法
JPS63278217A (ja) 半導体基板の製造方法
JPH02258690A (ja) 半導体薄膜の形成方法
JPH03109717A (ja) 半導体薄膜の形成方法
JPS59228713A (ja) 半導体装置の製造方法
JPS5892209A (ja) 半導体装置の製造方法
JPH0334847B2 (ja)