JPS63300510A - 積層型半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、積層型半導体装置に関し、特にその高品質
化に関するものである。　゛ 〔従来の技術〕 近年、半導体装置の高密度化、多機能化を実現するため
に、回路素子を立体的に多層積層する積層型半導体装置
いわゆる三次元回路素子を製造する試みがなされており
、その一方法として既に形成された回路素子の上に絶縁
体層を形成し、この絶縁体層上に堆積された非単結晶の
半導体層にレーザ光などのエネルギー線を照射すること
により、該半導体層のみを加熱、溶融して単結晶化させ
、この単結晶化された半導体層に回路素子を形成し、積
層化していくという方′法がある。

第２図（ａｌ〜（ｇ）は従来の積層型半導体装置の製造
方法を示す工程別断面図である。第２図＋８）において
、１は単結晶シリコン基板で（１００）またはこれに近
い主面を持つシリコンが用いられている。

Ａは通常のＭＯＳ）ランジスタ製造工程によって作製さ
れた第１Ｎ目の回路素子ＣＭＯ３）ランジスタ）であり
、２１は酸化膜、３はゲート電極、４はソースドレイン
配線で、これは後の積層化のための高温熱処理に耐えら
れるようにタングステンシリサイド（ＷＳｉり等の高融
点金属シリサイドで作られている。このような第１層目
の回路素子Ａの形成後、第１の層間絶縁層として酸化膜
２２を化学的気相成長法（以下ＣＶＤ法と称す）によっ
て堆積し、レジストを塗布しエッチバ・ツク法により表
面を平坦化する。そしてこの第１の眉間酸化膜２２上に
単結晶シリコン基板１と同じ結晶軸を持った単結晶シリ
コン層を形成するために、該酸化膜２２の一部に単結晶
シリコン基板１に達する、１辺３μｍの正方形の第１の
開口部５を形成する。

その後第２図世）に示すように、この開口部５に選択エ
ピタキシャル法によって単結晶シリコン基板１と同じ結
晶軸を持つシリコン単結晶層（以下第１のエビ成長シリ
コン層と称す）６を成長させ、全面に、厚さ０．５μｍ
の第１の多結晶シリコン層７をＣＶＤ法で形成する。

その後、第２図＜ｃ＞に示すようにこの多結晶シリコン
層７にビーム径１００μｍのアルゴンレーザ光８を図中
矢印の方向に走査速度２５ｃｍ／ｓで走査しながら照射
する。このレーザ光８の照射によって多結晶シリコン層
７は溶融シリコン７２になり、これは照射が終了すると
固化再結晶化する。この溶融シリコン７２が固化する際
、エビ成長シリコン層６を種とする横方向のエピタキシ
ャル成長が生じて、酸化膜２２上の多結晶シリコン層７
は、単結晶シリコン基板１と同じ結晶軸を持った第１の
単結晶シリコン層７１になる。なお、このレーザ光照射
による酸化膜上での単結晶半導体層の形成方法について
は特開昭６１−４７１９２号公報、特開昭６１〜４８４
７０号公報、特開昭６１−１）８４３８号公報、特開昭
６１−４８４６８号公報に詳しく述べられている。

次に第２図（ｄ）に示すように、写真製版、エツチング
技術により上記単結晶化したシリコン層７１をパターニ
ングして、Ｍ　ＯＳ　）ランジスタを作製すべき領域と
して単結晶化シリコン層７４を、種結晶となる領域とし
てエビ成長シリコ７層６上に単結晶化シリコン層７３を
形成する。

その後、この単結晶化シリコン層７４上に第１層目のＭ
ＯＳ）ランジスタＡと同様の方法によって第２図（ｅ）
に示すように第２層目の回路素子（ＭＯＳ）ランジスタ
）Ｂを作製する。第２図（ｅ）において、２３は酸化膜
、３１はゲート電極、４１はソースドレイン配線である
。このソースドレイン配線４１は第１層目のトランジス
タＡのソースドレイン配線４と同様、高融点金属シリサ
イドで形成されている。

次に第２図（ｆ）に示すように、第２層目の回路素子Ｂ
の形成後、第２の層間絶縁層（酸化膜）２４をＣＶＤ法
により堆積し、レジストを塗布し、エッチバック法によ
り表面を平坦化する。その後、この酸化膜２４の単結晶
化シリコン層７３上の部分に第２の開口部５０を設け、
１層目の場合と同様に選択エピタキシャル技術によって
、該開口部５０内に第２のエビ成長シリコン１６１を成
長させる。そして全面に第２の多結晶シリコン層（図示
せず）をＣＶＤ法により堆積した後、レーザ光の照射に
より、この第２の多結晶シリコン層を第２の単結晶化シ
リコン層７５にする。

その後は、第２図（ｇ）に示すように１層目、２層目の
場合と同様に、パターニングした単結晶シリコン層７５
上にゲート電極３０１．酸化膜２０３及び高融点シリサ
イドからなるソースドレイン配線４０１を形成して第３
Ｎ目の回路素子（ＭＯＳトランジスタ）Ｃを作製する。

このようにして３層構造の三次元回路素子が作製される
。

〔発明が解決しようとする問題点〕 従来の積層型半導体装置の製造方法では、第２のエビ成
長シリコン層６１により第２の多結晶シリコン層を単結
晶シリコン基板１と同じ結晶、軸を持った単結晶シリコ
ン層７５にするわけであるが、この第２のエビ成長シリ
コン層６１がその下の単結晶化シリコン層７３を介して
第１のエビ成長シリコン層６とつながっており、またシ
リコンは酸化膜に比べて熱伝導率が大きいため、レーザ
光照射による第２の多結晶シリコン層の単結晶化時に、
熱が第２のエビ成長シリコン層６１．単結晶化シリコン
層７３．第１のエビ成長９９３７層６．単結晶シリコン
基板１という経路を伝って逃げる。

このため、上記第２の多結晶シリコン層はその温度上昇
が小さくて熔融せず、横方向のエピタキシャル成長が起
こらない。この結果、第３層目の回路素子Ｃの電気特性
は非常に劣ったものになるという問題点があった。この
問題点を解決するために、第２のエビ成長９９３２層６
１用の第２の開口部５０の径を２μｍ程度に小さくする
、あるいは、第２のエビ成長２９１７層６１上にレーザ
光の反射防止膜を設けるなどの方法が考えられるが、こ
れらの方法では、第２のエビ成長２９１７層６１上の第
２の多結晶シリコン層は溶融しなめ１つだ。

この発明は上記のような問題点を解消するためになされ
たもので、層間絶縁層上で良好な横方向エピタキシャル
成長を行なうことができる積層型半導体装置を得ること
を目的とする。

〔問題点を解決するための手段〕

この発明に係る積層型半導体装置は、その下の半導体素
子層に達する各層間絶縁層の開口部をその下層の層間絶
縁層の開口部とは異なる位置に設け、該開口部に、下層
の半導体素子層の結晶軸を拾うための半導体層を埋め込
んだものである。

〔作用〕

この発明においては・、その下の半導体素子層に達する
各層間絶縁層の開口部をその下層の層間絶縁層の開口部
とは異なる位置に設け、該開口部に、下層の半導体素子
層の結晶軸を拾うための半導体層を埋め込んだから、レ
ーザ光照射時の熱伝導量が少なくなり、このため該層間
絶縁層上に形成された半導体素子層を溶融でき、該層間
絶縁層上で良好な横方向エピタキシャル成長を行なうこ
とができる。

〔実施例〕

以下、この発明の実施例を図について説明する。

この実施例の説明において、従来の技術の説明と重複す
る部分については適宜その説明を省略する。

第１図＋８）〜（ｅ）は、この発明の一実施例による積
層型半導体装置を説明するための工程別断面図であり、
図中第２図と同一符号は同一のものを示し、７６は第１
の眉間絶縁膜２２上の第１のエビ成長シリコン層６から
離れた位置に形成された単結晶シリコン層で、これは第
２の多結晶シリコン層の単結晶化をするための第２のエ
ビ成長シリコン層６１の種結晶となる。５１は第２の眉
間絶縁膜（酸化膜）２４の該単結晶シリコン層７６上の
部分に形成された第２の開口部である。

次に製造方法について説明する。

第１図（ａ）は従来の方法と同じ方法で第１層目のＭＯ
Ｓ）ランジスタム上に平坦な第１の眉間絶縁膜（酸化膜
）２２．第１のエビ成長シリコン層６゜第１の単結晶化
シリコン層７１を形成したものつまり第２図（Ｃ）にお
いてレーザ光の照射が終了したものと同一のものを示し
ている。このような単結晶化シリコン１！７１の形成後
、これを写真製版。

エツチング技術によってパターニングして種結晶として
の単結晶シリコン層７６と第２１ｉ目のトランジスタＢ
形成用の単結晶シリコン層７４とを形成するわけである
が、本実施例ではその際、第１図（ｂ）に示すように第
２のエビ成長シリコン層６１の種結晶としての単結晶シ
リコン層７６を第１のエビ成長シリコン層６から離れた
位置に形成する。

そして第１図（Ｃ）に示すように、上記単結晶化シリコ
ン層７４上に第２層目のＭＯＳ）ランジスタＢを作成す
る。その後第１図ｔｄ）に示すようにこのトランジスタ
Ｂ上に第２の眉間酸化膜２４を堆積し平坦化した後、該
眉間酸化膜２４の単結晶化シリコンＪｉ７６上の部分に
第２の開口部５１を形成し、ここに選択エピタキシャル
技術によって第２のエビ成長シリコン層６１を成長させ
る。そしてこの上に第２の多結晶シ′リコン層（図示せ
ず）を堆積し、レーザ光の照射によって第２の単結晶化
シリコン層７５を形成する。そして最後に第１図ｔｅｌ
に示すようにこの単結晶化シリコン層７５をパターニン
グし、第３層目のトランジスタＣを、従来の方法と同様
な方法で作成して、３層構造の三次元回路素子を得る。

このように本実施例によれば、第２のエビ成長９９３７
層６１０種結晶としての単結晶化シリコン］１ｉ７６を
第１のエビ成長シリコン層６から離れた位置に形成し、
該単結晶化シリコン層７６上に形成された第２の眉間酸
化膜２４の開口部５１に第２のエビ成長シリコン層６１
を埋め込んだので、第２の単結晶シリコン層７５の結晶
軸をそろえるための第２のエビ成長シリコン層６１と第
１のエビ成長シリコン層６とは接触せず、このためレー
ザ光照射時の熱伝導量が少なくなり、エビ成長９９３２
層６１上の第２の多結晶シリコン層を溶融できる。従っ
て第２の眉間酸化膜２４上での横方向エピタキシャル成
長が可能となり、該酸化膜２４上に単結晶シリコン基板
１と同一の結晶軸を持った単結晶シリコン層７５が得ら
れ、これにより装置の電気的特性を良好にすることがモ
きる。

なお、上記実施例では３層構造の積層型半導体装置の例
を示したが、これは３層以上であれば何層であってもよ
く、また各層内にトランジスタのみならず、ダイオード
、コンデンサ等の素子を作成してもよい。さらに、上記
実施例では、開口部５．５１内にエビ成長シリコンを埋
め込んだが、これは多結晶シリコンを埋め込んでもよ（
、この場合も同様の効果を奏する。

（発明の効果〕 以上のように、この発明によれば、その下の半導体素子
層に達する各層間ｍ縁層の開口部をその下層の層間絶縁
層の開口部とは異なる位置に設け、該開口部に、下層の
半導体素子層の結晶軸を拾うための半導体層を埋め込ん
だので、該層間絶縁層上で横方向エピタキシャル成長を
良好に行なうことができ、これにより電気特性の良好な
積層型半導体装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による積層型半導体装置を
説明するための工程別断面図、第２図は従来の積層型半
導体装置を説明するための工程別断面図である。 図において、１は単結晶シリコン基板、２２゜２４は第
１．第２の眉間酸化膜、５．５１は第１゜第２の開口部
、６．６１は第１．第２のエビ成長シリコン層、７１．
７５は第１．第２の単結晶化シリコン層、７６は種結晶
としての単結晶化シリコン層、Ａは第１層目のＭＯＳ）
ランジスタ、Ｂは第２Ｎ目のＭＯＳトランジスタ、Ｃは
第３層目のＭＯＳ）ランジスタである。 なお図中同一符号は同−又は相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に半導体素子層と層間絶縁層とを交
   互に複数積層してなる積層型半導体装置において、 上記各層間絶縁層はその下の半導体素子層に達する開口
   部を有し、 上記各層間絶縁層の開口部はその下層の層間絶縁層の開
   口部とは異なる位置に形成されており、上記開口部には
   下層の半導体素子層と同じ結晶軸を持つ半導体素子層を
   層間絶縁膜上に形成するための半導体層が埋め込まれて
   いることを特徴とする積層型半導体装置。
2. （２）上記半導体基板として（１００）またはこれに近
   い主面を持つシリコンを用いたことを特徴とする特許請
   求の範囲第１項記載の積層型半導体装置。
3. （３）上記半導体層は単結晶半導体層であることを特徴
   とする特許請求の範囲第１項または第２項記載の積層型
   半導体装置。