JPS5893219A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5893219A JPS5893219A JP56190625A JP19062581A JPS5893219A JP S5893219 A JPS5893219 A JP S5893219A JP 56190625 A JP56190625 A JP 56190625A JP 19062581 A JP19062581 A JP 19062581A JP S5893219 A JPS5893219 A JP S5893219A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- film
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は半導体装置の製造方法に係り、特に絶縁膜上に
単結晶化した半導体層を形成する手段を改良した半導体
装置の製造方法に関する。
単結晶化した半導体層を形成する手段を改良した半導体
装置の製造方法に関する。
従来技術とその問題点
周知の如く、半導体基板上(以下シリコン基板を用いる
)に素子を形成する半導体装置においては、酸化、拡散
、イオン注入、写真蝕刻など公知の技術を用いて、シリ
コン基板上に平面的(二次元的)に素子を配列するが通
常で、二111以上の多層に素子を形成することはほと
んどなかった。そのため従来よりも素子を微細化して、
半導体装置を高集積化、高速化するためには限界があり
、この限界を越える手段として、多層に素子を形成する
、いわゆる三次元半導体装置が提案され、これを実現す
るために、絶縁膜上の多結高士たは非晶質半導体層にエ
ネルギービームを照射して粗大粒の多結晶または単結晶
半導体層(以下シリコン層を用いる)を形成する方法が
提案されている。例えば、シリコン基板をSlowまた
1l−1:SIN等の絶縁膜でおおってその上に多結晶
シリコン層を被着1〜、これを連続ビームのレーザー光
または電子線により照射アニールすることにより単結晶
シリコン層となし、核層中に素子を形成することにより
、三次元半導体装置を製造しようというものである。
)に素子を形成する半導体装置においては、酸化、拡散
、イオン注入、写真蝕刻など公知の技術を用いて、シリ
コン基板上に平面的(二次元的)に素子を配列するが通
常で、二111以上の多層に素子を形成することはほと
んどなかった。そのため従来よりも素子を微細化して、
半導体装置を高集積化、高速化するためには限界があり
、この限界を越える手段として、多層に素子を形成する
、いわゆる三次元半導体装置が提案され、これを実現す
るために、絶縁膜上の多結高士たは非晶質半導体層にエ
ネルギービームを照射して粗大粒の多結晶または単結晶
半導体層(以下シリコン層を用いる)を形成する方法が
提案されている。例えば、シリコン基板をSlowまた
1l−1:SIN等の絶縁膜でおおってその上に多結晶
シリコン層を被着1〜、これを連続ビームのレーザー光
または電子線により照射アニールすることにより単結晶
シリコン層となし、核層中に素子を形成することにより
、三次元半導体装置を製造しようというものである。
しかし従来の方法では、直径で加μm程度の粗大粒多結
晶シリコンにしかならず単結晶シリコン層を得ることは
きわめてむずかしい。また実現した単結晶中には多数の
転位、双晶、積層欠陥等が含まれ、シリコン層の結晶性
はきわめて悪いものであった0またそのシリコン層の表
面には、かなり大きな凹凸ができ、そのため該1−中1
に素子を作る際にはリソグラフィー上多くの難薇があり
、出来上がった素子の特性は5OS(サファイア基板上
のシリコン層)に形成されたものより悪いものであった
0 現在最も有望と考えられている、シリコン層の単結晶化
法はLBSS法である。第1図はこの方法の概略を示す
ものである。まずシリコン基板l上の絶縁膜2の一部を
開孔し、その上に多結晶または非晶質シリコン層3を被
着したのちエネルギービーム4を照射して、上記開孔部
において下地単結晶シリコン基板との接触部を種結晶と
してエピタキシャル成長させ、引き続き横方向へ結晶成
長させるというものである。この方法の特徴は基板と同
−面方位の単結晶領域を希望する場所に作り得る点にあ
り、この技術をくりかえしてゆけば三次元半導体装置は
可能であると考えられる。
晶シリコンにしかならず単結晶シリコン層を得ることは
きわめてむずかしい。また実現した単結晶中には多数の
転位、双晶、積層欠陥等が含まれ、シリコン層の結晶性
はきわめて悪いものであった0またそのシリコン層の表
面には、かなり大きな凹凸ができ、そのため該1−中1
に素子を作る際にはリソグラフィー上多くの難薇があり
、出来上がった素子の特性は5OS(サファイア基板上
のシリコン層)に形成されたものより悪いものであった
0 現在最も有望と考えられている、シリコン層の単結晶化
法はLBSS法である。第1図はこの方法の概略を示す
ものである。まずシリコン基板l上の絶縁膜2の一部を
開孔し、その上に多結晶または非晶質シリコン層3を被
着したのちエネルギービーム4を照射して、上記開孔部
において下地単結晶シリコン基板との接触部を種結晶と
してエピタキシャル成長させ、引き続き横方向へ結晶成
長させるというものである。この方法の特徴は基板と同
−面方位の単結晶領域を希望する場所に作り得る点にあ
り、この技術をくりかえしてゆけば三次元半導体装置は
可能であると考えられる。
しかし、現′実には横方向に単結晶化できる長さは最大
でも100μin程度であり、表面の凹凸も大きい。こ
の原因はいろいろ考えられるが、その中で特に重要と考
えられ::Σのはエネルギービームとしてレーザー光を
用いている点にある0すなわち、レーザー光においては
連続的に発振させる場合、約5係のふらつきがあり、そ
のためにアニールがむらになる。さらにレーザー光特有
の干渉効果があり、このためやはりアニールむらができ
る。これら以外にもレーザー光にはアニール対象となる
物質によって反射係数、吸収係数が異なるため、異なる
物質を同時に最適条件にてアニールすることができない
など、多くの欠点がある。
でも100μin程度であり、表面の凹凸も大きい。こ
の原因はいろいろ考えられるが、その中で特に重要と考
えられ::Σのはエネルギービームとしてレーザー光を
用いている点にある0すなわち、レーザー光においては
連続的に発振させる場合、約5係のふらつきがあり、そ
のためにアニールがむらになる。さらにレーザー光特有
の干渉効果があり、このためやはりアニールむらができ
る。これら以外にもレーザー光にはアニール対象となる
物質によって反射係数、吸収係数が異なるため、異なる
物質を同時に最適条件にてアニールすることができない
など、多くの欠点がある。
発明の目的
本発明はこのような点に鑑みてなされたもので良質の半
導体層を得る事を目的とする。
導体層を得る事を目的とする。
発明の概要
本発明はLFiSS法においてレーザー光のかわりに電
子ビームにてアニールするものである。
子ビームにてアニールするものである。
発明の効果
本発明により絶縁膜上に単結晶化した良質の半導体層を
形成して、素子の三次元的集積化を実用上十分な特性を
もたせて実現することを可能とした半導体装置の製造方
法を提供することが出来る。
形成して、素子の三次元的集積化を実用上十分な特性を
もたせて実現することを可能とした半導体装置の製造方
法を提供することが出来る。
発明の実施例
以■、本発明を実施例を用いて詳しく説明する、第2図
(a)〜(e)は一実施例の製造工程を示す断面図であ
る。
(a)〜(e)は一実施例の製造工程を示す断面図であ
る。
まず第2図(a)で示すように、たとえばP型(100
)面方位の単結晶シリコン基板101の表面に絶縁膜と
して約1μmの5IOt+膜102を形成する。その上
にSIN膜103を形成する。このSiN膜は後の工程
で多結晶あるいは非晶質シリコンL−を単結晶化させや
すくするために形成する1ものである。まだシリコン基
板101は既に所望の素子が周知の工程を経て形成され
ているとする。次に第2図(b)で示すように、5io
t膜102、SiN膜103を公知の方法にてパターニ
ングし、エツチングすることにより一部を開孔する。そ
の後全面にたとえば5000λの多結晶シリコン層10
4を被着する。次に第2図(C)で示すように電子ビー
ムを上部から照射して上記シリコン層104をアニール
する。アニール条件としては電子線の加速電圧10KV
、シリコン基板に到達するビーム電流としては10mA
とした。またビームスポット径は200μmφであり、
100 cm/s e cの走査速度で走査した。さら
に電子ビームアニールの際の基板温度は450“0、*
−空度は10 TOrr以上とした。
)面方位の単結晶シリコン基板101の表面に絶縁膜と
して約1μmの5IOt+膜102を形成する。その上
にSIN膜103を形成する。このSiN膜は後の工程
で多結晶あるいは非晶質シリコンL−を単結晶化させや
すくするために形成する1ものである。まだシリコン基
板101は既に所望の素子が周知の工程を経て形成され
ているとする。次に第2図(b)で示すように、5io
t膜102、SiN膜103を公知の方法にてパターニ
ングし、エツチングすることにより一部を開孔する。そ
の後全面にたとえば5000λの多結晶シリコン層10
4を被着する。次に第2図(C)で示すように電子ビー
ムを上部から照射して上記シリコン層104をアニール
する。アニール条件としては電子線の加速電圧10KV
、シリコン基板に到達するビーム電流としては10mA
とした。またビームスポット径は200μmφであり、
100 cm/s e cの走査速度で走査した。さら
に電子ビームアニールの際の基板温度は450“0、*
−空度は10 TOrr以上とした。
重子ビームアニール粂件において、本実施例では5oo
oiの多結晶シリコン層104をアニールするため加速
電圧は低い方がよ< 、 l0KVの時には、エネルギ
ーデボジンコンのピークは0.3μm程度である。
oiの多結晶シリコン層104をアニールするため加速
電圧は低い方がよ< 、 l0KVの時には、エネルギ
ーデボジンコンのピークは0.3μm程度である。
従ってもし、より厚いシリコン層を−rニールする時に
はより加速電圧を上げる必映がある。また真空度はよい
程よく、今回は10 ’TOrrで行なったが、できれ
ば10 以トが望ましい。しかも真空の質も問題で、
・・イドロカーボンなどは出来る限り減らすことが望ま
しい。ビームの走査速度は、ビームム の賓ット径との兼ね合いによ−で決まるが、ビーム径は
大きければ一枚のウエノ・−をアニールする時間が短縮
できる。望ましいビーム径は100μm〜1000μm
4度である。アニール中の基板ii工熟熱温度高い程ア
ニールには向いているが、余り高すぎると先に製作した
デバイスに悪影響を与えるため500°C以下が望まし
い。
はより加速電圧を上げる必映がある。また真空度はよい
程よく、今回は10 ’TOrrで行なったが、できれ
ば10 以トが望ましい。しかも真空の質も問題で、
・・イドロカーボンなどは出来る限り減らすことが望ま
しい。ビームの走査速度は、ビームム の賓ット径との兼ね合いによ−で決まるが、ビーム径は
大きければ一枚のウエノ・−をアニールする時間が短縮
できる。望ましいビーム径は100μm〜1000μm
4度である。アニール中の基板ii工熟熱温度高い程ア
ニールには向いているが、余り高すぎると先に製作した
デバイスに悪影響を与えるため500°C以下が望まし
い。
本発明における最も重要な点はエネルギービームとして
電子ビームを用いる県である。゛電子ビームのエネルギ
ーは加速電圧と電流値によって電気的に制御できるため
、レーザービームに比べて抜群に制御性がよく、コンピ
ータ−コントロールすることによってパワーを瞬間的に
強くしたり弱くしたりすることも自由自在である。また
アニールする対象物質の質重と加速電圧によってのみ、
エネルギーのデ栄ジション深さが決定されるためアニー
ルしようという深さを簡単にコントロールし任童に選ぶ
ことができる。レーザーアニールの場合には物質量の反
射係数や吸収係数を考慮しなければならず、しかもそれ
らの物理定数が物質の結晶状態によって変化してコント
ロールしにくいのとは大きな違いである。
電子ビームを用いる県である。゛電子ビームのエネルギ
ーは加速電圧と電流値によって電気的に制御できるため
、レーザービームに比べて抜群に制御性がよく、コンピ
ータ−コントロールすることによってパワーを瞬間的に
強くしたり弱くしたりすることも自由自在である。また
アニールする対象物質の質重と加速電圧によってのみ、
エネルギーのデ栄ジション深さが決定されるためアニー
ルしようという深さを簡単にコントロールし任童に選ぶ
ことができる。レーザーアニールの場合には物質量の反
射係数や吸収係数を考慮しなければならず、しかもそれ
らの物理定数が物質の結晶状態によって変化してコント
ロールしにくいのとは大きな違いである。
また電子ビームではビームの走査を醒気信号で行なうこ
とができるため制御部の回路を少し変えるだけで、走査
スピードや走査モードを自由に変えることができる。し
かも成子ビーム描画技術にて確立しているようにl11
.=、−・走査の制御性も他に類を見ない程よい。これ
らの点も1/−ザーアニールではとても追従できない利
点であると言える。
とができるため制御部の回路を少し変えるだけで、走査
スピードや走査モードを自由に変えることができる。し
かも成子ビーム描画技術にて確立しているようにl11
.=、−・走査の制御性も他に類を見ない程よい。これ
らの点も1/−ザーアニールではとても追従できない利
点であると言える。
このような電子ビームアニールの利薇を充分に活用する
ことにより、本発明の効果を充分に発揮させることがで
きる。本発明によれば横方向への単結晶成長長さを数i
llにすることが可能で、レーザービームの場合の数百
μmに比べて1〜2桁向上変重要で各チップ毎にエビ成
長のだめの開孔部を設ければ1枚のウニ・−一全面を単
結晶化することも可能である。その意味でレーザービー
ムを電子ビームに置き換えたということは非常に重要で
ある。
ことにより、本発明の効果を充分に発揮させることがで
きる。本発明によれば横方向への単結晶成長長さを数i
llにすることが可能で、レーザービームの場合の数百
μmに比べて1〜2桁向上変重要で各チップ毎にエビ成
長のだめの開孔部を設ければ1枚のウニ・−一全面を単
結晶化することも可能である。その意味でレーザービー
ムを電子ビームに置き換えたということは非常に重要で
ある。
次に第2図(d)で示すように、成子ビームアニールに
よって単結晶化したシリコン層104′をパターニング
して素子形成領域とし、その後公矧の技術に・C素子間
分離絶縁膜105を形成し、菓子領域にゲート酸化膜1
06を介して例えば多結晶シリコンからなるゲート成極
107全形成し、ソース・ドレイン領域108.109
を形成しτMOSトランジスタとする。次に第2図(e
)で示すように全面を絶縁膜11Oでおおった後、Al
による電極111〜113を形成して三次元に集積した
半導体装置を完成する。
よって単結晶化したシリコン層104′をパターニング
して素子形成領域とし、その後公矧の技術に・C素子間
分離絶縁膜105を形成し、菓子領域にゲート酸化膜1
06を介して例えば多結晶シリコンからなるゲート成極
107全形成し、ソース・ドレイン領域108.109
を形成しτMOSトランジスタとする。次に第2図(e
)で示すように全面を絶縁膜11Oでおおった後、Al
による電極111〜113を形成して三次元に集積した
半導体装置を完成する。
なお、上記実施例ではMOSトランジスタについて説明
したが、本発明によるシリコン層にviC−MOSトラ
ンジスタ、バイポーラトランジスタ、ダイオードなどあ
らゆる素子を形成できることはいうまでもなく、本発明
の効果を用いて、これらの素子を三次元的に配列するこ
とにより、従来より高集積、高性能、多機能な四次元集
積回路装置を実現することが可能となった。
したが、本発明によるシリコン層にviC−MOSトラ
ンジスタ、バイポーラトランジスタ、ダイオードなどあ
らゆる素子を形成できることはいうまでもなく、本発明
の効果を用いて、これらの素子を三次元的に配列するこ
とにより、従来より高集積、高性能、多機能な四次元集
積回路装置を実現することが可能となった。
本発明の効果はシリコン以外の半導体たとえばゲルマニ
ウムや、 GaAs、GaPなどの三−五族化合物半
導体、I n P + I n S bなどのニー五族
化合物半導体においても期待でき、これらを組合せるこ
とにより一チップに従来の記憶回路、論理回路と共に表
示感知機能などを同時に備えた多機能素子を作りあげる
ことができる。また本実施例の第2図te+の工程にお
けるAlによる1匝は他の金属でもかまわない。その他
、この発明の主旨を逸脱しない限り種々の応用例が期待
できる。
ウムや、 GaAs、GaPなどの三−五族化合物半
導体、I n P + I n S bなどのニー五族
化合物半導体においても期待でき、これらを組合せるこ
とにより一チップに従来の記憶回路、論理回路と共に表
示感知機能などを同時に備えた多機能素子を作りあげる
ことができる。また本実施例の第2図te+の工程にお
けるAlによる1匝は他の金属でもかまわない。その他
、この発明の主旨を逸脱しない限り種々の応用例が期待
できる。
第1図はエネルギービーム照射によるLESS構造の単
結晶膜の形成過程を説明する断面図、第2図(a)〜(
→はこの発明の一実施例の製造工程金示す断面図である
。 図に於いて、 101・・・単結晶シリコン基板、 102・・・s
iQ、膜、103・siNg、 104・・・多結晶
シリコン層、104′・・・単結晶化したシリコン層、
105・・・絶縁膜、 106・・ゲート酸化膜、1
07・・・ゲート電極、 108,109・・・ソース
・ドレイン領域、110・・絶縁膜、 1ll−1
13・・・Al’d極。 第1図 第 25A (乙) CC) ”逮3表電子ヒーム 第2区 (e)
結晶膜の形成過程を説明する断面図、第2図(a)〜(
→はこの発明の一実施例の製造工程金示す断面図である
。 図に於いて、 101・・・単結晶シリコン基板、 102・・・s
iQ、膜、103・siNg、 104・・・多結晶
シリコン層、104′・・・単結晶化したシリコン層、
105・・・絶縁膜、 106・・ゲート酸化膜、1
07・・・ゲート電極、 108,109・・・ソース
・ドレイン領域、110・・絶縁膜、 1ll−1
13・・・Al’d極。 第1図 第 25A (乙) CC) ”逮3表電子ヒーム 第2区 (e)
Claims (4)
- (1)単結晶半導体基板が露出l〜たA領域と該基板上
の所望部分に絶縁膜を被着したB領域とを備え、上記へ
領域の少なくとも一部とB領域を連続して覆うように多
結晶または非晶質半導体層を被着し、この半導体層の所
望部分にエネルギービームを連続的に走査しながら照射
してアニールを施して、該半導体層の少なくとも一部を
単結晶とした半導体層を得、この半導体層に所望の素子
を形成することを特徴とする半導体装置の製造方法。 - (2)エネルギービーム照射は基板を200〜500
’0に力口熱し、10〜10TOr「の圧力下にて5〜
30Keyの加速エネルギーの連続成子ビームをO15
〜500cm/ secの速度にて走査しながら行なう
ものである前記特許請求の範囲第1項記載の半導体装置
の製造方法。 - (3)絶縁膜はシリコン酸化膜、シリコン窒化膜、シリ
コン炭化膜、アルミニウム酸化膜、タンタル酸化膜、カ
ーボン、リンガラス、砒素ガラス、ボロンガラスからな
る群から選ばれる前記特許請求の範囲第1項記載の半導
体装置の製造方法。 - (4)半導体層の膜厚は0.05〜2μmである前記特
許請求の範囲第1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190625A JPS5893219A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190625A JPS5893219A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5893219A true JPS5893219A (ja) | 1983-06-02 |
Family
ID=16261177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56190625A Pending JPS5893219A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893219A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6265364A (ja) * | 1985-09-17 | 1987-03-24 | Toshiba Corp | 半導体装置の製造方法 |
US5424241A (en) * | 1992-08-21 | 1995-06-13 | Smiths Industries Aerospace & Defense Systems, Inc. | Method of making a force detecting sensor |
-
1981
- 1981-11-30 JP JP56190625A patent/JPS5893219A/ja active Pending
Non-Patent Citations (1)
Title |
---|
APPL.PHYS.LETT=1981 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6265364A (ja) * | 1985-09-17 | 1987-03-24 | Toshiba Corp | 半導体装置の製造方法 |
US5424241A (en) * | 1992-08-21 | 1995-06-13 | Smiths Industries Aerospace & Defense Systems, Inc. | Method of making a force detecting sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4448632A (en) | Method of fabricating semiconductor devices | |
US4046618A (en) | Method for preparing large single crystal thin films | |
JPH0235468B2 (ja) | ||
JPS61244020A (ja) | 欠陥が局限された配向された単結晶シリコンフイルムを絶縁支持体上に製造する方法 | |
US4661167A (en) | Method for manufacturing a monocrystalline semiconductor device | |
JPS59155121A (ja) | 半導体薄膜の製造方法 | |
JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
JPS62160712A (ja) | 半導体装置の製造方法 | |
JPS5893219A (ja) | 半導体装置の製造方法 | |
JPS5893220A (ja) | 半導体単結晶膜の製造方法 | |
JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
JPS5856406A (ja) | 半導体膜の製造方法 | |
JPH01283879A (ja) | 薄膜形半導体装置とその製造方法 | |
JP2687393B2 (ja) | 半導体装置の製造方法 | |
JPS5893223A (ja) | 半導体装置の製造方法 | |
JPS5856316A (ja) | 半導体装置の製造方法 | |
JPH0257337B2 (ja) | ||
JP2687394B2 (ja) | 半導体装置の製造方法 | |
JP2600286B2 (ja) | 半導体装置の製造方法 | |
JPS61117821A (ja) | 半導体装置の製造方法 | |
JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
JPS5934626A (ja) | 半導体膜形成方法 | |
JPH04373171A (ja) | 半導体素子の作製方法 | |
JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
JPH05335234A (ja) | 半導体基板の製造方法 |