JPH0377654B2 - - Google Patents
Info
- Publication number
- JPH0377654B2 JPH0377654B2 JP58176902A JP17690283A JPH0377654B2 JP H0377654 B2 JPH0377654 B2 JP H0377654B2 JP 58176902 A JP58176902 A JP 58176902A JP 17690283 A JP17690283 A JP 17690283A JP H0377654 B2 JPH0377654 B2 JP H0377654B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- single crystal
- region
- epitaxial growth
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013078 crystal Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 3
- 230000008025 crystallization Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はラテラルエピタキシヤル成長方法に係
り、特にビームアニールによるラテラルエピタキ
シヤル成長方法に関するものである。
り、特にビームアニールによるラテラルエピタキ
シヤル成長方法に関するものである。
技術の背景
単結晶基板上に堆積させた非単結晶層、例えば
多結晶シリコン層にレーザービーム、電子ビー
ム、イオンビーム等のエネルギビーム等を照射す
ることによつて横方向にエピタキシヤル成長（ラ
テラルエピタキシヤル成長、以下単にLEGと記
す）を行ない該多結晶シリコンを基板単結晶と同
一結晶方位のシリコンに単結晶化せしめる方法が
知られている。特に数ミリ角以上の大面積のシリ
コン層を完全に単結晶化することは結晶粒界や結
晶転移の発生のために容易ではない。
多結晶シリコン層にレーザービーム、電子ビー
ム、イオンビーム等のエネルギビーム等を照射す
ることによつて横方向にエピタキシヤル成長（ラ
テラルエピタキシヤル成長、以下単にLEGと記
す）を行ない該多結晶シリコンを基板単結晶と同
一結晶方位のシリコンに単結晶化せしめる方法が
知られている。特に数ミリ角以上の大面積のシリ
コン層を完全に単結晶化することは結晶粒界や結
晶転移の発生のために容易ではない。
従来技術と問題点
上記のように大きな面積部分のシリコン層を単
結晶化することが出来ないため、従来Device領
域等の弧立した各々数十ミクロン角〜数百ミクロ
ン角程度の小面積のみをSOI領域（Silicon On
Insulator）として、その周囲の単結晶シリコン
層を単結晶化の種結晶にすることが行なわれてい
る。第１図には単結晶シリコン層１上にデバイス
領域となる３つのSiO2領域２が示されている。
第２図には第１図のＡ−Ａ断面図が示されてい
る。
結晶化することが出来ないため、従来Device領
域等の弧立した各々数十ミクロン角〜数百ミクロ
ン角程度の小面積のみをSOI領域（Silicon On
Insulator）として、その周囲の単結晶シリコン
層を単結晶化の種結晶にすることが行なわれてい
る。第１図には単結晶シリコン層１上にデバイス
領域となる３つのSiO2領域２が示されている。
第２図には第１図のＡ−Ａ断面図が示されてい
る。
第１、第２図に示されているような配置におい
てレーザーアニール（スキヤニング方向をＢとす
る）によつてSiO2領域２上に形成した多結晶シ
リコン層３を単結晶化する場合（第２図中１ａは
多結晶シリコン層３を単結晶化するための種結晶
部）、該レーザーアニールにより充分に単結晶シ
リコン基板１が加熱溶融されると第３図に示すよ
うに溶融シリコンの融液の中でSiO2領域２が元
の位置２ａから多くの場合スキヤニング方向のあ
る位置２ｂに漂流し、予定した位置にSOI領域を
形成することが出来ないことがしばしば発生し
た。
てレーザーアニール（スキヤニング方向をＢとす
る）によつてSiO2領域２上に形成した多結晶シ
リコン層３を単結晶化する場合（第２図中１ａは
多結晶シリコン層３を単結晶化するための種結晶
部）、該レーザーアニールにより充分に単結晶シ
リコン基板１が加熱溶融されると第３図に示すよ
うに溶融シリコンの融液の中でSiO2領域２が元
の位置２ａから多くの場合スキヤニング方向のあ
る位置２ｂに漂流し、予定した位置にSOI領域を
形成することが出来ないことがしばしば発生し
た。
発明の目的
上記欠点を鑑み本発明は予定された位置にSOI
領域を形成することが可能なラテラルエピタキシ
ヤル成長方法を提供することである。
領域を形成することが可能なラテラルエピタキシ
ヤル成長方法を提供することである。
発明の構成
本発明は半導体基板上に複数の絶縁領域を形成
し、該絶縁層上を含む部分に非単結晶層を形成
し、次に該非単結晶層にエネルギービームを照射
して該非単結晶層を単結晶化せしめるラテラルエ
ピタキシヤル成長方法において前記複数の絶縁領
域の各々が他の絶縁領域に対して相互に連結手段
を有するように前記複数の絶縁領域を形成するこ
とを特徴とするラテラルエピタキシヤル成長方法
によつて達成される。
し、該絶縁層上を含む部分に非単結晶層を形成
し、次に該非単結晶層にエネルギービームを照射
して該非単結晶層を単結晶化せしめるラテラルエ
ピタキシヤル成長方法において前記複数の絶縁領
域の各々が他の絶縁領域に対して相互に連結手段
を有するように前記複数の絶縁領域を形成するこ
とを特徴とするラテラルエピタキシヤル成長方法
によつて達成される。
本発明において上記の連結手段は少なくとも半
導体基板の融点において、溶融せず且つ変形しな
い物質例えばSiO2、Si3N4等から作られるのが好
ましい。
導体基板の融点において、溶融せず且つ変形しな
い物質例えばSiO2、Si3N4等から作られるのが好
ましい。
発明の実施例
以下本発明の実施例を図面に基づいて説明す
る。
る。
第４図は本発明の１実施例を示す概略平面図で
ある。
ある。
第４図に示すように例えば単結晶シリコン基板
１１上に３つの矩形状のSiO2領域（島）１２及
びその３つのSiO2領域１２を連結する例えば
SiO2からなる連結橋１４がパターニングによつ
て同時に形成されている。この３つの連結橋１４
の幅はSiO2領域１２の各辺の長さの約１／10の
長さであるのが好ましい。というのはSiO2領域
周辺の該基板１１が単結晶化の種となるために、
該連結橋がシリコンの融点温度で変形しない程度
に出来るぞけ、連結橋の幅を細くすべきだからで
ある。
１１上に３つの矩形状のSiO2領域（島）１２及
びその３つのSiO2領域１２を連結する例えば
SiO2からなる連結橋１４がパターニングによつ
て同時に形成されている。この３つの連結橋１４
の幅はSiO2領域１２の各辺の長さの約１／10の
長さであるのが好ましい。というのはSiO2領域
周辺の該基板１１が単結晶化の種となるために、
該連結橋がシリコンの融点温度で変形しない程度
に出来るぞけ、連結橋の幅を細くすべきだからで
ある。
このようにしてSiO2からなる連結橋１４を有
したSiO2領域１２上方にCVD法によつて多結晶
シリコン層（図示せず）を形成し、SiO2領域周
辺から従来通り連続発振アルゴンレーザを用いて
アニールを行ない多結晶シリコン層をラテラルエ
ピタキシヤル成長させ単結晶化せしめた。該レー
ザアニールによつて単結晶シリコン基板１１が溶
融して被アニール多結晶シリコン層下のSiO2領
域１２が浮遊状態になつたとしても照射されてい
ない他の２つのSiO2領域に連結された連結橋に
よつて動きを抑制されSiO2領域の漂流を防止す
ることが可能となる。この実施例ではSiO2領域
は同形の矩形の短辺80μm、長辺100μmの長さを
有するように形成したので連結橋の幅を2μm〜
5μmの長さに形成した。
したSiO2領域１２上方にCVD法によつて多結晶
シリコン層（図示せず）を形成し、SiO2領域周
辺から従来通り連続発振アルゴンレーザを用いて
アニールを行ない多結晶シリコン層をラテラルエ
ピタキシヤル成長させ単結晶化せしめた。該レー
ザアニールによつて単結晶シリコン基板１１が溶
融して被アニール多結晶シリコン層下のSiO2領
域１２が浮遊状態になつたとしても照射されてい
ない他の２つのSiO2領域に連結された連結橋に
よつて動きを抑制されSiO2領域の漂流を防止す
ることが可能となる。この実施例ではSiO2領域
は同形の矩形の短辺80μm、長辺100μmの長さを
有するように形成したので連結橋の幅を2μm〜
5μmの長さに形成した。
本発明の実施例においてアルゴンレーザビーム
を用いてアニールを行なつたが電子ビーム、イオ
ンビーム、ランプ（放電、タングステンランプ）
等の種々のエネルギービームを用いても同様に行
なうことが出来る。
を用いてアニールを行なつたが電子ビーム、イオ
ンビーム、ランプ（放電、タングステンランプ）
等の種々のエネルギービームを用いても同様に行
なうことが出来る。
発明の効果
上記説明したように本発明によれば予定された
位置にSOI領域を形成することが出来る。
位置にSOI領域を形成することが出来る。
第１図から第３図迄は従来技術を説明するため
の図であり、第４図は本発明の１実施例を説明す
るための概略平面図である。 １，１１……単結晶シリコン基板、２，１２…
…SiO2領域（島）、３……多結晶シリコン層、１
４……連結橋（SiO2）。
の図であり、第４図は本発明の１実施例を説明す
るための概略平面図である。 １，１１……単結晶シリコン基板、２，１２…
…SiO2領域（島）、３……多結晶シリコン層、１
４……連結橋（SiO2）。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に複数の絶縁領域を形成し、該
絶縁層上を含む部分に非単結晶層を形成し、次に
該非単結晶層にエネルギービームを照射して該非
単結晶化せしめるラテラルエピタキシヤル成長方
法において、 前記複数の絶縁領域の各々が他の絶縁領域に対
して相互に連結手段を有するように前記複数の絶
縁領域を形成することを特徴とするラテラルエピ
タキシヤル成長方法。 ２ 前記連結手段は少なくとも前記半導体基板の
融点において溶融せず且つ変形しない物質からな
ることを特徴とする特許請求の範囲第１項記載の
ラテラルエピタキシヤル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176902A JPS6070721A (ja) | 1983-09-27 | 1983-09-27 | ラテラルエピタキシャル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58176902A JPS6070721A (ja) | 1983-09-27 | 1983-09-27 | ラテラルエピタキシャル成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070721A JPS6070721A (ja) | 1985-04-22 |
| JPH0377654B2 true JPH0377654B2 (ja) | 1991-12-11 |
Family
ID=16021749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58176902A Granted JPS6070721A (ja) | 1983-09-27 | 1983-09-27 | ラテラルエピタキシャル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070721A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4743567A (en) * | 1987-08-11 | 1988-05-10 | North American Philips Corp. | Method of forming thin, defect-free, monocrystalline layers of semiconductor materials on insulators |
-
1983
- 1983-09-27 JP JP58176902A patent/JPS6070721A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070721A (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4323417A (en) | Method of producing monocrystal on insulator | |
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPS62206816A (ja) | 半導体結晶層の製造方法 | |
| JPH0377654B2 (ja) | ||
| JPH0136972B2 (ja) | ||
| JPH0413848B2 (ja) | ||
| JPH0236051B2 (ja) | ||
| JPS6320011B2 (ja) | ||
| JPH0236050B2 (ja) | ||
| JPH0560668B2 (ja) | ||
| JPS62130509A (ja) | 半導体基体の製造方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPS61125169A (ja) | 半導体装置の製造方法 | |
| JPH0140485B2 (ja) | ||
| JPS6167218A (ja) | 半導体装置の製造方法 | |
| JPS5837916A (ja) | 半導体装置の製造方法 | |
| JP2674751B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0461491B2 (ja) | ||
| JPS63150911A (ja) | 半導体装置の製造方法 | |
| JPS60117611A (ja) | 半導体装置の製造方法 | |
| JPS6234716B2 (ja) | ||
| JPH0149003B2 (ja) | ||
| JPH0777195B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62226621A (ja) | 単結晶シリコン薄膜形成方法 | |
| JPH0142127B2 (ja) |