JPH0140485B2 - - Google Patents

Info

Publication number
JPH0140485B2
JPH0140485B2 JP55124824A JP12482480A JPH0140485B2 JP H0140485 B2 JPH0140485 B2 JP H0140485B2 JP 55124824 A JP55124824 A JP 55124824A JP 12482480 A JP12482480 A JP 12482480A JP H0140485 B2 JPH0140485 B2 JP H0140485B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal semiconductor
region
scanning
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55124824A
Other languages
English (en)
Other versions
JPS5749226A (en
Inventor
Junji Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12482480A priority Critical patent/JPS5749226A/ja
Publication of JPS5749226A publication Critical patent/JPS5749226A/ja
Publication of JPH0140485B2 publication Critical patent/JPH0140485B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は非単結晶半導体層の単結晶化方法に係
り、特にシリコン基板上に設けた酸化膜(SiO2
等の絶縁膜上に配した多結晶シリコン、即ち非単
結晶半導体層を広い範囲に単結晶化させる方法に
関する。
従来、イオン打ち込み等によつて生じた半導体
基板の損傷部に高出力レーザ光を照射すること
で、該損傷部が結晶回復され、単結晶化すること
が知られている。このようなレーザアニールの固
溶機構はメルトー再固化がなされ、成長速度は数
m/secにも達している。
このような、結晶回復機能はパルスレーザの照
射では主に液相エピタキシヤル機構によりCW
(連続励起)レーザの照射では主に固相エピタキ
シヤル機構によるものとしての説明がなされてい
るがCWレーザでも充分にエネルギー密度が高け
れば、液相エピタキシヤル成長が起こる。
上述の如きレーザアニーリング光にとどまらず
粒子線等をも含んで考えられるので、本発明では
これらレーザ等の光並に粒子線を含めてエネルギ
ー線と定義し、説明を進める。更に本発明で説明
する非単結晶半導体層は多結晶シリコン又は非晶
質シリコンを含めたものとする。非単結晶層のシ
リコンにエネルギー線を照射してアニールするこ
とにより単結晶化する従来の方法について以下に
説明する。まず、第1図に示すように、シリコン
基板1上に熱酸化による酸化膜(SiO2)2を形
成し、該酸化膜上に非単結晶シリコン層3を形成
し、更に酸化膜2の一部をエツチング等により、
除去して、基板1の単結晶層を露出4させ、該露
出部分に非単結晶シリコン層3が形成されるよう
になしエネルギー線5を基板1の単結晶層の露出
部分より走査を開始して矢印で示すように例えば
エネルギー線を5位置迄スキヤンニングさせたと
すれば、非単結晶層3はメルト6されて基板1の
単結晶を核とし単結晶の成長が行なわれる。
しかしながら、この方法では、上述の如くエネ
ルギー線を基板の単結晶を結晶成長の核として働
かせるように、該核を出発点として走査させた場
合でも、エネルギー線によつてメルトされ再結晶
化した部分のうち、その非単結晶シリコン層と隣
接する部分は単結晶化されず多結晶シリコンが成
長してしまうという欠点があつた。これらの状態
を第2図A,Bを用いて説明する。第2図Aは単
結晶層上をエネルギー線が走査する過程を示す平
面図、第2図Bは側断面を示すものであり、第2
図Bは第1図と同様に基板1上に酸化膜2を形成
し、該酸化膜を開口し基板1の単結晶を露出4さ
せて単結晶成長時の核とし、これら露出4部分を
含めて酸化膜2の上に非単結晶のシリコン層3を
被覆する。該核を出発点としてレーザ等のエネル
ギー線5を第2図Aの矢印X方向に走査させる。
エネルギー線はスポツト直径Dに相当する巾で
非単結晶層のシリコン層3表面を順次メルト6さ
せる。この時エネルギー線5の中心部5aの頂部
では単結晶化がなされるが、非結晶層3のシリコ
ンと接しているエネルギー線5の両端面a,b部
分では非単結晶が成長するので単結晶化が進まな
いことを見出した。これは、エネルギー線スポツ
トの移動に伴つて、非単結晶シリコンがメルトさ
れてできた溶液が順次冷却され再結晶化していく
とき、その溶液のエネルギー線の進行方向に対し
て後方にあたる部分は単結晶に接しているもの
の、溶液の他の方向は非単結晶シリコンと接して
いるが故に、単結晶を核とする結晶成長と同時に
非単結晶を核とする結晶成長も並行しておこるた
めである。従つて、エネルギー線の進行方向と平
行な側面付近をも単結晶化するためには、前記溶
液の側面も単結晶に接していることが好ましい。
更にSiO2又はシリコンナイトライド(Ni3N4)等
の絶縁層2上に第3図に示すような非単結晶層3
よりなる島をエツチング7等で作り、エネルギー
線を5−5′方向で(x方向)に走査すると島内の
非単結晶のシリコンが単結晶化されることが報告
されている。しかし、この方法による時は単結晶
化される範囲がlxw=20μ×2μと極めて小さいも
のしか得られないこと、及び強力な核となるもの
がないため単結晶化の再現性が乏しい欠点を有す
る。本発明は上述の従来の欠点に鑑みて非単結晶
層を一部切除することとエネルギー線の走査方法
とで広い非単結晶領域を極めて簡単に単結晶化す
る方法を提供することを目的とする。本発明の特
徴とするところは、絶縁物上に形成した非単結晶
半導体層にエネルギー線を照射して前記非単結晶
半導体層を単結晶化する方法に於いて、前記非単
結晶半導体層をその周縁部が核と成るべき単結晶
半導体領域に接する島状に形成し、その後、前記
島状の非単結晶半導体層の周縁部の屈曲しかつ前
記単結晶半導体領域に接する一端部から前記周縁
部をまたぐようにして前記周縁部に沿つてエネル
ギー線スポツトを走査して、該走査スポツトの後
方と一側方に前記単結晶半導体領域に接する単結
晶化された領域を形成し、次いで、順次、それに
先立つエネルギー線スポツトの走査により形成さ
れて成る単結晶化された領域にその一部がまたが
るようにエネルギー線スポツトを走査することを
特徴とする非単結晶半導体層の単結晶化方法を提
供することである。
以下本発明の一実施例を第4図ないし第8図に
ついて説明する。
本発明において、単結晶化するためには、第4
図に示すように、単結晶化しようとする非単結晶
層を、少なくともその周縁部の一端が単結晶部9
と接するような島状に形成し、CWアルゴンレー
ザーで10Wないし18Wのエネルギー線を単結晶部
9を核としてスキヤンニングを開始させる。第4
図の側断面図の第5図において、シリコン基板1
上にSiO2膜2を有し、このSiO2膜上に非単結晶
層のシリコン3が被覆され、非単結晶層3は島状
にメサ状とされ非単結晶層3が切除された除去部
8を有し、該除去部8の下面はSiO2膜が除去さ
れ基板1の単結晶部9が露出されている。このよ
うな単結晶部9が除去部8のすべての下端面にあ
つてもよいが、本発明においては、第4,5,6
図の如く、少くとも単結晶化しようとする領域の
1辺に核となる単結晶部9がSiO2膜の開口部よ
り露出4し、第1回の走査のエネルギー線5の走
査方向に非単結晶層3の除去部8を有すればよ
い。そして、単結晶を構成する単結晶部9の1辺
上端Sをエネルギー線5の出発点とし、エネルギ
ー線5を非単結晶層3の除去部8に沿うか、ある
いは除去部8の辺にオーバラツプするように走査
させると、最初にその結晶化がおこる非単結晶層
3の右上端部にあたる溶液は、その上端・右端と
もに非単結晶層に接することはないので、単結晶
部9を核とする再結晶化が優先的におこり、ま
た、除去部8側には、溶液に接する非単結晶層3
がないためエネルギー線5の中心部5aより上側
の辺5bでは単結晶化され、下側の辺5cでは非
単結晶層3より多結晶化が進んで非単結晶化され
る。そこで本発明においては、1本目の走査線が
単結晶化した部分5bは残し、2回目以降の走査
線は非単結晶化されている部分5cを融かすよう
にオーバーラツプし、かつ上記単結晶化された部
分5bに沿つて走査を進める。2回目以後の走査
は1回目の走査線幅に50〜60%以上重ねて走査す
る。
このように走査を行うと、前回の走査で単結晶
化されなかつた非単結晶化部分5cは次の走査で
単結晶化され、最終的には単結晶化したい領域の
最下端縁10上を走査し終ることで、全領域を単
結晶化することができる。
第6図に示す場合は右側下面に単結晶となる単
結晶部9を有しエネルギー線5の走査を右上端又
は右下端より開始したが、第7図の如く左側に単
結晶部9aを設ければエネルギー線5の走査は左
上端又は左下端より開始させることができる。
また、第8図に示したものは左右に単結晶部
9,9aを有し、走査方向に除去部8を一辺に有
するもので走査開始点は右上方または左上方より
始め、走査方向を左(右)から右(左)と順次変
換して走査することができる。
なお、上記各実施例では単結晶化領域を矩形領
域について述べたが正方形等としてもよいことは
明らかである。
本発明は、以上説明したように、エネルギー線
スポツトの最初の走査で、少なくともスポツト直
径の1/2程度の広い範囲にわたつて以降の走査の
核となる単結晶領域が確実に得られ、しかも、前
の走査で多結晶化した部分を完全に融かすように
順次オーバラツプして走査していくので、エネル
ギー線の進行方向と平行な側面付近をも残らず単
結晶化していくことができ、よつて非単結晶層を
広領域にわたつて確実に単結晶化させることがで
きるという効果を有すものである。
【図面の簡単な説明】
第1図は従来の非単結晶層を単結晶化する方法
を説明するための基板の断面図、第2図Aは非単
結晶層上をエネルギー線が走査する過程を示す従
来の説明用平面図、第2図Bは第2図Aの側断面
図、第3図は従来の単結晶化方法を示す他の平面
図、第4図は本発明の非単結晶層を単結晶化する
方法を用いる基板の平面図、第5図は第4図の側
断面図、第6図は本発明のエネルギー線走査方法
を説明するための平面図、第7図及び第8図は本
発明のエネルギー線の走査順序を示す他の実施例
の平面図である。 1……基板、2……絶縁層、3……非単結晶
層、4……露出部、5……エネルギー線、7……
メサの側面、8……除去部、9……単結晶部。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁物上に形成した非単結晶半導体層にエネ
    ルギー線を照射して前記非単結晶半導体層を単結
    晶化する方法に於いて、 前記非単結晶半導体層をその周縁部が核と成る
    べき単結晶半導体領域に接する島状に形成し、そ
    の後、前記島状の非単結晶半導体層の周縁部の屈
    曲しかつ前記単結晶半導体領域に接する一端部か
    ら前記周縁部をまたぐようにして前記周縁部に沿
    つてエネルギー線スポツトを走査して、該走査ス
    ポツトの後方と一側方に前記単結晶半導体領域に
    接する単結晶化された領域を形成し、次いで、順
    次、それに先立つエネルギー線スポツトの走査に
    より形成されて成る単結晶化された領域にその一
    部がまたがるようにエネルギー線スポツトを走査
    することを特徴とする非単結晶半導体層の単結晶
    化方法。
JP12482480A 1980-09-09 1980-09-09 Single-crystallizing method for non-single crystalline semiconductor layer Granted JPS5749226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12482480A JPS5749226A (en) 1980-09-09 1980-09-09 Single-crystallizing method for non-single crystalline semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12482480A JPS5749226A (en) 1980-09-09 1980-09-09 Single-crystallizing method for non-single crystalline semiconductor layer

Publications (2)

Publication Number Publication Date
JPS5749226A JPS5749226A (en) 1982-03-23
JPH0140485B2 true JPH0140485B2 (ja) 1989-08-29

Family

ID=14895008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12482480A Granted JPS5749226A (en) 1980-09-09 1980-09-09 Single-crystallizing method for non-single crystalline semiconductor layer

Country Status (1)

Country Link
JP (1) JPS5749226A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693428B2 (ja) * 1987-12-04 1994-11-16 工業技術院長 多層半導体基板の製造方法

Also Published As

Publication number Publication date
JPS5749226A (en) 1982-03-23

Similar Documents

Publication Publication Date Title
EP0071471B1 (en) Method of forming a single-crystal semiconductor film on an amorphous insulator
JPH0732124B2 (ja) 半導体装置の製造方法
JPS6339092B2 (ja)
JPH0476490B2 (ja)
JPH0140485B2 (ja)
JPS6329819B2 (ja)
JPH06168876A (ja) 半導体結晶の形成方法及び半導体素子
JPH0142127B2 (ja)
JPS5983993A (ja) 単結晶半導体層の成長方法
JPH0413848B2 (ja)
JPH0652712B2 (ja) 半導体装置
JPH01230221A (ja) 非単結晶半導体層の単結晶化方法
JPH0377654B2 (ja)
JPS6320011B2 (ja)
JPS6233415A (ja) 単結晶半導体膜の製造方法
JPH0368532B2 (ja)
JPH0560668B2 (ja)
JP2566663B2 (ja) 半導体単結晶膜の製造方法
JPS60191090A (ja) 半導体装置の製造方法
JPS6038809A (ja) 半導体装置の製造方法
JPS61212012A (ja) Soi構造形成方法
JPS5886716A (ja) 単結晶半導体膜形成法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPH0334847B2 (ja)
JPS629212B2 (ja)