JPS5983993A - 単結晶半導体層の成長方法 - Google Patents
単結晶半導体層の成長方法Info
- Publication number
- JPS5983993A JPS5983993A JP19317982A JP19317982A JPS5983993A JP S5983993 A JPS5983993 A JP S5983993A JP 19317982 A JP19317982 A JP 19317982A JP 19317982 A JP19317982 A JP 19317982A JP S5983993 A JPS5983993 A JP S5983993A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- laser
- silicon
- amorphous
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
- C30B13/16—Heating of the molten zone
- C30B13/22—Heating of the molten zone by irradiation or electric discharge
- C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は単結晶半導体層の成長方法に関し、特に絶縁膜
上に堆、）ｄした非晶質あるいは多結晶の牛導体層葡し
−ザｎｆ４射して単結晶半導体層に変換する単結晶半導
体層の成長方法に関する。
上に堆、）ｄした非晶質あるいは多結晶の牛導体層葡し
−ザｎｆ４射して単結晶半導体層に変換する単結晶半導
体層の成長方法に関する。
絶縁物上に形成した単結晶シリコン薄膜中に素子の能動
須域を形成する５ＯＩ（５ｉｌｉｃｏｎ−Ｏｎ−Ｉｎ−
ｓｕｌａｔｏｒ）技術は、浮遊容量が少ないこと、素子
分離法としてたとえば島状構造を採ることによって分離
領域を小さくできることから、高速かつ高密度な集積回
路（Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ：ＩＣ）を
可ｔＩＢにすると考えられている。絶縁物としてサファ
イア、スピネルといった単結晶基板を用い、気相エピタ
キシャル成長させたシリコン・オン・す７フイア（Ｓｉ
１ｉｃｏｎ−Ｑｎ−８ａｐｐｈｉｒｅ）、 シリコン
・オン・スビネ／ｌ／ （８ｉ １ｉｃｏｎ−Ｏｎ−８
ｐｉｎｅｌ ）が長年研究され、一部実用化されている
が、ペテロ・エピタキシャル成長であるため格子の不整
合が原因となり界面に格子欠陥が存在する。非晶質絶縁
物を用いる方法は、レーザ・アニーリング法の開発・進
展に伴って盛んに研究されるようになった。非晶質絶縁
物とシリコンとの界面は少くとも部分的には格子欠陥金
なくせると考えられ、素子の能動領域が形成される場所
全考慮して結晶成長葡行うという様に結晶成長から素子
作製までを一体化することにより、良質な集積回路が得
られる可能性があると考えられている。また、レーザ全
重めビーム・アニーリング金円いて基板の片面から単結
晶化を行うため、素子を形成した後納縁膜、シリコン）
麻ヲ堆積しビーム・アニーリングで再び学、結晶膜を形
成するということも下層に作製した素子への熱の影響全
少なくできれば可能であシ、３次元集積回路への応用が
検討されている。
須域を形成する５ＯＩ（５ｉｌｉｃｏｎ−Ｏｎ−Ｉｎ−
ｓｕｌａｔｏｒ）技術は、浮遊容量が少ないこと、素子
分離法としてたとえば島状構造を採ることによって分離
領域を小さくできることから、高速かつ高密度な集積回
路（Ｉｎｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔ：ＩＣ）を
可ｔＩＢにすると考えられている。絶縁物としてサファ
イア、スピネルといった単結晶基板を用い、気相エピタ
キシャル成長させたシリコン・オン・す７フイア（Ｓｉ
１ｉｃｏｎ−Ｑｎ−８ａｐｐｈｉｒｅ）、 シリコン
・オン・スビネ／ｌ／ （８ｉ １ｉｃｏｎ−Ｏｎ−８
ｐｉｎｅｌ ）が長年研究され、一部実用化されている
が、ペテロ・エピタキシャル成長であるため格子の不整
合が原因となり界面に格子欠陥が存在する。非晶質絶縁
物を用いる方法は、レーザ・アニーリング法の開発・進
展に伴って盛んに研究されるようになった。非晶質絶縁
物とシリコンとの界面は少くとも部分的には格子欠陥金
なくせると考えられ、素子の能動領域が形成される場所
全考慮して結晶成長葡行うという様に結晶成長から素子
作製までを一体化することにより、良質な集積回路が得
られる可能性があると考えられている。また、レーザ全
重めビーム・アニーリング金円いて基板の片面から単結
晶化を行うため、素子を形成した後納縁膜、シリコン）
麻ヲ堆積しビーム・アニーリングで再び学、結晶膜を形
成するということも下層に作製した素子への熱の影響全
少なくできれば可能であシ、３次元集積回路への応用が
検討されている。
第１図−一従来のレーザ照射音用いる単結晶半導体層の
成長方法の一例全説明するだめの断面図である。
成長方法の一例全説明するだめの断面図である。
単結晶シリコン基板ｌの上に図択的に１４更化シリコン
膜２を形成する。Ｊ化シリコン膜２に窓３を設け、単結
晶シリコン基板全赫出させる。この露出部分が種、結晶
となる。表面全面に非晶質または多結晶のシリコン層４
全被着する。レーザ・ビーム５を照射して非晶質または
多結晶７リコンを溶ｆλ１ｊシ、露出していたシリコン
基板を種結晶としてここから非晶゛ｈまたは多結晶のシ
リコン層５全単結晶シリコン層ｖｃ変換して単結晶シリ
コン層全成長させて行く。レーザ５には従来アルゴン・
レーザが用いられていた。
膜２を形成する。Ｊ化シリコン膜２に窓３を設け、単結
晶シリコン基板全赫出させる。この露出部分が種、結晶
となる。表面全面に非晶質または多結晶のシリコン層４
全被着する。レーザ・ビーム５を照射して非晶質または
多結晶７リコンを溶ｆλ１ｊシ、露出していたシリコン
基板を種結晶としてここから非晶゛ｈまたは多結晶のシ
リコン層５全単結晶シリコン層ｖｃ変換して単結晶シリ
コン層全成長させて行く。レーザ５には従来アルゴン・
レーザが用いられていた。
アルゴン・レーザを用いる場合、種結晶端（この例では
窓３の隅）から２０μｍ程度は酸化シリコン膜２上に単
結晶全成長させることができる。しかしながら、種結晶
端部付近及び単結晶化した領域の端付近には格子欠陥が
多く存任し、半導体素子の形成が可能な領域が狭く制限
され、−？、た半導体素子製造中に格子欠陥の存在する
領（戊が拡大し、良好な特性の半導体素子全大規模に集
積形成することが、ｉｉｈ ｔ、いという欠点があった
。
窓３の隅）から２０μｍ程度は酸化シリコン膜２上に単
結晶全成長させることができる。しかしながら、種結晶
端部付近及び単結晶化した領域の端付近には格子欠陥が
多く存任し、半導体素子の形成が可能な領域が狭く制限
され、−？、た半導体素子製造中に格子欠陥の存在する
領（戊が拡大し、良好な特性の半導体素子全大規模に集
積形成することが、ｉｉｈ ｔ、いという欠点があった
。
本発明は上記欠点を除去し、種結晶端付近及び形成され
る単結晶化領域の端における格子欠陥を減少させ、かつ
よジ広い単結晶半導体層全糖は膜上に形成できる単結晶
半導体層の成に上方法全提供するものである。
る単結晶化領域の端における格子欠陥を減少させ、かつ
よジ広い単結晶半導体層全糖は膜上に形成できる単結晶
半導体層の成に上方法全提供するものである。
本発明の単結晶半導体層の成長方法は、基板上に種結晶
となる半導体単結晶部分と該半導体単結晶ス（１≦分の
周りに絶縁膜を設ける工程と、前記半導体単結晶部分及
び絶縁膜の上に非晶質あるいは多結晶の半導体層を被着
させる工程と、前記非晶質あるいは多結晶の半導体層に
アルゴン・レーザと炭；寂ガス・レーザ全点ねて照射し
前記非晶質あるいは多結晶の半導体ノーを単結晶半導体
層［変換する工程とを含んで（１ｑ成される。
となる半導体単結晶部分と該半導体単結晶ス（１≦分の
周りに絶縁膜を設ける工程と、前記半導体単結晶部分及
び絶縁膜の上に非晶質あるいは多結晶の半導体層を被着
させる工程と、前記非晶質あるいは多結晶の半導体層に
アルゴン・レーザと炭；寂ガス・レーザ全点ねて照射し
前記非晶質あるいは多結晶の半導体ノーを単結晶半導体
層［変換する工程とを含んで（１ｑ成される。
欠に、本・１Ｇ明の実施例について図面を用いて説明す
る。
る。
第２図は本発明の一実施例を説明するための断ｌ用図で
ある。
ある。
・、１）δ晶シリコン基板１の上に絶縁膜として選択的
に酸化シリコン膜２と窓３全設け、窓３に露出している
単結晶ンリコン部分全種結晶とする。全表面に非晶質ま
たは多結晶のシリコン層４全ＣＶＤｆ去を用いて波層す
る。矢に、連α発４辰アルゴン・レーザ（径約７０μｍ
）５をＩＯＷで照射［７、基板温）埃を４００’Ｃにす
る。そして径約２００μｍの炭酸ガス・レーザ６′ｆＫ
：チョップして周期約５ミリ秒、照射時間約２ミリ秒で
！ばねて照射し、非晶質または多結晶のクリコン１響４
を溶融させながらシリコン基板１２ｃｍ／秒で走査させ
、露出していた単結晶シリコン基板間から単結晶全成長
させて行く。
に酸化シリコン膜２と窓３全設け、窓３に露出している
単結晶ンリコン部分全種結晶とする。全表面に非晶質ま
たは多結晶のシリコン層４全ＣＶＤｆ去を用いて波層す
る。矢に、連α発４辰アルゴン・レーザ（径約７０μｍ
）５をＩＯＷで照射［７、基板温）埃を４００’Ｃにす
る。そして径約２００μｍの炭酸ガス・レーザ６′ｆＫ
：チョップして周期約５ミリ秒、照射時間約２ミリ秒で
！ばねて照射し、非晶質または多結晶のクリコン１響４
を溶融させながらシリコン基板１２ｃｍ／秒で走査させ
、露出していた単結晶シリコン基板間から単結晶全成長
させて行く。
第３図は本発明によって成長させた単結晶シリコン層の
エッチ・ビット密度の分布図である。
エッチ・ビット密度の分布図である。
第３図において、１１は炭１礒ガス・レーザの強度ＯＷ
、（従来法）、１２は炭酸ガス・レーザの強度２Ｗ、１
３は炭酸ガス・レーザの強度５Ｗで照射したものを示す
。第３図から明らかなように、種結晶端（窓３の隅）付
近が最もエッチ・ピット密度が高く、種結晶端から離れ
る程エッチ・ピット密度が減少し、ある程度ＨＷれると
（即ち単結晶化領域の端部に近づくと）再びエッチ・ビ
ット密度が扁くなっている。エッチ・ピットは結晶欠陥
を代表していると考えられるから、工、ヂ・ピント＠度
が少ないということは結晶欠陥も少ないと考えて良い。
、（従来法）、１２は炭酸ガス・レーザの強度２Ｗ、１
３は炭酸ガス・レーザの強度５Ｗで照射したものを示す
。第３図から明らかなように、種結晶端（窓３の隅）付
近が最もエッチ・ピット密度が高く、種結晶端から離れ
る程エッチ・ピット密度が減少し、ある程度ＨＷれると
（即ち単結晶化領域の端部に近づくと）再びエッチ・ビ
ット密度が扁くなっている。エッチ・ピットは結晶欠陥
を代表していると考えられるから、工、ヂ・ピント＠度
が少ないということは結晶欠陥も少ないと考えて良い。
炭酸ガス・レーザをカロえることによる効果は、第３図
からも明らかなように、種結晶端付近の欠陥密度が減少
すること及び、中結晶領域の幅が広がることである。こ
れは、炭酸ガス・レーザヲハルス的に加えることにより
、酸化シリコンｊ摸が主として加熱され、その結果融け
たシリコンが固化するＷ、ｉｄ化シリコン膜近傍の固化
を遅らせることができ、１１化シリコン膜とシリコン層
の界面からの成長ないし界面の影＋１小さく押えること
によりシード」（分の影廓全強めかつシードからより醸
れた領域へ及ばずことができるためと考えられる。炭酸
ガス・レーザの照射法としては、パワーを下げた状態で
連、１元的に照射しても同様の効果は得られたが、酸化
シリコン膜の下のシリコン基板に対する熱の影−が大き
く部分的にクラックが入っていることがあった。一般に
、ＳＯＩ技術には３次元集積回路全志向しているが、３
次元集ａ回路の形成に、・ｊ用しようとした場合には、
特に下層への熱影響をいかに避けるかが問題となり、炭
酸ガス・レーザ全照射する際パルス的にすることは有効
である。
からも明らかなように、種結晶端付近の欠陥密度が減少
すること及び、中結晶領域の幅が広がることである。こ
れは、炭酸ガス・レーザヲハルス的に加えることにより
、酸化シリコンｊ摸が主として加熱され、その結果融け
たシリコンが固化するＷ、ｉｄ化シリコン膜近傍の固化
を遅らせることができ、１１化シリコン膜とシリコン層
の界面からの成長ないし界面の影＋１小さく押えること
によりシード」（分の影廓全強めかつシードからより醸
れた領域へ及ばずことができるためと考えられる。炭酸
ガス・レーザの照射法としては、パワーを下げた状態で
連、１元的に照射しても同様の効果は得られたが、酸化
シリコン膜の下のシリコン基板に対する熱の影−が大き
く部分的にクラックが入っていることがあった。一般に
、ＳＯＩ技術には３次元集積回路全志向しているが、３
次元集ａ回路の形成に、・ｊ用しようとした場合には、
特に下層への熱影響をいかに避けるかが問題となり、炭
酸ガス・レーザ全照射する際パルス的にすることは有効
である。
以上、棟結晶全用いた場合について説明したが、単７拮
晶化しようとする非晶質ないし多結晶シリコン膜が１２
化シリコン膜と接しているかどうかによって炭はガス・
レーザの吸収による熱の影響に差が生ずるため、基板の
構造に酸化シリコン膜のパターンを加えることによって
レーザ・アニーリングの際の温度分布あるいは同化の１
余の温度分布全制御でき、従って、種結晶を用いない場
合でも結晶成長方向を制御することが可能になる。
晶化しようとする非晶質ないし多結晶シリコン膜が１２
化シリコン膜と接しているかどうかによって炭はガス・
レーザの吸収による熱の影響に差が生ずるため、基板の
構造に酸化シリコン膜のパターンを加えることによって
レーザ・アニーリングの際の温度分布あるいは同化の１
余の温度分布全制御でき、従って、種結晶を用いない場
合でも結晶成長方向を制御することが可能になる。
上記実施列ではシリコン基板を用いたが、本発明はこれ
に限定されず、他の半導体基板にも適用できる。！！、
た、絶縁膜に酸化シリコンを用いたが。
に限定されず、他の半導体基板にも適用できる。！！、
た、絶縁膜に酸化シリコンを用いたが。
窒化シリコン膜などの他の絶縁膜を用いても良い。
以上詳細に説明したようＶＣ１本発明によれば。
格子欠陥が少なく、単結晶領域が広い単結黒牛導体）ｇ
Ｉを絶縁膜上に成長させることができるのでその効果は
太きい。
Ｉを絶縁膜上に成長させることができるのでその効果は
太きい。
巣１図は従来のレーザ照射を用いる単結晶半導体層の成
長方法の一例を説明するための断面図。 第２図は本発明の一実施例全説明するだめの断面図、第
３図は本発明によって成長させた単結晶シリコン層のエ
ッチ・ピッ）ｆｆ１度の分布図である。 １・・・・・シリコン基板％ ２・・・・・・酸化シリ
コン膜、３・・・・・・窓、４・・・・・非晶質または
多結晶のシリコン層、５．６・・・・レーザー・ビーム
。
長方法の一例を説明するための断面図。 第２図は本発明の一実施例全説明するだめの断面図、第
３図は本発明によって成長させた単結晶シリコン層のエ
ッチ・ピッ）ｆｆ１度の分布図である。 １・・・・・シリコン基板％ ２・・・・・・酸化シリ
コン膜、３・・・・・・窓、４・・・・・非晶質または
多結晶のシリコン層、５．６・・・・レーザー・ビーム
。
Claims (1)
- 基板上に種結晶となる半導体単結晶部分と該半導体単結
晶部分の周りに絶縁膜を設ける工程と、前記半導体単結
晶部分及び絶縁膜の上に非晶質あるいは多結晶の半導体
島を被着させる工程と、前記非晶質あるいは多結晶の半
導体層にアルゴン・レーザと炭酸ガス・レーザ全型ねて
照射し前記非晶質あるいは多結晶の半導体層全単結晶半
導体層に変換する工程とを含むことを特徴とする単結晶
半導体層の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317982A JPS5983993A (ja) | 1982-11-02 | 1982-11-02 | 単結晶半導体層の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19317982A JPS5983993A (ja) | 1982-11-02 | 1982-11-02 | 単結晶半導体層の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983993A true JPS5983993A (ja) | 1984-05-15 |
Family
ID=16303613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19317982A Pending JPS5983993A (ja) | 1982-11-02 | 1982-11-02 | 単結晶半導体層の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983993A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0819782A1 (en) * | 1996-07-16 | 1998-01-21 | Toyota Jidosha Kabushiki Kaisha | Process of forming a thin film by laser ablation |
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US5956579A (en) * | 1993-02-15 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| US6610142B1 (en) * | 1993-02-03 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
-
1982
- 1982-11-02 JP JP19317982A patent/JPS5983993A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US6610142B1 (en) * | 1993-02-03 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| US5956579A (en) * | 1993-02-15 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
| US5915174A (en) * | 1994-09-30 | 1999-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6316789B1 (en) | 1994-09-30 | 2001-11-13 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device and method for producing the same |
| EP0819782A1 (en) * | 1996-07-16 | 1998-01-21 | Toyota Jidosha Kabushiki Kaisha | Process of forming a thin film by laser ablation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lam et al. | Single Crystal Silicon‐on‐Oxide by a Scanning CW Laser Induced Lateral Seeding Process | |
| EP0141506A2 (en) | Method for producing a semiconductor structure | |
| JPH0454370B2 (ja) | ||
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JPH0236052B2 (ja) | ||
| JPS5825220A (ja) | 半導体基体の製作方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS59154016A (ja) | 薄膜結晶形成法 | |
| JPS59158515A (ja) | 半導体装置の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPH01264215A (ja) | 半導体装置の製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS63142810A (ja) | 半導体装置の製造方法 | |
| JPS5961117A (ja) | 半導体装置の製造方法 | |
| JPS60191090A (ja) | 半導体装置の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JP2000211988A (ja) | 半導体薄膜及びその形成方法 | |
| JPS63271916A (ja) | シリコン薄膜の形成方法 | |
| JPH02109319A (ja) | 薄膜ｓｏｉの形成方法 | |
| JPS5919312A (ja) | 半導体装置の製造方法 | |
| JPH0722120B2 (ja) | 半導体装置の製造方法 | |
| JPS6265410A (ja) | 単結晶薄膜形成方法 |