JPS63291897A - 単結晶膜の成長方法 - Google Patents

単結晶膜の成長方法

Info

Publication number
JPS63291897A
JPS63291897A JP12689287A JP12689287A JPS63291897A JP S63291897 A JPS63291897 A JP S63291897A JP 12689287 A JP12689287 A JP 12689287A JP 12689287 A JP12689287 A JP 12689287A JP S63291897 A JPS63291897 A JP S63291897A
Authority
JP
Japan
Prior art keywords
silicon
crystal
gettering
single crystal
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12689287A
Other languages
English (en)
Inventor
Hiroshi Kitajima
洋 北島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12689287A priority Critical patent/JPS63291897A/ja
Publication of JPS63291897A publication Critical patent/JPS63291897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はシリコン・エピタキシャル成長を行うに際し
、重金属などの汚染による欠陥の発生を防ぐことのでき
る単結晶膜の成長方法に関する。
[従来の技術] エピタキシャル成長膜中の欠陥は、そこに形成される素
子の特性を劣化させ、とりわけ微細素子に対しては致命
的影響を与える。成長時にエピタキシャル膜中に導入さ
れる欠陥は、本質的には現在ではほとんど問題にならな
いほど低密度になっている。しかしながら、成長を含め
たプロセス中で重金属などの汚染に起因して発生する欠
陥が時として問題となる。その代表的なものが03F(
Oxidation 1nduced Stackin
g Fault)である。O3F発生は、プロセス中で
のシリコン中に導入された重金属の回りに酸素が集まる
ことにより生ずることが知られている。欠陥が素子を形
成する活性領域に発生することが問題であり、それ以外
の所に発生しても問題とはならない。
従って、これらの重金属を活性領域から追い出せば良い
ことになる。一般には、活性領域以外の部分に発生させ
た欠陥で重金属をゲッターする、いわゆるゲッタリング
法が用いられている。従来提案されているゲッタリング
法は2つに大別される。
1つはシリコン・ウェハの裏面に歪みを与える方法で、
その手段としては機械的歪みを加える(細かい傷をつけ
る)、イオン注入を行う、窒化シリコン膜や多結晶シリ
コン膜を堆積する、高濃度の拡散を行う等が提案されて
いる。これらの方法は、熱処理を加えることにより裏面
に欠陥を発生させ、その裏面に発生させた欠陥を用いて
重金属をゲッターすることが特徴である。
もう1つは一連の熱処理によってシリコン・ウェハの内
部だけに欠陥を制御して形成する方法でIG法(Int
rinsic Gettering)と呼ばれている。
[発明が解決しようとする問題点] これらの方法は少なくとも1 、0()O〜1,200
’Cの熱処理を必要とするという点でプロセスの低温化
を妨げている。これは汚染を除きたいエピタキシャル膜
とその汚染を吸収する領域との距離は、比較的短いIG
法でも20〜30μsであるが、プロセスが低温化して
いくと、重金属の拡散が起こりにくくなるため、ゲッタ
リング効果は段々小さくなるためである。しかしながら
、特に微細な素子に対しては不純物プロファイルを急峻
に形成するとともに、その後のプロセス中で形成した急
峻さを保つ必要があり、必然的にプロセス全体を低温化
する必要がある。i 、 ooo〜1 、200℃の高
温熱処理はそうしたプロセスの低温化の流れを妨・げる
重大な要因であり、改善が不可欠でめった。そのために
はエピタキシャル膜とその汚染を吸収する領域の距離を
ミクロン・オーダーあるいはそれ以下にすることができ
れば熱処理温度を従来より低温化しても強いゲッタリン
グ効果を期待することができる。
本発明の目的は、素子の微細化に対応できるようにプロ
セスが低温化されたシリコン単結晶膜の成長方法を提供
することにある。
[問題点を解決するための手段] この発明は、低指数面から僅かに傾いたシリコン基板上
にシリコン以外の結晶を単原子層以下だけ成長させたあ
と、その上にシリコンを成長させることを特徴とする単
結晶膜の成長方法である。
本発明の方法によればシリコンとシリコン以外の結晶(
単結晶である必要はない)の格子定数が違うため、その
界面にはミスマツチを緩和するためにミスフィツト転位
が発生する。そのミスフィツト転位を制御された状態で
発生させることによって活性領域のごく近くにゲッタリ
ング領域を形成させ、プロセスの低温化を図ることを特
徴としている。
[作用] (100) 、(111)などの低指数面から僅かに傾
いたシリコン基板の表面は、その低指数表面と傾いた方
向に垂直に走るステップとから形成されている。たとえ
ば(100)面1から<110>方向2にいくらか傾い
たシリコン基板3の場合を例にとると第2図のようにな
り、〜80人の(100)面1とステップ4が交互に瑛
れる。このようなシリコン基板3の上にシリコン以外の
結晶を単原子層以下だけ成長させると、ある程度表面拡
散が期待できる条件下では、シリコン以外の結晶はステ
ップの所に集まることになる。その上にシリコン膜5を
成長させると第1図のようにシリコン以外の結晶6をス
テップ7の所にとじ込めた構造を形成することができる
。ステップの高さをH1低指数面からの角度をα、ステ
ップの周期(平坦な面の幅)をWとすると @−W−jan(α) となる。ステップの所にとじ込めた結晶とシリコン結晶
との格子定数の違いによりシリコン膜がある程度厚くな
ると(原子の大きさやとじ込める結晶層の幅によって変
る)、ミスフィツト転位が発生する。とじ込める結晶層
の幅をコントロールすることにより実効的な歪量を変え
ることができ、ミスフィツト転位を局所的にとじ込める
ことが可能になる。このような構造を形成することによ
り、活性領域のごく近くに重金属のブックリング領域を
形成して大きなゲッタリング効果をあげることができる
[実施例] 以下では、図示した実施例により、本発明の詳細な説明
する。
実施例1 第3図は本発明の第1の実施例を示したものである。(
100)面8から<110>方向9に約0.5度傾いて
いるシリコン基板10の上にM B E (Molec
ularBeam Epitaxy)法でGe層11を
約0.1層堆積し、その上にシリコン膜12を成長させ
た。断面方向に薄片化し透過型電子顕微鏡で観察したと
ころ、Ge1111の上にミスフィツト転位が発生して
いるところと発生していないところがあり、さらにその
ミスフィツト転位はGe層11の上約200人までだけ
に局在していた。MBE法を用いると成長速度を精密に
コントロールできるためGe領域の幅13を精度良く、
また再現性良く決めることができる。Geを約0.1層
堆積するとGe領域の幅13は約3人でおり、Geを約
0.2層にするとGe領域の幅13は約6人であった。
Ge領域の幅13が約6への場合は、ミスフィツト転位
の密度はほとんどのGe領域上で観察された。Ge領域
の幅13を広げて行くと、それに応じてミスフィツト転
位の数は増えるが、シリコン膜12の上方に向かうミス
フィツト転位が生じるようになる。そのような転位は明
らかに素子の特性を悪化させるため、Ge領域の幅はあ
る程度狭い方が望ましい。
(ioo)面から傾ける方向は(ioo)面内における
<110>方向が望ましく、他の方向、例えば<100
>方向の場合には、Ge領域の幅が狭くても上方に向か
うミスフィツト転位が生じてしまうことがあった。ミス
フィツト転位の発生源としてGeを使う場合、MBE法
の代わりに通常の高温CVD(Chemical Va
por [)eposition)法を使うことは適当
でない。なぜなら5tcvoの成長温度ではGeの拡散
が大きくなり、(Geの成長温度はSiより150〜2
00℃低い)、ミスフィツト転位を発生させる効果がほ
とんど期待できなくなる場合があるからである。
実施例2 第4図は本発明の第2の実施例を示したものである。(
100)面から<110>方向に約1度傾いているシリ
コン基板14の上にSiH4を原料としたCVD法でシ
リコン膜15を成長したが、成長初期に原料ガスにN2
0をパルス的に添加して5i02層を形成した。断面方
向に薄片化し透過型電子顕微鏡で観察したところ、ミス
フィツト転位16が約60人毎に発生しており、そのミ
スフィツト転位は界面領域に局在していた。従って、こ
れらのミスフィツト転位も活性領域に形成される素子の
特性を悪化させることなく、重金属のゲッタリング源と
して用いることができることがわかる。
実施例3 第5図は本発明の第3の実施例を示したものである。(
111)面から<110>方向に約0.2度傾いている
シリコン基板17の上に実施例1と同様にMBE法でG
e層を約0.05層堆積し、その上にシリコン膜18を
成長させた。Ge層は、600〜700℃程度の高温で
堆積を行い、また堆積後、シリコンを成長するまである
程度の時間をおいた。このようにして得られた基板を断
面方向に薄片化し透過型電子顕微鏡で観察したところ、
約1,000人毎にミスフィツト転位19が発生してい
ることが確認された。
このようなサイズの構造を形成できることは今のところ
特にメリットはないが、将来素子のサイズが小さくなり
、また1 、 000人あるいはそれ以下の薄膜に素子
を作るようになった場合には大きなメリットが生じてく
る。即ち、素子のパターンに対応してゲッタリング領域
を形成するようにすればより有効なゲッタリング作用を
もたせるように素子の配置などを設計することも可能に
なる。
[発明の効果] 以上述べたように、本発明の方法によれば汚染物を吸収
する領域を活性領域近くに形成することができるのでプ
ロセスの低温化に対応でき、またゲッタリング源が活性
領域のごく近くにあるので従来のゲッタリング法に較べ
強いゲッタリング作用を有するなどの効果を有する。
【図面の簡単な説明】
第1図は本発明方法によって得られる単結晶膜の基本構
造図、第2図は本発明方法に用いられる基板の基本構造
図、第3図から第5図はそれぞれ本発明の各実施例で得
られる単結晶膜の構造図である。 1.8・・・(100)面 2.9・・・dlO>方向 3.10,14.17・・・シリコン基板4.7・・・
ステップ 5.12,15.18・・・シリコン膜6・・・シリコ
ン以外の結晶 11・・・Ge層 13・・・Ge領域の幅 16、19・・・ミスフィツト転位 代理人弁理士  舘  野  千惠子 第1図 第2図 第5図

Claims (1)

    【特許請求の範囲】
  1. (1)低指数面から僅かに傾いたシリコン基板上にシリ
    コン以外の結晶を単原子層以下だけ成長させたあと、そ
    の上にシリコンを成長させることを特徴とする単結晶膜
    の成長方法。
JP12689287A 1987-05-26 1987-05-26 単結晶膜の成長方法 Pending JPS63291897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12689287A JPS63291897A (ja) 1987-05-26 1987-05-26 単結晶膜の成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12689287A JPS63291897A (ja) 1987-05-26 1987-05-26 単結晶膜の成長方法

Publications (1)

Publication Number Publication Date
JPS63291897A true JPS63291897A (ja) 1988-11-29

Family

ID=14946444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12689287A Pending JPS63291897A (ja) 1987-05-26 1987-05-26 単結晶膜の成長方法

Country Status (1)

Country Link
JP (1) JPS63291897A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434984A2 (en) * 1989-12-27 1991-07-03 Texas Instruments Incorporated Gettering apparatus and method
JPH04154113A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
JPH04154114A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434984A2 (en) * 1989-12-27 1991-07-03 Texas Instruments Incorporated Gettering apparatus and method
JPH04154113A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
JPH04154114A (ja) * 1990-10-18 1992-05-27 Agency Of Ind Science & Technol 結晶成長方法
JP2010508676A (ja) * 2006-11-02 2010-03-18 アイメック 半導体デバイス層からの不純物の除去
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2019004050A (ja) * 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Similar Documents

Publication Publication Date Title
EP0430280B1 (en) Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2
US8043929B2 (en) Semiconductor substrate and method for production thereof
US5997638A (en) Localized lattice-mismatch-accomodation dislocation network epitaxy
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
KR20050085165A (ko) 반도체 기판의 제조 방법, 전계 효과형 트랜지스터의 제조방법, 반도체 기판 및 전계 효과형 트랜지스터
JPS63291897A (ja) 単結晶膜の成長方法
JP2002299267A (ja) 半導体基板の製造方法
JPS60193324A (ja) 半導体基板の製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPS5945996A (ja) 半導体の気相成長方法
WO2017090703A1 (ja) Ge単結晶薄膜の製造方法及び光デバイス
JPS6185815A (ja) 多結晶シリコン膜の形成方法
US5463975A (en) Process for producing crystal
JPS63228714A (ja) 半導体結晶膜の製造方法
JPS5982744A (ja) Sos基板の製造法
JP2874262B2 (ja) 半導体装置の製造方法
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびcvd装置
JPH0645249A (ja) GaAs層の成長方法
JPS60210832A (ja) 化合物半導体結晶基板の製造方法
JP2870061B2 (ja) 超格子構造素子
JPH06112135A (ja) 薄膜形成装置及び薄膜成長方法
JP2689946B2 (ja) 赤外線検出器の製造方法
JPH01120011A (ja) InP半導体薄膜の製造方法
JP2790492B2 (ja) 半導体薄膜の成長方法
JPH02105517A (ja) 半導体装置の製造方法