JP2019004050A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2019004050A
JP2019004050A JP2017117752A JP2017117752A JP2019004050A JP 2019004050 A JP2019004050 A JP 2019004050A JP 2017117752 A JP2017117752 A JP 2017117752A JP 2017117752 A JP2017117752 A JP 2017117752A JP 2019004050 A JP2019004050 A JP 2019004050A
Authority
JP
Japan
Prior art keywords
layer
gas
epitaxial
oxygen
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017117752A
Other languages
English (en)
Other versions
JP6702268B2 (ja
Inventor
大槻　剛
Takeshi Otsuki
剛 大槻
康 水澤
Yasushi Mizusawa
康 水澤
鈴木　克佳
Katsuyoshi Suzuki
克佳 鈴木
石崎　順也
Junya Ishizaki
順也 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2017117752A priority Critical patent/JP6702268B2/ja
Priority to CN201880034863.7A priority patent/CN110678964A/zh
Priority to KR1020197031426A priority patent/KR102482578B1/ko
Priority to PCT/JP2018/020091 priority patent/WO2018230301A1/ja
Publication of JP2019004050A publication Critical patent/JP2019004050A/ja
Application granted granted Critical
Publication of JP6702268B2 publication Critical patent/JP6702268B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02452—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 酸素等の原子層をエピタキシャル層に安定的に導入することができるエピタキシャルウェーハの製造方法を提供する。【解決手段】 シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、前記エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる１種の元素の原子からなり、厚さが５ｎｍ以下である原子層を形成する工程を有し、前記原子層に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行うエピタキシャルウェーハの製造方法。【選択図】図１

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を狂わせる元素をゲッタリングする機能を持つことが求められる。ゲッタリングにはシリコン基板裏面に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）層を持たせたり、ブラスト加工によりダメージを持たせた層を形成する方法や、シリコン基板の高濃度ボロンを利用したり、析出物を形成させたりとさまざまな手法が提案、実用化されている。酸素析出によるゲッタリングは電気陰性度が大きい酸素に対して、イオン化傾向が大きい（電気陰性度が小さい）金属を取り込むことでゲッタリングする。
また素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングは、ゲッタリングサイト（金属が単元素で存在するよりもサイトで結合やクラスタリングすることで系全体のエネルギーが低下する）まで元素が拡散する必要がある。シリコン中に含まれる金属元素の拡散係数は元素により異なり、また近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することが出来なくなることを考慮して近接ゲッタリングの手法が提案されている。
近接ゲッタリングに酸素を用いることが出来れば、非常に有力なゲッタリング層をもったシリコン基板となると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。
以上、金属不純物をゲッタリングすることを中心に述べてきたが、例えば、酸素の効果としては、ＣＶＤ酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。
さらに酸素以外では、シリコンと同じＩＶ族（１４族）の炭素においては、炭素によるゲッタリング効果、Ｇｅではシリコン酸化膜との組み合わせによる光デバイスへの応用、ＳｎはＧｅ等をシリコン上に成長する際の、表面改質の効果、ＩＶ族以外では、窒素では析出促進による強度の向上など、シリコンと他元素の組み合わせによるいろいろな効果が期待され応用されている。
先行技術について言及する。特許文献１は、構造としてはシリコンの上に酸素の薄い層を形成しさらにシリコンを成長させる方法である。この方法は、ＡＬＤ（「Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ」、「原子層堆積法」）をベースとした技術である。ＡＬＤは対象原子を含む分子を吸着させ、その後分子中の不要な原子（分子）を乖離・脱離させる方法であり、表面結合を利用し非常に精度よくまた、反応制御性が良好であり幅広く用いられているが、不要分子を脱離させることで、原子層形成に不要かつ意図しない挙動を示す不純物を生成するという弱点がある。実際に、ＡＬＤ法では、酸素層を形成するために炭素を含む分子を利用するので、炭素（不要な炭素）の影響が懸念される。
特許文献２は、特許文献１と同様の基板を実現するためのリアクタに関する技術であるが、こちらは原料ガス・手法としてＭＯＶＰＥ（有機金属気相成長法）を想定している。ＭＯＶＰＥであるために有機金属を利用する。反応制御は容易であるが、酸素原子層を形成する際に不要な不純物金属の懸念がある。特にシリコン基板そのものへの適用には金属汚染が懸念される。
以上のように、これら特許文献１、２の技術はＡＬＤないしは、ＭＯＶＰＥというそれぞれの技術に基づいて行われている。
特許文献３、４は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善（移動度）向上が可能になることを示しているが、具体的な成長方法には言及していない。
酸素以外の原子層をシリコン基板に導入する先行技術としては、たとえば特許文献５に記載のように、シリコンの表面に急峻なビスマスのプロファイルを作りこむ方法が開示されている。特許文献５ではデルタドープと記載されており、線状にドーパントを埋め込む基礎技術として開示されているが、ウェーハ全面に展開することは困難であると考えられる。
特開２０１４−１６５４９４号公報 特開２０１３−１９７２９１号公報 米国特許第７，１５３，７６３号明細書 米国特許第７，２６５，００２号明細書 特開２０００−００３８７７号公報
上述の問題点に鑑み、本発明は、酸素等の原子層をエピタキシャル層に安定的に導入することができるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、前記エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる１種の元素の原子からなり、厚さが５ｎｍ以下である原子層を形成する工程を有し、前記原子層に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行うことを特徴とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法であれば、エピタキシャル層中に、酸素等の元素の原子からなる原子層を安定的に形成することができる。特に、酸素等の元素の原子からなる原子層に接するエピタキシャル層の形成を、分子中に塩素原子を有しないＳｉＨ４ガスを用いて行うため、酸素等の原子層のエッチングを防止できる。
本発明のエピタキシャルウェーハの製造方法では、この場合、前記原子層を、１原子層として形成することができる。
本発明では、このように、酸素等の原子層を１原子層として形成することもできる。また、そのような１原子層を形成する場合でも、本発明の方法であれば、安定して１原子層を形成することができる。
また、前記エピタキシャル層の領域のうち、前記原子層に接し、少なくとも該原子層から５ｎｍまでの領域を、ＳｉＨ４ガスを用いて形成することが好ましい。
このように、エピタキシャル層の領域のうち、酸素等の原子層から５ｎｍまでの領域を、塩素を含まないＳｉＨ４ガスを用いて形成することにより、酸素等の原子層をより安定して形成することができる。
また、前記原子層を、前記エピタキシャル層中に複数層形成することができる。
本発明では、酸素等の原子層をエピタキシャル層中に複数層形成することもできる。また、このような構成を安定して形成することができる。
また、前記エピタキシャル層の領域のうち、前記ＳｉＨ４ガスを用いて形成する領域以外の領域を、ＳｉＨ２Ｃｌ２ガス又はＳｉＨＣｌ３ガスを用いて形成することが好ましい。
このように、エピタキシャル層のうち、ＳｉＨ４ガスを用いて形成する領域以外をＳｉＨ２Ｃｌ２ガス又はＳｉＨＣｌ３ガスを用いて形成することにより、酸素等の原子層から離れた領域においてエピタキシャル層を厚く形成することができる。その結果、より短時間にエピタキシャル層全体を形成することができるので、生産性及びコストに資する。
また、前記原子層の形成を、酸素原子層を形成する場合は酸素ガスを、炭素原子層を形成する場合はＣＨ４ガスを、窒素原子層を形成する場合はＮＨ３ガスを、ゲルマニウム原子層を形成する場合はＧｅを含む有機金属ガスを、スズ原子層を形成する場合はＳｎを含む有機金属ガスを、ホウ素原子層を形成する場合はＢ２Ｈ６ガスを、リン原子層を形成する場合はＰＨ３ガスを、用いて行うことができる。
これらのガスを使用することにより、酸素等の原子層を形成することができる。
本発明により、先端デバイスで採用されるシリコンエピタキシャルウェーハにおいて、酸素等の原子層をエピタキシャル層に安定的に導入することができる。また、酸素原子層による近接ゲッタリング効果を有する近接ゲッタリング基板や、ＩＶ族元素及び窒素、ドーパント等を用いた複合機能を有する機能性基板を製造することが可能となる。
本発明によって製造することができる、酸素等の原子層を有するエピタキシャルウェーハの一例を示す模式的な断面図である。 本発明によって製造することができる、酸素等の原子層を複数有するエピタキシャルウェーハの一例を示す模式的な断面図である。 本発明のエピタキシャルウェーハを製造する成長レシピの概念図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明は、シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であり、エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる１種の元素の原子からなり、厚さが５ｎｍ以下である原子層を形成する工程を有する。本発明においては、さらに、上記の原子層に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行う。以降の説明では、エピタキシャル層中に形成する、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンのうち１種類の元素の原子からなる原子層を単に「原子層」と称する。
［エピタキシャル層中に酸素原子層を導入する場合］
まず、シリコン基板上のエピタキシャル層中に酸素原子層を導入する場合について説明する。
図１に本発明のエピタキシャルウェーハの製造方法によって製造することができる、酸素原子層を有するエピタキシャルウェーハ１００の模式的な断面図を示す。エピタキシャルウェーハ１００は、シリコン基板１０の上にエピタキシャル層５０が形成されており、エピタキシャル層５０中に、酸素原子からなり、厚さが５ｎｍ以下である原子層（酸素原子層）３１が形成される。シリコン基板１０と酸素原子層３１の間には、シリコンからなるシリコンエピタキシャル層２１が形成される。シリコンエピタキシャル層２１の上に酸素原子層３１が形成され、酸素原子層３１の上にシリコンエピタキシャル層２２が形成される。図１の例では、シリコンエピタキシャル層２１、酸素原子層３１、シリコンエピタキシャル層２２からなるエピタキシャル層５０が形成される。
上記のように、酸素原子層３１を形成する場合の製造方法としては、以下の通りである。シリコン基板１０上にエピタキシャル成長を行って、まず、シリコンエピタキシャル層２１を形成する。そのシリコンエピタキシャル層２１の上に酸素原子層３１を成長させる。さらに酸素原子層３１の上にシリコンをエピタキシャル成長してシリコンエピタキシャル層２２を形成する。これにより、酸素原子層３１を有するエピタキシャル層５０全体を形成し、エピタキシャルウェーハ１００を形成する。
図１では酸素原子層は１層であるが、酸素原子層、シリコンエピタキシャル成長を繰り返し、酸素原子層を複数形成することも可能である。エピタキシャル層中に酸素原子層を複数形成したエピタキシャルウェーハを図２に示した。すなわち、図２に示したエピタキシャルウェーハ２００を製造する場合には、以下のようにして製造することができる。まず、シリコン基板１０の上にシリコンエピタキシャル層２１を形成する。シリコンエピタキシャル層２１の上に、酸素原子層３１を形成する。さらに、酸素原子層３１の上に、シリコンエピタキシャル層２２を形成する。ここまでは図１の態様と同様であるが、図２の態様では、さらに、酸素原子層３２、シリコンエピタキシャル層２３、酸素原子層３３、シリコンエピタキシャル層２４、酸素原子層３４、シリコンエピタキシャル層２５、酸素原子層３５、シリコンエピタキシャル層２６と形成していく。これにより、シリコンエピタキシャル層と酸素原子層の組が５組繰り返された構造４０が形成された、エピタキシャル層６０を形成することができる。このように、酸素原子層を複数形成することにより、より優れたゲッタリング効果を有するエピタキシャルウェーハが得られる。このとき、酸素原子層は最大でも１０層あれば十分である。
本発明では、原子層に接するエピタキシャル層を形成するときのシリコンエピタキシャル成長の原料に、塩素原子を含まないＳｉＨ４ガスを利用する。エピタキシャル成長用ガスに塩素原子が含まれることで、酸素原子層を形成しても塩素によりエッチングされてしまうからである。
また酸素原子層は、５ｎｍ以下とすることが必要であり、また、できるだけ薄い方が好ましく、単原子吸着する程度の量を導入することが好ましい。酸素原子層が５ｎｍより厚すぎるとシリコン層が酸化されてしまい、酸素原子層の上に第２のシリコンエピタキシャル層を堆積することが出来なくなる。正確には、そのような酸素原子層上にシリコンエピタキシャル成長を行おうとしても、エピタキシャル成長でなくアモルファスシリコンとなってしまったり、多結晶化（ポリ化）してしまう。
酸素原子層は、等温吸着の原理を用いて、１ラングミュアー層の堆積が出来ればよい。当業者であれば、１ラングミュアー層の堆積を行うことが可能である。炉のチャンバーサイズにもよるが、１０Ｌ／分程度（例えば、５Ｌ／分以上１５Ｌ／分以下）の酸素ガスを流すことで解決できる。また、例えば、圧力及び時間の条件は、１×１０−８Ｔｏｒｒ（１．３３×１０−６Ｐａ）程度、１００秒程度とすることができるが、必ずしもこのような条件でなくともよく、１×１０−６Ｔｏｒｒ以上１×１０−９Ｔｏｒｒ以下、１０〜５００秒とすることができる。温度はエピタキシャル成長温度を超えない範囲とすることができる。成長レートは０．００５ｎｍ／秒以下とすることが好ましい。
図１の態様に基づいて、より具体的にエピタキシャルウェーハの製造方法を説明する。シリコン基板１０に酸素原子層３１を導入するために、シリコン基板１０上にエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。好ましくは、酸素原子層３１を形成する位置から少なくとも５ｎｍ離れた位置からは原料ガスとしてＳｉＨ４ガスを導入して塩素を含まないガスでシリコンエピタキシャル層２１を成長させる。ＳｉＨ４ガスをパージした後に酸素ガスを導入し、厚さ５ｎｍ以下の酸素原子層３１を成長させる。次に、酸素ガスをパージした後にＳｉＨ４ガスを原料として所望の厚さまでエピタキシャル成長を行う。好ましくは、酸素原子層３１を形成した位置から少なくとも５ｎｍ離れた位置まで原料ガスとしてＳｉＨ４ガスを導入して塩素を含まないガスでシリコンエピタキシャル層２２を成長させる。図３に各ガスの供給イメージを示す。
上記のように、酸素原子層は、１原子層として形成することが好ましい。酸素の導入は酸素が１原子層吸着になるように１Ｌａｎｇｍｕｉｒ（等温単原子吸着）量を導入するように条件を設定することで、酸素を単原子成長可能となる（デルタドープ）。
酸素原子層に接するエピタキシャル層を形成する際に、塩素（塩素原子）を含むガス（例えば、ＳｉＨ２Ｃｌ２ガス又はＳｉＨＣｌ３ガス等のクロロシラン類）を使用すると、塩素によるエッチング効果にてシリコン中に堆積した酸素層が無くなってしまう。そのため、酸素原子層３１に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行うことが必要である。特に、エピタキシャル層５０の領域のうち、酸素原子層３１に接し、少なくとも酸素原子層３１から５ｎｍまでの領域（シリコンエピタキシャル層２１、２２のうち、酸素原子層３１から５ｎｍまでの領域）を、ＳｉＨ４ガスを用いて形成することが好ましい。酸素原子層３１に塩素を含むガスが直接触れないことで、酸素原子層３１が塩素ガスによりエッチングされることを防ぐことが出来る。
すなわち、図１の酸素原子層３１のエッチングを防止するためには、酸素原子層３１に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行えばよく、反対に、エピタキシャル層の領域のうち、ＳｉＨ４ガスを用いて形成する領域以外の領域を、ＳｉＨ２Ｃｌ２ガス又はＳｉＨＣｌ３ガスを用いて形成することができる。特に、少なくとも酸素原子層３１から５ｎｍまでＳｉＨ４ガスを用いて形成すれば、酸素原子層３１がＳｉＨ４で完全にカバーされるので、酸素原子層から５ｎｍを超えて離れた領域のエピタキシャル層の形成では塩素ガスが含まれないＳｉＨ４に限定されず、ＳｉＨ２Ｃｌ２やＳｉＨＣｌ３を用いてもよい。酸素原子層から離れた領域においてエピタキシャル層を厚く形成する場合には、ＳｉＨ２Ｃｌ２やＳｉＨＣｌ３を用いることで、より短時間にエピタキシャル層を形成することができる。ＳｉＨ４ガスを用いた場合の成長速度は遅いので、例えば厚さが１００ｎｍ以上のエピタキシャル層を形成する場合は途中でＳｉＨ２Ｃｌ２やＳｉＨＣｌ３に切り替えることが好ましい。これにより、高生産性、低コストとすることができる。シリコンエピタキシャル層の成長温度は５００℃以上８００℃以下の範囲が好ましい。
これは、図２の態様でも同様であり、酸素原子層３１、３２、３３、３４、３５の全てで、酸素原子層３１に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行うことが必要であり、また、これら酸素原子層から５ｎｍまでの領域を、ＳｉＨ４ガスを用いたエピタキシャル成長とすることが好ましい。
本発明の方法で製造された、酸素原子層を有するシリコンエピタキシャルウェーハであれば、近接ゲッタリング効果を期待でき、素子歩留まりの向上も期待できる。
［エピタキシャル層中に炭素原子層を導入する場合］
次に、シリコン基板上のエピタキシャル層中に炭素原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
エピタキシャルウェーハ１００に炭素原子層を導入する場合も、原子層３１として酸素原子層の代わりに炭素原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層５０を有するエピタキシャルウェーハ１００と同じである。
この方法は、シリコン基板１０に炭素原子層３１を導入するために、シリコン基板１０へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。ＳｉＨ４ガスをパージした後に、塩素原子を含まず炭素原子を含むガスを導入し、厚さ５ｎｍ以下の炭素原子層３１を成長させる。このガスとしては特にＣＨ４ガス（メタンガス）が好ましい。以下の説明ではＣＨ４ガスを用いる場合を説明する。次に、ＣＨ４ガスをパージした後にＳｉＨ４ガスを原料としたエピタキシャル成長を行う。各ガスの供給量（成長レシピ）は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間ＣＨ４ガスを導入する、すなわちデルタドープを行うことになる。
本発明の方法で製造された炭素原子層を有するシリコンエピタキシャルウェーハであれば、近接ゲッタリング効果を期待でき、素子歩留まりの向上も期待できる。さらに、炭素はシリコンと比較して原子半径が小さいために、炭素原子層の上に成長されたシリコン層を歪ませる効果があり、デバイスのキャリア移動度向上も期待できる。
［エピタキシャル層中に窒素原子層を導入する場合］
次に、シリコン基板上のエピタキシャル層中に窒素原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
エピタキシャルウェーハ１００に窒素原子層を導入する場合も、原子層３１として酸素原子層の代わりに窒素原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層５０を有するエピタキシャルウェーハ１００と同じである。
この方法は、シリコン基板１０に窒素原子層３１を導入するために、シリコン基板１０へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。ＳｉＨ４ガスをパージした後に、塩素原子を含まず窒素原子を含むガスを導入し、厚さ５ｎｍ以下の窒素原子層３１を成長させる。このガスとしては特にＮＨ３ガス（アンモニアガス）が好ましい。以下の説明ではＮＨ３ガスを用いる場合を説明する。次に、ＮＨ３ガスをパージした後にＳｉＨ４ガスを原料としたエピタキシャル成長を行う。各ガスの供給量（成長レシピ）は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間ＮＨ３ガスを導入する、すなわちデルタドープを行うことになる。
これにより、窒素による酸素析出が促進されシリコン基板強度が向上したエピタキシャルウェーハが得られる。このとき、窒素原子層は最大でも１０層あれば十分である。窒素原子層により、前記原子層の上に成長されたシリコン層のスリップを止める効果も期待できる。
［エピタキシャル層中にゲルマニウム原子層を導入する場合］
次に、シリコン基板上のエピタキシャル層中にゲルマニウム原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
エピタキシャルウェーハ１００にゲルマニウム原子層を導入する場合も、原子層３１として酸素原子層の代わりにゲルマニウム原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層５０を有するエピタキシャルウェーハ１００と同じである。
この方法は、シリコン基板１０にゲルマニウム原子層３１を導入するために、シリコン基板１０へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。ＳｉＨ４ガスをパージした後に、塩素原子を含まずゲルマニウム原子を含むガスを導入し、厚さ５ｎｍ以下のゲルマニウム原子層３１を成長させる。このガスとしては特にゲルマニウムを含む有機金属ガス（テトラメチルゲルマニウム等）が好ましい。以下の説明ではテトラメチルゲルマニウムガスを用いる場合を説明する。次に、テトラメチルゲルマニウムガスをパージした後にＳｉＨ４ガスを原料としたエピタキシャル成長を行う。各ガスの供給量（成長レシピ）は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間テトラメチルゲルマニウムガスを導入する、すなわちデルタドープを行うことになる。
これにより、Ｇｅとシリコンを相互に積層した基板を得ることが出来る。こののち酸化雰囲気に基板をさらすことで、シリコンがＧｅに比べて酸化されやすいことから、Ｇｅ／ＳｉＯ２／Ｇｅ／ＳｉＯ２の積層構造を形成することが可能になり、光デバイスへの応用が期待される基板を得ることが可能になる。
［エピタキシャル層中にスズ原子層を導入する場合］
次に、シリコン基板上のエピタキシャル層中にスズ原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
エピタキシャルウェーハ１００にスズ原子層を導入する場合も、原子層３１として酸素原子層の代わりにスズ原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層５０を有するエピタキシャルウェーハ１００と同じである。
この方法は、シリコン基板１０にスズ原子層３１を導入するために、シリコン基板１０へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。ＳｉＨ４ガスをパージした後に、塩素原子を含まずスズ原子を含むガスを導入し、厚さ５ｎｍ以下のスズ原子層３１を成長させる。このガスとしては特にスズを含む有機金属ガス（テトラメチルスズ等）が好ましい。以下の説明ではテトラメチルスズガスを用いる場合を説明する。次に、テトラメチルスズガスをパージした後にＳｉＨ４ガスを原料としたエピタキシャル成長を行う。各ガスの供給量（成長レシピ）は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間テトラメチルスズガスを導入する、すなわちデルタドープを行うことになる。
Ｓｎの実際的な使用方法としては、Ｇｅをはじめとする各種元素をシリコン上に成長させる際の表面改質としての利用が考えられる。この目的の場合であれば、Ｓｎを本法によって成長させたのち同じ方法にてＧｅを成長させることが可能である。
［エピタキシャル層中にホウ素原子層又はリン原子層を導入する場合］
次に、シリコン基板上のエピタキシャル層中にホウ素原子層又はリン原子層を導入する場合について説明する。基本的には、上記の酸素原子層を導入する場合と同様であるため、重複する記載は省略する。
エピタキシャルウェーハ１００にホウ素原子層又はリン原子層を導入する場合も、原子層３１として酸素原子層の代わりにホウ素原子層又はリン原子層が採用されること以外は、上記した酸素原子層を有するエピタキシャル層５０を有するエピタキシャルウェーハ１００と同じである。
この方法は、シリコン基板１０にホウ素原子層３１又はリン原子層３１を導入するために、シリコン基板１０へエピタキシャル成長する際に、まず、原料ガスとして塩素を含まないＳｉＨ４ガスを用いたエピタキシャル成長を行い、シリコンエピタキシャル層２１を形成する。ＳｉＨ４ガスをパージした後に、塩素原子を含まずホウ素原子又はリン原子を含むガスを導入し、厚さ５ｎｍ以下のホウ素原子層３１又はリン原子層３１を成長させる。このガスとしては特にホウ素の場合はジボラン（Ｂ２Ｈ６）、リンの場合はホスフィン（ＰＨ３）ガスが好ましい。以下の説明ではこれらのドーパントガスを用いる場合を説明する。次に、これらのドーパントガスをパージした後にＳｉＨ４ガスを原料としたエピタキシャル成長を行う。各ガスの供給量（成長レシピ）は、酸素ガスの場合と同様である。すなわち、シリコンエピタキシャル層の成長の合間に、短時間ドーパントガスを導入する、すなわちデルタドープを行うことになる。
本法によることで、特許文献５ではビスマスに限定されていたドーパントの種類を拡張することが可能になる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
以下のようにして、図１に示す態様のエピタキシャルウェーハ１００を製造した。抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍのシリコン基板１０を材料として、まず、第１のエピタキシャル成長を行った（シリコンエピタキシャル層２１）。シリコン原料ガスはＳｉＨ４として５５０℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、０．０５ｎｍ／秒とし、シリコンエピタキシャル層２１の厚さは１０ｎｍとした。次に酸素ガス１０Ｌ／分を１×１０−８Ｔｏｒｒで３６０秒の時間だけリアクタに導入し、酸素原子層３１をおよそ５ｎｍ成長させた。次に、また第１のシリコンエピタキシャル層２１と同じ条件でシリコン原料ガスを導入し第２のシリコンエピタキシャル層２２の一部を１０ｎｍ形成した。
こののち、温度を６００℃に上げて成長速度を大きくして３μｍのシリコンエピタキシャル層を成長させて、エピタキシャル層５０中に酸素原子層３１を有するエピタキシャルウェーハ１００を製造した。
（実施例２）
以下のようにして、図２に示す態様のエピタキシャルウェーハ２００を製造した。抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍのシリコン基板１０を材料として、まず、第１のエピタキシャル成長を行った（シリコンエピタキシャル層２１）。シリコン原料ガスはＳｉＨ４として５５０℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、０．０５ｎｍ／秒とし、シリコンエピタキシャル層２１の厚さは１０ｎｍとした。次に酸素ガス６Ｌ／分を１×１０−８Ｔｏｒｒで１００秒の時間だけリアクタに導入し、酸素原子層を１原子層成長させた。また第１のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第２のシリコンエピタキシャル層２２を１０ｎｍ形成した。
さらに、第２のシリコンエピタキシャル層２２の上に酸素原子層３２を堆積し、さらに第３のシリコンエピタキシャル層を堆積した上に、同条件で酸素とシリコン層を交互に４回堆積することで、酸素／シリコンエピタキシャル層が５層の組４０を有するエピタキシャル層６０を含むエピタキシャルウェーハ２００を製造した。
最後の成長後に３μｍのエピタキシャル層２６の一部として、ＳｉＨ２Ｃｌ２を原料として成長させた。実際のデバイスを作製する活性領域として素子の種類にもよるがたいてい１μｍ程度の拡散領域が形成されることがあるため、この厚さとした。
（比較例１）
抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍシリコン基板を材料として、第１のエピタキシャル成長を行った。原料ガスはＳｉＨ４として５５０℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、０．０５ｎｍ／秒とし、シリコンエピタキシャル層の厚さは１０ｎｍとした。次に酸素１０Ｌ／分を １×１０−８Ｔｏｒｒで７２０秒の時間だけリアクタに導入し、酸素原子層を１０ｎｍ成長させた。次に、また第１のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第２のエピタキシャル層を形成しようとしたが、酸素層が厚くなっており、エピタキシャル成長が出来ず、多結晶シリコンとなった。このように酸素原子層が厚いと第２のシリコンエピタキシャル層が単結晶にならないことがわかる。
（比較例２）
抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍのシリコン基板を材料として、第１のエピタキシャル成長を行った。原料ガスはＳｉＨ２Ｃｌ２として１１００℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、０．０５ｎｍ／秒とし、シリコンエピタキシャル層の厚さは１０ｎｍとした。次に酸素１０Ｌ／分を１×１０−８Ｔｏｒｒで１００秒の時間だけリアクタに導入し、酸素原子層を１層成長させた。次に、また第１のエピタキシャル層と同じ条件でシリコン原料ガスを導入し第２のエピタキシャル層を形成しようとしたが、原料ガスに塩素が含まれており、酸素原子層がエッチングされて消失してしまった。
（実施例３）
以下のようにして、図１に示す態様のエピタキシャルウェーハ１００であって、原子層として炭素原子層３１をエピタキシャル層中に有するものを製造した。抵抗率１０Ω・ｃｍのボロンドープ、直径２００ｍｍのシリコン基板１０を材料として、まず、第１のエピタキシャル成長を行った（シリコンエピタキシャル層２１）。シリコン原料ガスはＳｉＨ４として５５０℃で成長を行った。膜厚に応じてシリコン原料ガスを流す時間を設定するが、成長レートは遅い方がよいため、０．０５ｎｍ／秒とし、シリコンエピタキシャル層２１の厚さは１０ｎｍとした。次にＣＨ４ガス１０Ｌ／分を１×１０−８Ｔｏｒｒで３６０秒の時間だけリアクタに導入し、炭素原子層３１をおよそ２ｎｍ成長させた。次に、また第１のシリコンエピタキシャル層２１と同じ条件でシリコン原料ガスを導入し第２のシリコンエピタキシャル層２２の一部を１０ｎｍ形成した。
こののち、温度を６００℃に上げて成長速度を大きくして３μｍのシリコンエピタキシャル層を成長させて、エピタキシャル層５０中に炭素原子層３１を有するエピタキシャルウェーハ１００を製造した。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…シリコン基板、
２１、２２、２３、２４、２５、２６…シリコンエピタキシャル層、
３１、３２、３３、３４、３５…（酸素等の）原子層、
４０…（酸素等の）原子層とシリコンエピタキシャル層の繰り返し５組、
５０、６０…（酸素等の）原子層を有するエピタキシャル層、
１００、２００…エピタキシャルウェーハ。

Claims (6)

  1. シリコン基板上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、
    前記エピタキシャル層中に、酸素、炭素、窒素、ゲルマニウム、スズ、ホウ素及びリンからなる群から選ばれる１種の元素の原子からなり、厚さが５ｎｍ以下である原子層を形成する工程を有し、
    前記原子層に接するエピタキシャル層の形成を、ＳｉＨ４ガスを用いて行うことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記原子層を、１原子層として形成することを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記エピタキシャル層の領域のうち、前記原子層に接し、少なくとも該原子層から５ｎｍまでの領域を、ＳｉＨ４ガスを用いて形成することを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハの製造方法。
  4. 前記原子層を、前記エピタキシャル層中に複数層形成することを特徴とする請求項１から請求項３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  5. 前記エピタキシャル層の領域のうち、前記ＳｉＨ４ガスを用いて形成する領域以外の領域を、ＳｉＨ２Ｃｌ２ガス又はＳｉＨＣｌ３ガスを用いて形成することを特徴とする請求項１から請求項４のいずれか１項に記載のエピタキシャルウェーハの製造方法。
  6. 前記原子層の形成を、
    酸素原子層を形成する場合は酸素ガスを、
    炭素原子層を形成する場合はＣＨ４ガスを、
    窒素原子層を形成する場合はＮＨ３ガスを、
    ゲルマニウム原子層を形成する場合はＧｅを含む有機金属ガスを、
    スズ原子層を形成する場合はＳｎを含む有機金属ガスを、
    ホウ素原子層を形成する場合はＢ２Ｈ６ガスを、
    リン原子層を形成する場合はＰＨ３ガスを、
    用いて行うことを特徴とする請求項１から請求項５のいずれか１項に記載のエピタキシャルウェーハの製造方法。
JP2017117752A 2017-06-15 2017-06-15 エピタキシャルウェーハの製造方法 Active JP6702268B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017117752A JP6702268B2 (ja) 2017-06-15 2017-06-15 エピタキシャルウェーハの製造方法
CN201880034863.7A CN110678964A (zh) 2017-06-15 2018-05-25 外延片的制造方法
KR1020197031426A KR102482578B1 (ko) 2017-06-15 2018-05-25 에피택셜 웨이퍼의 제조방법
PCT/JP2018/020091 WO2018230301A1 (ja) 2017-06-15 2018-05-25 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017117752A JP6702268B2 (ja) 2017-06-15 2017-06-15 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019004050A true JP2019004050A (ja) 2019-01-10
JP6702268B2 JP6702268B2 (ja) 2020-05-27

Family

ID=64659856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017117752A Active JP6702268B2 (ja) 2017-06-15 2017-06-15 エピタキシャルウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP6702268B2 (ja)
KR (1) KR102482578B1 (ja)
CN (1) CN110678964A (ja)
WO (1) WO2018230301A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140763A1 (ja) 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JPWO2022158148A1 (ja) * 2021-01-25 2022-07-28
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7435516B2 (ja) 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291897A (ja) * 1987-05-26 1988-11-29 Nec Corp 単結晶膜の成長方法
JPH01234394A (ja) * 1988-03-15 1989-09-19 Nec Corp 結晶成長方法
JPH05326418A (ja) * 1992-05-15 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH09278597A (ja) * 1996-04-15 1997-10-28 Matsushita Electric Ind Co Ltd 混晶半導体
JPH10297998A (ja) * 1997-04-26 1998-11-10 Hoya Corp 炭化珪素、及び炭化珪素の製造方法
JP2002083781A (ja) * 2000-09-06 2002-03-22 Univ Tohoku 半導体デバイス
JP2004259738A (ja) * 2003-02-24 2004-09-16 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
JP2014165494A (ja) * 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5919312A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体装置の製造方法
NL9000973A (nl) * 1990-04-24 1991-11-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
US5268582A (en) * 1992-08-24 1993-12-07 At&T Bell Laboratories P-N junction devices with group IV element-doped group III-V compound semiconductors
JP2929004B1 (ja) 1998-06-16 1999-08-03 工業技術院長 ドーパントをドーピングした半導体装置及びそのドーピング方法
JP3467430B2 (ja) * 1999-03-17 2003-11-17 松下電器産業株式会社 誘電体膜の形成方法およびその形成装置
JP3886085B2 (ja) * 1999-05-14 2007-02-28 株式会社東芝 半導体エピタキシャル基板の製造方法
JP3707726B2 (ja) * 2000-05-31 2005-10-19 Ｈｏｙａ株式会社 炭化珪素の製造方法、複合材料の製造方法
WO2002068350A1 (en) * 2001-02-24 2002-09-06 Corning Incorporated Oxygen doping of silicon oxyfluoride glass
JP3461819B2 (ja) 2001-06-14 2003-10-27 松下電器産業株式会社 半導体結晶膜の製造方法
KR20040054015A (ko) * 2002-12-16 2004-06-25 주식회사 실트론 실리콘웨이퍼 및 실리콘웨이퍼의 비저항 증가 방법
JP4883547B2 (ja) * 2003-04-28 2012-02-22 住友化学株式会社 化合物半導体エピタキシャル基板
CA2530065C (en) 2003-06-26 2011-12-20 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US8372697B2 (en) * 2006-05-08 2013-02-12 University Of South Carolina Digital oxide deposition of SiO2 layers on wafers
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
CN101620991B (zh) * 2008-07-02 2011-08-17 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
JP4333820B1 (ja) * 2009-01-19 2009-09-16 住友電気工業株式会社 化合物半導体基板
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
CN102456551A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 外延生长方法
JP2013197291A (ja) 2012-03-19 2013-09-30 Toshiba Corp 成膜装置及び成膜方法
CN103489760B (zh) * 2013-09-06 2016-10-05 西安电子科技大学 SiC衬底同质外延碳硅双原子层薄膜的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291897A (ja) * 1987-05-26 1988-11-29 Nec Corp 単結晶膜の成長方法
JPH01234394A (ja) * 1988-03-15 1989-09-19 Nec Corp 結晶成長方法
JPH05326418A (ja) * 1992-05-15 1993-12-10 Fujitsu Ltd 半導体装置の製造方法
JPH09278597A (ja) * 1996-04-15 1997-10-28 Matsushita Electric Ind Co Ltd 混晶半導体
JPH10297998A (ja) * 1997-04-26 1998-11-10 Hoya Corp 炭化珪素、及び炭化珪素の製造方法
JP2002083781A (ja) * 2000-09-06 2002-03-22 Univ Tohoku 半導体デバイス
JP2004259738A (ja) * 2003-02-24 2004-09-16 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置
JP2014165494A (ja) * 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021140763A1 (ja) 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2021111696A (ja) * 2020-01-10 2021-08-02 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20220124696A (ko) 2020-01-10 2022-09-14 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP7247902B2 (ja) 2020-01-10 2023-03-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
EP4089720A4 (en) * 2020-01-10 2024-01-17 Shin-Etsu Handotai Co., Ltd. METHOD FOR PRODUCING AN EPITACTIC WAFER AND EPITACTIC WAFER
JPWO2022158148A1 (ja) * 2021-01-25 2022-07-28
WO2022158148A1 (ja) 2021-01-25 2022-07-28 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7231120B2 (ja) 2021-01-25 2023-03-01 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20230132455A (ko) 2021-01-25 2023-09-15 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법
JP7435516B2 (ja) 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
WO2018230301A1 (ja) 2018-12-20
CN110678964A (zh) 2020-01-10
KR20200017384A (ko) 2020-02-18
JP6702268B2 (ja) 2020-05-27
KR102482578B1 (ko) 2022-12-29

Similar Documents

Publication Publication Date Title
TWI692545B (zh) 形成高ｐ型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置
TWI751115B (zh) 形成矽鍺錫膜的方法
JP5090451B2 (ja) 炭素含有シリコンエピタキシャル層の形成方法
WO2018230301A1 (ja) エピタキシャルウェーハの製造方法
JP5741382B2 (ja) 薄膜の形成方法及び成膜装置
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
JP5780981B2 (ja) ゲルマニウム薄膜の成膜方法
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
JP2010157721A5 (ja)
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2911694B2 (ja) 半導体基板及びその製造方法
US20070254451A1 (en) Process for forming a silicon-based single-crystal portion
JP2874196B2 (ja) 半導体装置の製造方法
TW201246288A (en) Method for producing a III/V SI template
JP3141628B2 (ja) 化合物半導体素子及びその製造方法
JPS6298747A (ja) 半導体装置の製造方法
US20070254450A1 (en) Process for forming a silicon-based single-crystal portion
JP3112796B2 (ja) 化学気相成長方法
JPS6052574B2 (ja) エピタキシヤル成長方法
CN117878138A (zh) 碳化硅半导体外延片及其制备方法、碳化硅半导体器件
JPS61131434A (ja) 半導体装置の製造方法
JP2008235726A (ja) 半導体多層膜の製造方法
JPS59155917A (ja) 半導体基板の製造方法
KR20090035307A (ko) 펄스 가스 유동 증착방법, 그 장치 및 이를 이용한에피택셜 웨이퍼의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200420

R150 Certificate of patent or registration of utility model

Ref document number: 6702268

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250