JP2014165494A - 半導体上の酸素単原子層 - Google Patents

半導体上の酸素単原子層 Download PDF

Info

Publication number
JP2014165494A
JP2014165494A JP2014023297A JP2014023297A JP2014165494A JP 2014165494 A JP2014165494 A JP 2014165494A JP 2014023297 A JP2014023297 A JP 2014023297A JP 2014023297 A JP2014023297 A JP 2014023297A JP 2014165494 A JP2014165494 A JP 2014165494A
Authority
JP
Japan
Prior art keywords
layer
oxygen
substrate
monoatomic layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014023297A
Other languages
English (en)
Other versions
JP6204216B2 (ja
Inventor
Anneliese Delabie
アンネリース・デラビー
Matty Caymax
マティ・カイマックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014165494A publication Critical patent/JP2014165494A/ja
Application granted granted Critical
Publication of JP6204216B2 publication Critical patent/JP6204216B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】シリコンまたはゲルマニウムの基板上に酸素単原子層を設けるための良好な方法を提供する。
【解決手段】表面に酸素単原子層を有するＳｉまたはＧｅ半導体基板を開示する。前記酸素単原子層は、部分的なものまたは完全なものであり、前記酸素単原子層の存在から生ずる、ＳｉまたはＧｅ基板の前記表面のＳｉ４＋またはＧｅ４＋酸化状態は、ＸＰＳで測定した場合、Ｓｉ１＋，Ｓｉ２＋，Ｓｉ３＋およびＳｉ４＋酸化状態の合計、またはＧｅ１＋，Ｇｅ２＋，Ｇｅ３＋およびＧｅ４＋酸化状態の合計の５０％未満、好ましくは４０％未満、より好ましくは３０％未満を表す。
【選択図】図１

Description

本発明は、電界効果トランジスタなどの半導体デバイスの製造のための半導体基板の分野に関する。本発明または、こうした基板の準備のための方法に関する。
半導体デバイスの次世代は、低い等価換算膜厚(Equivalent Oxide Thickness)を達成するために、薄い誘電体を必要とする。しかしながら、薄い誘電体は、漏れ電流の増加をもたらす。高誘電率(high-k)誘電体が、二酸化シリコンと置換される有望な候補として考えられている。こうした高誘電率誘電体の堆積のために広く研究されている手法が、原子層堆積法（ＡＬＤ）である。ＡＬＤは、誘電体厚の制御を単一原子層レベルで可能にするという利点を有する。
ＧｅおよびＳｉは、空気中で酸化する傾向があり、これらの表面にいわゆる自然酸化物層を形成する。しかしながら、この自然酸化物は、比較的貧弱な品質の絶縁体であり、その厚さは変化しやすい。従って、高誘電率堆積前の典型的な操作が、この自然酸化物層の除去である。Ｓｉでは、これは、典型的にはＨＦ溶液中のクリーニング工程によって行われる。得られた表面は、水素終端しており、よって疎水性である。
高誘電率誘電体材料は、疎水性表面上において適切に核生成(nucleate)しない傾向がある。例えば、文献（Gusev et al., Microelec. Eng., 69, 145 (2003)）は、ＨｆＯ２が、Ｈ終端したＳｉ基板上で貧弱に核生成し、その結果、高いゲート漏れ電流が生ずることを論証している。より反応性の表面が、高誘電率誘電体のＡＬＤ前駆体の化学吸着を可能にするために必要になる。化学吸着反応が表面部位の反応性および数に依存している。誘電体層の品質に対して可能な限り限定された影響を有する完全な親水性表面を得ることは、かなり要望されている目標である。当面は、Ｓｉ基板を親水性にする一般的な手法が、汚染の除去後、急速熱酸化法によってＳｉ基板を酸化することである。得られる親水性層の厚さは、制御するのが困難であり、典型的には比較的厚い。文献（M. Meuris et al., Solid State Technology, 38, 109 (1995)）は、Ｓｉ基板が、２％ＨＦ溶液に３０秒間曝すことを含むウェットプロセスによって清浄化される方法を開示している。これにより、自然ＳｉＯ２層の除去と、Ｓｉ基板を疎水性にすることになる。自然ＳｉＯ２層の除去後、基板は、２０ｐｐｍ Ｏ３／Ｈ２Ｏの中で再酸化され、１ｎｍの親水性ＳｉＯ２層が得られる。得られた酸化シリコン層の厚さは、約１ｎｍであり、不必要に等価換算膜厚を増加させる。文献（B. Onsia et al., UCPSS VII, Solid State Phenomena, 103-104, 19 (2005)）は、Ｏ３濃度が１〜５ｐｐｍ Ｏ３／Ｈ２Ｏまで減少した類似の手法を開示している（鱗状ウェット酸化物）。これにより、酸化物の厚さを０．３ｎｍに、即ち、単原子層（単分子層）の厚さに減少させることが可能になる。
しかしながら、親水性層は不完全と思われものであった。ＨｆＯ２が、ＡＬＤによってこの基板上で成長し、ＲＢＳ測定が、あるレベルの基板阻害(inhibition)を示した。また、ＨｆＯ２層の上に成長したポリＳｉゲート電極層が、基板との幾つかの結晶粒のエピタキシャル・アライメントを示し、鱗状ウェット酸化物およびＨｆＯ２層において孔の存在を示した。さらに、文献（L; Nyns et al., J. Electrochem. Soc., 155, G269 (2008)）で行われた実験は、鱗状ウェット酸化物がアイランドに成長することを確認した（ FIG. 2BとFIG. 3を参照）。従って、この手法に伴う問題が、これによって生成されたＳｉ−ＯＨ部分(moieties)（良好なＡＬＤ核生成部位）が、基板上の小さな酸化物アイランドにだけ存在することであり、大部分の基板表面をＳｉ−Ｈ部分（悪いＡＬＤ核生成部位）にすることである。このことは、高誘電率無しの基板エリアで包囲された高誘電率誘電体ＡＬＤ材料のアイランドを生じさせる。
従って、Ｓｉ基板またはＧｅ基板の上で良好な高誘電率核生成を可能にする方法について該分野でのニーズが存在し、これは、等価換算膜厚を最小に維持する。
さらに、国際半導体技術ロードマップによれば、従来のＳｉチャネルと置換する高移動度材料が、１２ｎｍノードからのＣＭＯＳのスケーリングを続けるために必要になるであろう。ＧｅおよびＩＩＩ−Ｖチャネルを希求して主要な問題が生じており、その最も困難なものは、重大な欠陥密度であり、そして、ゲートスタック界面を不動態化することが極めて困難であることである（文献: M. Heyns and W.Tsai, MRS Bulletin 34, 485-492, 2009）。代替物が、シリコン原子と、例えば、Ｏ，ＮまたはＣの原子などの外来原子との交互配列した周期からなるシリコン／誘電体超格子(superlattice)によって提供できる。これらの超格子は、垂直方向で減少したゲート漏れとの組合せで、横方向で増強した移動度を提供することが確認された。こうした超格子は、エピタキシャル成長時の大きな格子不整合の問題を回避し、ゲートスタック・パッシベーションに適した通常のＳｉ表面を提供する。しかしながら、エピタキシャルシリコン材料からなる２つの層の間にある外来原子からなる中間層は、可能な限り薄く良好に維持される。
従って、ＳｉまたはＧｅ基板上に、良好なＳｉまたはＧｅエピタキシャル成長を可能にする方法について該分野でのニーズが存在し、これは、外来原子中間層を可能な限り薄く維持する。
本発明は、上記の問題の両方に対する解決法を提供する。
本発明の目的は、シリコンまたはゲルマニウムの基板上に酸素単原子層(monolayer)を設けるための良好な方法を提供することである。
本発明の実施形態の利点は、親水性表面基(group)の連続的な分布を有する基板が提供できることである。
本発明の実施形態の他の利点は、表面上に可能な限り薄い親水性層を有する基板が提供できることである。
本発明の実施形態の他の利点は、親水性表面基(group)の連続した単原子層(monolayer)を有する基板が提供できることである。
本発明の実施形態の更なる利点は、疎水性Ｓｉ−Ｈ部位（例えば、Ｈ不動態化されたＳｉ表面上）より高い反応性を有する親水性反応性酸素部位の単原子層を有する基板が提供できることである。これにより、ランダム堆積またはアイランド成長の代わりに、２次元成長を得ることができる。
第１態様において、本発明は、表面に酸素単原子層を有するＳｉまたはＧｅ半導体基板に関する。前記酸素単原子層は、部分的なものまたは完全なものであり、前記酸素単原子層の存在から生ずる、ＳｉまたはＧｅ基板の前記表面のＳｉ４＋またはＧｅ４＋酸化状態は、ＸＰＳで測定した場合、Ｓｉ１＋，Ｓｉ２＋，Ｓｉ３＋およびＳｉ４＋酸化状態の合計、またはＧｅ１＋，Ｇｅ２＋，Ｇｅ３＋およびＧｅ４＋酸化状態の合計の５０％未満、好ましくは４０％未満、より好ましくは３０％未満を表す。
これは、反応性部位を表面に導入し、これによりＡＬＤ前駆体の化学吸着を可能にするため、好都合である。これにより、基板エンハンスメントを観測しなければ、少なくともＡＬＤ層のサイクル当りの着実な成長が得られることになる。その結果、基板上で行われたＡＬＤは、ランダム堆積のアイランド成長を生じさせない。さらに、単原子層は、理想的である。理由は、それは最も薄い可能な層であり、これにより等価換算膜厚に関与するものが可能な限り少なくなるからである。
完全な単原子層は、その上に完全なＡＬＤ層を形成するのが可能になるため、好都合である。これにより前記基板の表面全体に渡って均一な電子的特性を可能にする。
ＳｉまたはＧｅ基板は、こうした基板のいずれでもよい。実施形態では、それは、Ｓｉ（１００）基板またはＧｅ（１００）基板でもよい。
ここで使用したように、他に言及していない限り、用語「酸素単原子層」は、基板表面と化学的に結合した酸素原子の層であって、前記基板表面を全体的に覆うのに理論的に必要とされる最小数の原子の少なくとも半分、そして、せいぜい前記最小数の１．５倍に対応した数の酸素原子で前記基板を覆う酸素原子の層を参照している。基板としてＳｉ（１００）の場合、これは、ＳｉキャップのＳＩＭＳで決定したように、３．３９×１０１４〜１．０２×１０１５ａｔ／ｃｍ２に対応している。３．３９×１０１４は、単原子層の半分に正確に対応しており、６．７８×１０１４ａｔ／ｃｍ２は、１つの単原子層に正確に対応しており、１．０２×１０１５ａｔ／ｃｍ２は、１．５倍の単原子層に対応している。
完全な単原子層が、それが覆うエリア全体に渡って単一の厚さを有し、それが完全な基板表面を覆う。部分的な単原子層が、半導体基板を露出した孔を有する層である。本発明では、部分的な酸素単原子層は、その原子が基板表面の５０〜９９．９％を覆う層である。これは、Ｓｉ（１００）表面上で３．３９×１０１４〜６．７×１０１４ａｔ／ｃｍ２を表す。完全な単原子層が、孔を有しておらず、その原子が基板表面の１００〜１５０％を覆う層である。これは、６．８×１０１４〜１．０×１０１５ａｔ／ｃｍ２を表す。これは、単原子厚さの完全な第１酸素層が形成され、最終的に、第１層のせいぜい５０％を覆う第２酸素層がその上に形成されることを意味する。実施形態では、酸素単原子層は、５０％〜１５０％の完全さでもよい。５０％完全さとは、例えば、孔の存在に起因して、前記単原子層によって範囲が定まる、基板面積の５０％だけを覆う層を参照している。
酸素単原子層は、酸素を含む単原子層である。実施形態では、それは、本発明の第３態様に係る方法によって得られる単原子層でもよい。実施形態では、それは、第３態様の方法の条件で、オゾンと半導体基板との反応から得られる単原子層でもよい。化学的には、この単原子層は、基板と直接に化学結合した酸素種からなるものでもよい。従って、単原子層は、前記酸素種と結合した基板原子の酸化レベルによって特徴付けが可能である。酸素単原子層の良好な特徴付けが、前記基板原子の多くがＳｉ４＋またはＧｅ４＋の酸化状態でないことである。これは、典型的には従来の（より高温の）酸化条件で見つかる酸化状態とは極めて相違している。このことは図１６に示している。より厚い酸素（多）層が、典型的にはＳｉまたはＧｅの酸化物で構成され、酸素原子は、多くは、（４＋）酸化状態にあるＳｉまたはＧｅを持つＳｉまたはＧｅの骨格（例えば、Ｓｉ−Ｏ−ＳｉまたはＧｅ−Ｏ−Ｇｅ）の中にある。典型的には、先行技術において、多量のＳｉまたはＧｅが、より高い酸化状態、例えば、２＋，３＋または４＋の酸化状態にある。
実施形態において、前記酸素単原子層の存在から生ずる、前記表面上でのＳｉまたはＧｅの基板の最も頻繁な酸化状態は、ＸＰＳで測定した場合、Ｓｉ１＋であろう。これは、単原子層を形成するこうしたＳｉ＋と結合した酸素種のタイプは、例えば、Ｓｉ−ＯＨ，Ｓｉ−Ｏ．またはＳｉ−Ｏ−Ｓｉの形態のものであるという効果を有する。これは、極めて親水性の表面を提供するという利点を有し、２次元成長を促進する（図２参照）。実施形態において、ＨｆＣｌ４化学吸着で決定した場合、酸素単原子層の少なくとも５ａｔ％、好ましくは１０ａｔ％がヒドロキシル基の形態をとる。例えば、そうして決定されたヒドロキシル基の量は、５〜１５ａｔ％の範囲内である。
実施形態において、前記酸素単原子層は、完全な原子層でもよい。部分的な原子層が達成できるが、最も実用的な用途（例えば、高誘電率誘電体材料の核生成など）が、完全な原子層での存在から利益を受ける。その上に後続の層が覆われて完全なものになるものでもよい。
実施形態において、酸素単原子層は、エリプソメトリー(ellipsometry)で測定した場合、０．３０〜０．３８ｎｍの厚さを有してもよい。これは、第１態様に係る酸素単原子層の存在について制御する１つの手法である。
実施形態において、酸素単原子層は、厚さが均一であってもよい。
実施形態において、前記単原子層を形成する全ての酸素原子が、ＳｉまたはＧｅの半導体基板の一部を直接覆うものでもよい。従って、単原子層は、例えば、ＳｉＯ２アイランドなどの酸素多層構造で構成されていない。本発明の実施形態が、酸素多層を容易に実現でき、制御した方法で作成する可能性を排除していないが、最も最新の用途では、単原子層が、酸素層にとって最も有望な厚さであるように思われており、例えば、最小の等価換算膜厚を許容するからである。
実施形態において、前記酸素単原子層は、Ｓｉ封入ＳＩＭＳで測定した場合、４×１０１４ａｔｏｍｓ／ｃｍ２〜１０×１０１４ａｔｏｍｓ／ｃｍ２、好ましくは、５×１０１４ａｔｏｍｓ／ｃｍ２〜９×１０１４ａｔｏｍｓ／ｃｍ２を有する。
実施形態において、基板は、前記単原子層と接触した、半導体または誘電体材料、好ましくは、高誘電率(high-k)誘電体材料からなる上部層をさらに備えてもよい。単原子層の効果は、ＡＬＤ前駆体の核生成を促進することによって、ＡＬＤによるこうした上部層の形成が可能になることである。
実施形態において、前記半導体層は、アモルファスまたはエピタキシャルの半導体層でもよい。
実施形態において、少なくとも第２の二重層(bilayer)が前記上部層を覆ってもよい。前記二重層は、上記で定義したような上部層によって覆われた、上記で定義したような酸素単原子層からなる。二重層が、エピタキシャル半導体層で覆われた酸素単原子層にある場合、こうした二重層の少なくとも２つのスタックが、いわゆる超格子に対応しており、ＦＥＴ内のチャネルとして機能するのに有望な材料である。
第２態様において、本発明は、前述の請求項のいずれか１つの半導体基板を備えたデバイスに関する。こうしたデバイスの例は、電界効果トランジスタでもよい。
第３態様において、本発明は、下記のステップを含む半導体デバイスを製造する方法に関する。
（ａ）酸素汚染が実質的に無いＳｉまたはＧｅの半導体基板を、３０℃〜９０℃の温度で用意するステップ。
（ｂ）前記半導体基板を、気相のＯ３と、５０〜４００ｇ／ｍ３の濃度、０．００５〜０．１２Ｔｏｒｒの分圧、１００ｓｃｃｍ〜８００ｓｃｃｍの流量、０．０２〜１．５秒の持続時間で反応させ、これにより部分的または完全な酸素単原子層をその表面に設けるステップ。
この方法は、真の酸素単原子層が得られ、ＳｉＯｘまたはＳｉＯ２のアイランド形成がない。
実施形態において、該方法は、半導体層または誘電体層を前記単原子層の上に直接設けるステップ（ｃ）をさらに含んでもよい。
実施形態において、前記誘電体層は、原子層堆積法によって堆積してもよい。
実施形態において、前記誘電体層は、高誘電率(high-k)誘電体層であってもよい。
実施形態において、前記高誘電率(high-k)誘電体層は、金属の前駆体のパルスと水のパルスとを交互に供給する原子層堆積プロセスで堆積した金属酸化物層であってもよい。
水のパルスの使用は、オゾンのパルスを使用するのと比較して、極めて有利である。実際、追加のオゾンパルスが、酸素単原子層に侵入して、その厚さを増加させ、厚いＳｉＯ２またはＳｉＯｘ（多）層を形成するであろう。一方、水は、酸素単原子層の真の単一層の性質を保存する。
実施形態において、半導体層または誘電体層を前記単原子層の上に直接設けるステップ（ｃ）は、低圧化学気相成長により、前記酸素単原子層を前記半導体層の前駆体と反応させ、これによりエピタキシャル半導体層をその上に設けることを含んでもよい。
実施形態において、半導体前駆体のフローは、０．４４ｎｍ／分より低くてもよく、より好ましくは、０．１ｎｍ／分〜０．４ｎｍ／分でもよい。
エピタキシャル半導体層が設けられる実施形態において、酸素単原子層は、好ましくは、前記半導体基板を気相のＯ３と、５０〜１５０ｇ／ｍ３の濃度、１００〜３００ｓｃｃｍの流量、０．０２秒〜０．１０秒の持続時間で反応させることによって得てもよい。
実施形態において、前記ステップ（ｂ）（ｃ）は、ステップ（ｃ）を行った後、少なくとも１回繰り返してもよい。
実施形態において、酸素汚染が実質的に無いＳｉまたはＧｅの半導体基板を用意することは、ＳｉまたはＧｅの半導体基板を用意することと、それにＨＦ処理を適用することとを含む。実施形態において、ＨＦ処理は、少なくとも１％の濃度を有するＨＦ溶液を用いて、少なくとも２０秒の時間で行ってもよい（例えば、２％，３０秒）。
実施形態において、前記クリーニングは、還元雰囲気中での加熱工程を含んでもよい（例えば、Ｈ２，８５０℃，２分，４０ｔｏｒｒ，２０ｓｌｍ）。
実施形態において、反応中の基板温度は、好ましくは４０℃〜８０℃、より好ましくは４０℃〜６０℃でもよい。温度は、例えば、ＡＬＤチャンバ内のチャックのレベルで測定した場合の基板温度である。
実施形態において、前記Ｏ３は、０．０２〜３０秒、好ましくは０．０２〜１．０秒、より好ましくは０．０２〜０．７秒の時間、前記基板と反応してもよい。完全な酸素単原子層では、０．１秒以上を用いることが好ましい。部分的な単原子層では、０．５秒以下を用いることが好ましい。
実施形態において、ステップ（ｂ）は、ＡＬＤチャンバ内で行ってもよい。
実施形態において、ステップ（ｂ）は、１〜４ｔｏｒｒの全圧で行ってもよい。
実施形態において、Ｏ３は、好ましくは１０〜３０％のＯ３を有するＯ２／Ｏ３混合物として供給してもよい。
実施形態において、Ｏ２／Ｏ３混合物は、不活性ガスで搬送してもよい。
実施形態において、反応ガスは、２００〜６００ｓｃｃｍの速度で供給してもよい。
実施形態において、Ｏ３の分圧が、０．０１〜０．１２Ｔｏｒｒ、好ましくは０．０３〜０．１１Ｔｏｒｒでもよい。
更なる態様において、本発明は、第３態様の方法のステップを含む任意の方法によって得られる半導体デバイスに関する。
本発明の特定の好ましい態様は、添付した独立請求項および従属請求項に記述されている。従属請求項からの特徴は、独立請求項の特徴および他の従属請求項の特徴と、適切に請求項に明示的に記述されていなくても組み合わせてもよい。この分野においてデバイスについての一定の改善、変化および進化があったとしても、本概念は、先行の実践からの発展を含む実質的に新しい新規な改善を表すと考えられ、その結果、より効率的で安定した信頼性のあるこの種のデバイスの提供が実現する。
本発明の上記および他の特性、特徴および利点は、本発明の原理を例として示す添付図面に関連して下記の詳細な説明から明らかになるであろう。この説明は、本発明の範囲を限定することなく、例示のためだけに供与される。下記に引用した参考図面は、添付図面を参照する。
本発明の一実施形態に係る半導体基板の概略図である。 表面機能付与に応じて異なるＡＬＤ成長モードを示す概略図である。 先行技術に係る半導体基板の概略図である。 本発明の一実施形態に係る方法を実施するために適合した装置のダイアグラム図である。 本発明の一実施形態に係る方法を実施するために適合した装置の概略図である。 本発明の一実施形態において、ＸＰＳで測定した場合、シリコン原子と結合した酸素原子の濃度対オゾン処理時間のグラフである。 本発明の一実施形態において、ＸＰＳで測定した場合、異なる酸化状態を有するシリコン原子の濃度対オゾン処理時間のグラフである。 Ｏ原子、Ｃ原子および、本発明の実施形態に係る基板前処理手順に応じて種々の酸化状態を有するＳｉ原子の濃度のグラフである。 本発明の実施形態において、種々の温度における酸素層厚対オゾン露出時間のグラフである。 本発明の実施形態において、種々の圧力における酸素層厚対オゾン露出時間のグラフである。 本発明の一実施形態に係る半導体基板の透過型電子顕微鏡画像である。 図１１の拡大部分である。 本発明の一実施形態に係る半導体基板の透過型電子顕微鏡画像である。 図１３の拡大部分である。 本発明の種々の実施形態についてＨｆ表面被覆率(coverage)のグラフである。 実施形態および比較例において、ＧｅＯｘ厚さ（ｎｍ）の関数としてのＧｅ４＋（％）の割合のグラフである。 本発明の実施形態において、オゾン露出時間の関数としての酸素ＧｅおよびＳｉ表面被覆率のグラフである。 本発明の一実施形態に係る酸素単原子層の上に成長したエピタキシャルシノコン層を示すＴＥＭ顕微鏡画像である。 図１８の拡大図である。 先行技術のプロセスおよび本発明の一実施形態に係るプロセスについて、サイクル数の関数としてＨｆ被覆率を示すグラフである。
異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。
本発明は、一定の図面を参照して特定の実施形態に関して説明しているが、本発明はこれに限定されず、請求項によってのみ限定される。記載した図面は、概略的に過ぎず、非限定的なものである。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがある。寸法および相対寸法は、本発明の実際の実施化に必ずしも対応していない。
さらに、説明および請求項での用語、「第１」、「第２」、「第３」などは、類似の要素を区別するための使用しており、必ずしも時間的、空間的、ランキングまたは他の方法での順番を記述するためではない。こうして用いた用語は、適切な状況下で交換可能であり、ここで説明した本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
請求項で用いた用語「備える、含む(comprising)」は、それ以降に列挙された要素またはステップに限定されるものと解釈すべきでなく、他の要素またはステップを除外していないことに留意すべきである。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。本発明に関して、デバイスの関連した構成要素だけがＡ，Ｂであることを意味する。
同様に、用語「結合」は、請求項でも用いられ、直接接続だけに限定されるものとして解釈すべきでないことに留意すべきである。用語「結合した」「接続した」は、これらの派生物とともに用いてもよい。これらの用語は、互いに同義語として意図していないことと理解すべきである。こうして表現「デバイスＢと結合したデバイスＡ」の範囲は、デバイスＡの出力がデバイスＢの入力と直接に接続されたデバイスまたはシステムに限定すべきでない。デバイスＡの出力とデバイスＢの入力との間に経路が存在し、それは他のデバイスまたは手段を含む経路でもよいことを意味する。「結合した」は、２つ以上の要素が直接の物理的または電気的接触していること、あるいは、２つ以上の要素が互いに直接接触していないが、互いに協力または相互作用することを意味することがある。
本明細書を通じて「一実施形態」または「実施形態」への参照は、該実施形態に関連して説明した特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。こうして本明細書を通じて種々の場所での用語「一実施形態において」または「実施形態において」の出現は、必ずしも全て同じ実施形態を参照していないが、そういうこともある。さらに、特定の特徴、構造または特性は、１つ又はそれ以上の実施形態において、当業者に明らかなように本開示からいずれか適切な方法で組み合わせてもよい。
同様に、本発明の例示の実施形態の説明において、本開示を合理化し、種々の発明の態様の１つ以上の理解を支援す目的で、本発明の種々の特徴が単一の実施形態、図面またはその説明において時には一緒にグループ化されることを理解すべきである。しかしながら、この開示方法は、請求項の発明が、各請求項に明示的に記載されたものより多くの特徴を必要とするという意図を反映していると解釈すべきでない。むしろ、下記の請求項が反映しているように、発明の態様が、単一の前述した実施形態の全ての特徴より少ない点にある。こうして詳細な説明に続く請求項は、ここではこの詳細な説明に明示的に組み込まれており、各請求項は本発明の別個の実施形態としてそれ自体に立脚している。
さらに、ここで説明した幾つかの実施形態が他の実施形態に含まれる幾つかの別でない特徴を含むとともに、異なる実施形態の特徴の組合せが、当業者によって理解されるように、本発明の範囲内にあって異なる実施形態を形成することを意味する。例えば、下記の請求項において、請求した実施形態のいずれもがいずれの組合せで使用できる。
さらに、実施形態の幾つかが、コンピュータシステムのプロセッサによって、またはその機能を実行する他の手段によって実装できる方法または方法の要素の組合せとして、ここでは説明されている。こうした方法または方法の要素を実行するための必要な命令は、該方法または方法の要素を実行するための手段を意味する。さらに、装置の実施形態のここで説明した要素が、本発明を実行する目的で、要素によって実施される機能を実行するための手段の一例である。
ここに用意した説明において、多数の特定の詳細が記述されている。しかしながら、本発明の実施形態が、これらの特定の詳細なしで実施できることは理解されよう。例えば、本説明の理解を曖昧にしないように、周知の方法、構造および手法は詳細には示していない。
下記の用語は、本発明の理解を助けるためだけに提供されている。
本発明の幾つかの実施形態の詳細な説明によって、本発明について説明する。本発明の他の実施形態が、本発明の真の精神または技術的教示から逸脱することなく、当業者の知識に従って構成できることは明らかである。本発明は、添付の請求項の用語によってのみ限定される。
トランジスタを参照することにする。これらは、ドレインなどの第１主電極、ソースなどの第２主電極、および第１主電極と第２主電極との間の電荷の流れを制御するためのゲートなどの制御電極を有する３端子デバイスである。
図２は、本発明の利点を示す。３つのコラム（Ａ，Ｂ，Ｃ）を示す。コラムＡは、本発明の実施形態によって実現できるものとして２次元成長を描写する。コラムＢは、アイランド成長を描写する。コラムＣは、ランダム堆積を描写する。上向き矢印は、増加するサイクル数の方向を示す。各状況では、その上にＡＬＤ層（白四角）が成長する基板１を表している。上述のように、状況Ａは、本発明の実施形態によって実現できる状況である。下部の基板は、基板１と反応した数個のＡＬＤ前駆体を有するように描写され、これにより極めて不完全なＡＬＤ層を提供する。低いサイクル数では、この状況は、３つ全ての状況Ａ，Ｂ，Ｃにおいて見られることが注目に値する。中間の基板は、その上にＡＬＤ材料の第１層を有するように描写される。この層は完全で均一であり、新しいＡＬＤ材料が最も低い未充填材料層に常に堆積することが注目に値する。上部の基板は、サイクル数がさらに増加した場合の状況を示す。第２層が第１層の上に構築され、それ自体が完全になるまで行われる。従って、真の２次元成長が得られ、その場合、２つの異なる厚さのＡＬＤ材料の最大値だけが測定でき、厚さの差が１つの単原子層の厚さである。
状況Ｂは、先行技術の試行に典型的には遭遇した状況である。この状況では、ＡＬＤ前駆体の化学吸着を実現するために用いられる酸化物（Ｓｉ４＋またはＧｅ４＋の高い割合を持つＳｉＯ２またはＧｅＯ２）親水性材料の比較的低い反応性は、以前に堆積したＡＬＤ材料の上に、新しいＡＬＤ材料の優先的成長をもたらす。その結果、いわゆるアイランド成長が得られ、多層のＡＬＤ材料アイランドがＡＬＤ材料無しの基板エリアで包囲される。
状況Ｃは、親水性表面上での堆積確率が、以前に堆積したＡＬＤ材料の上での堆積確率と等しいフロンティア状況である。この場合の堆積はランダムである。
（例１：酸素単原子層によって覆われたＳｉ基板）
２００ｍｍ Ｓｉ（１００）基板を、２％ＨＦ（ａｑ）溶液に３０秒間接触させることによってクリーニングを行った。その後、基板は、４０Ｔｏｒｒの圧力で、Ｅｐｓｉｌｏｎ Ｐｏｌｙ Ｓｉ ＣＶＤによって供給されるＨ２フロー（２０ｓｌｍ(Standard Liter per Minute)下で、２分間、８５０℃の温度に加熱した。そして、基板をＨ２雰囲気で３５０℃に冷却した。その後、得られた基板は、疎水性のＨ終端表面を有し、下記のように、Ｏ３（ＡＬＣＶＤ Ｐｕｌｓａｒ ２０００で供給される）と反応した。基板は、５０℃で、最大３０秒までの間、Ｎ２フロー（２．４ｓｌｍ）およびＯ２／Ｏ３フロー（６００ｓｃｃｍ，３５０ｇ／ｍ３（約２０％ Ｏ３））の下で、１Ｔｏｒｒの圧力で維持した。この処理は、単一の酸素単原子層をその上に堆積することによって、基板の表面を親水性にした。本発明の説明した実施形態において使用したＯ３処理のハードウエア構成を図４に示す。反応炉ユニット（Ｒ．Ｕ．）の温度は、５０℃〜８０℃の範囲内であった（例１では５０℃）。Ｏ３露出時間は、５０ミリ秒〜１秒の範囲に設定した。全圧は、１Ｔｏｒｒに設定され、Ｏ３分圧は、０．０１〜０．０８の範囲に設定した。温度、全圧、Ｏ３分圧、露出時間、および描写した他のパラメータについて他の値も使用可能であるが、図４に描写した値が典型的である。
５ｓｌｍのＯ２がＯ３発生器ユニット（Ｇ．Ｕ．）に供給され、これにより１００〜３５０ｇ／ｍ３の濃度のＯ３を発生した。そして、Ｏ３ガスは、ＡＬＤ反応炉ユニット（Ｒ．Ｕ．）に２バールの圧力、２００〜６００ｓｃｃｍの流量で供給した。Ｏ３ガスとともに、Ｎ２をＡＬＤ Ｒ．Ｕ．の中に７５０ｓｃｃｍの流量で供給した。ＡＬＤ反応炉ユニットは、ポンプＰの使用により１Ｔｏｒｒの圧力に維持した。Ｏ３破壊ユニット（Ｄ．Ｕ．）が、背圧レギュレータ（Ｂ．Ｒ．）を介してシステムの供給源に接続される。使用した実際のハードウエア構成を図５に示す。それは、Ｅｐｓｉｌｏｎ Ｐｏｌｙ Ｓｉ ＣＶＤ、ＡＬＣＶＤ Ｐｕｓｌａｒ ２０００、およびＥｐｓｉｌｏｎ Ｎｉｔｒｉｄｅ ＣＶＤによって囲まれた配送センタを備える２００ＭＭ Ｐｏｌｙｇｏｎ ｃｌｕｓｔｅｒである。各ユニットで典型的に使用可能なガスは、図面に記述している。
下記の表は、類似の手法で実施した他の実験を示す。ＨＦクリーニングは、各サンプルについて行った。幾つかのサンプルは、上記と同様に８５０℃まで加熱し、Ｈ２中で３５０℃に冷却し、他のサンプルは、Ｎ２中で３５０℃に冷却した（裸のＳｉ表面を提供する）。さらに他のサンプルは焼成しなかった。各サンプルについて実験直後にＸＰＳを実施した。
Figure 2014165494
図６は、３つの異なる基板前処理について、酸素被覆率(coverage)をＯ３露出時間の関数として示す。酸素被覆率は、外部(ex-situ)ＸＰＳで評価した。こうして決定した酸素被覆率は、外部(ex-situ)実験に関与する空気への露出に起因して、定量的でなかった。
それでも、これらの実験によって、最短のＯ３パルス時間では、Ｓｉ１＋が、はるかにＳｉ基板の最も頻繁な酸化状態であり、約５０％のＳｉカチオン酸化状態に５００ミリ秒で到達する（最大で９ Ｓｉ１＋／ｎｍ２，図７参照）ことを論証できた。Ｏ３露出時間を増加させることは、Ｓｉ２＋を増加させることなく、Ｓｉ３＋およびＳｉ４＋を増加させることも判明した。図８において、ハッシュ棒は、Ｏ３露出前のＨＦクリーニングだけを受けた基板を表す。黒い棒は、ＨＦクリーニング、Ｈ２焼成、Ｈ２中での冷却を受けた基板を表す。白い棒は、Ｏ３露出前のＨＦクリーニングだけを受けた基板を表す。黒い棒は、ＨＦクリーニング、Ｈ２焼成、Ｎ２中での冷却を受けた基板を表す。図８は、他のＳｉ酸化状態に対するＳｉ１＋の頻度が、基板前処理から大きく独立していることを示す。実際の酸素層厚の決定は、例５において行った。
（例２：酸素単原子層に対する温度の影響）
４つの実験を行った。各実験では、酸素分圧を０．０８Ｔｏｒｒ（１５５ｇ／ｍ３）に固定し、温度を下記の温度：４０℃，５０℃，６０℃および８０℃のうちの１つに設定したこと以外は、例１を繰り返した。
得られた基板−酸素層アセンブリは、時間協調した（＜１０分）外部エリプソメトリーで分析した（９ポイントで平均した）。その結果を図９に示す。１ＭＬ水平ラインは、１つの単原子層の厚さに対応しており、Ｓｉ封入ＳＩＭＳで決定した（例４参照）。これらの実施形態から、より低い温度についてオゾン露出時間を増加させることによって（例えば、最大で７００ミリ秒）、より高い温度についてはオゾン露出時間を減少させることによって（例えば、最小で２００ミリ秒）、１つの単原子層対応した酸素厚さが、テストした温度（４０〜８０℃）の各々について得られことが判る。
（例３：酸素単原子層に対するＯ３分圧の影響）
３つの実験を行った。各実験では、酸素分圧を下記の値：０．０１Ｔｏｒｒ（２２ｇ／ｍ３），０．０２Ｔｏｒｒ（４４ｇ／ｍ３）および０．０８Ｔｏｒｒ（１５５ｇ／ｍ３）のうちの１つに設定したこと以外は、例１を繰り返した。
得られた基板−酸素層アセンブリは、時間協調した（＜１０分）外部エリプソメトリーで分析した（９ポイントで平均した）。その結果を図１０に示す。１ＭＬ水平ラインは、１つの単原子層の厚さに対応しており、Ｓｉ封入ＳＩＭＳで決定した（例５参照）。誤差棒は、観測した厚さの最小値および最大値を示す。これらの実施形態は、１つの単原子層対応した酸素厚さが、試行した分圧の各々を包囲するＯ３分圧の範囲内で得られることを示唆している。０．０２Ｔｏｒｒおよび０．０１Ｔｏｒｒの値では、５０℃で１秒より長い時間が必要なようである。０．０８Ｔｏｒｒの値では、５０℃で５００ｍｓが充分であるようである。より低いオゾン分圧が、より長いオゾン露出時間を必要とし、一方、より高いオゾン分圧が、より短い露出時間を必要とする。
（例４：ＨｆＣｌ４化学吸着による、例１で得られた基板の化学的特性評価）
例１で得られた基板を、ＡＬＤ反応炉において３００℃でＨｆＣｌ４に露出し、これによって得られたＨｆ被覆率をラザフォード後方散乱分光によって評価し、これをシリカ表面でのＯＨ密度と関連付けた。この解析手法の背景となる理論的解釈は、文献（L. Nyns et al, J. Electrochem. Coc. 155, G269, 2008）によって開発されている。図１５は、得られた結果を示す。棒Ａは、クリーニングし、ＡＬＤチャンバ中に搬送したが、オゾンに露出しなかった基板に対応する（本発明の実施形態と異なる）。棒Ｂは、Ｏ３処理前に基板をＨ２雰囲気中で３５０℃に冷却したこと以外は、例１に類似した実験の終わりに得られた基板に対応し、即ち、その上に酸素単原子層を有する。
棒Ｃは、５００℃でアニールを行った後、棒Ｂのサンプルに対応する。棒Ｄは、例１の終わりに得られた基板に対応し、即ち、その上に酸素単原子層を有し、Ｏ３処理前に基板をＮ２雰囲気中で３５０℃に冷却した。棒Ｅは、５００℃でアニールを行った後、棒Ｄのサンプルに対応する。
実施できた最初の観測結果は、サンプルＢおよびサンプルＤは類似していることである。また、サンプルＣおよびサンプルＥも類似している。実施できた最初の観測結果は、Ｏ３未処理サンプルと比較した場合、Ｈｆ被覆率は、Ｏ３処理した基板において３〜４倍大きいことである。このＨｆ被覆率は、Ｏ３処理したサンプルについて、０．１０〜０．１５単原子層に対応したＯＨ被覆率に変換できる。例１のＯ３処理したサンプルにおける酸素単原子層の厚さは、ＳＩＭＳ（下記の例５を参照）によって幾分１．２未満の単原子層の量に評価したため、８５〜９５％の酸素単原子層がＳｉ骨格内で酸素の形態をとり、一方、５〜１５％の酸素単原子層がヒドロキシル基の形態をとることが結論できる。さらに、５００℃のアニールは、これらの結果にあまり影響しないようである。従って、酸素単原子層の化学組成は、少なくとも５００℃までは安定している。
この実験は、酸素単原子層に存在する酸素の化学的性質の指標を示すだけでなく、酸素単原子層を含むＳｉ基板の上でＨｆＯ２を成長させる可能性も論証している。Ｈｆ被覆率は、Ｏ３処理無し基板（棒Ａ）と比較した場合、最大０．８Ｈｆ ａｔ／ｎｍ２まで増強されることは注目に値する。０．８Ｈｆ ａｔ／ｎｍ２は、１．２Ｈｆ ａｔ／ｎｍ２であるＨｆＯ２のサイクル当りの安定した成長に近い。増強は、３〜４倍である。酸素単原子層を含むＳｉ基板上でのＨｆＯ２の成長は、下記の例１０の主題である。
（例５：酸素単原子層によって覆われたＧｅ基板）
下記以外は、例１を繰り返した。
・２００ｍｍ Ｓｉ基板の代わりに、１００ｍｍ Ｇｅ（１００）基板を使用した。
・Ｈ２焼成は、８５０℃、２分間の代わりに、６５０℃、１０分間で行った。
図１７は、例１と例４でそれぞれ得られた等価のＳｉ基板およびＧｅ基板について、酸素被覆率をＯ３露出時間の関数として示す。酸素被覆率は、外部(ex-situ)ＸＰＳで評価した。こうして決定した酸素被覆率は、外部(ex-situ)実験に関与する空気への露出に起因して、定量的でなかった。
それでも、これらの実験によって、Ｏ含量は、相当な値であり、Ｓｉ基板およびＧｅ基板の両方について極めて類似した様式で、Ｏ３露出時間の関数として変化することを論証できた。図１６は、温度をかなり高く設定したこと（２２５℃（四角）、３００℃（菱形）、３７０℃（三角））、またはＯ３の代わりにＯ２を使用したこと（４５０℃でＯ２（クロス））以外は、類似した条件で実施した例４（星）および比較例について、界面層においてＸＰＳによって観測されたＧｅ４＋酸化状態の割合を示す。本発明の一実施形態に係る例５の場合だけ、他のＧｅ酸化状態と比較して低い割合の酸化状態を観測した。Ｇｅ４＋／（Ｇｅ１＋＋Ｇｅ２＋＋Ｇｅ３＋＋Ｇｅ４＋）＜３０％。全ての比較例において、この割合は６０％超である。
（例６：アモルファスＳｉで被覆した酸素単原子層）
例６ａ：Ｎ２冷却の基板上でのアモルファスＳｉで被覆した酸素単原子層
例１で得られた親水性基板の上で、下記のようなＳｉの化学気相成長（ＣＶＤ）を行った。基板は、４０Ｔｏｒｒの圧力下で、Ｅｐｓｉｌｏｎ Ｐｏｌｙ Ｓｉ ＣＶＤによって供給される７５ｓｃｃｍ(standard cubic centimeter per minute)のＳｉＨ４フロー下および２０ｓｌｍの窒素フロー下で、５００℃にした。ＳｉＨ４フローへの露出時間は、１８０分であった。得られたＳｉキャップ層の厚さは８０ｎｍであった。成長レートは、約０．４４ｎｍ／分であった。
例６ｂ：Ｈ２冷却の基板上でのアモルファスＳｉで被覆した酸素単原子層
Ｏ３処理前に、基板をＨ２雰囲気で３５０℃に冷却したこと以外は、例１と類似した方法で得られた基板について例６ａを繰り返した。
（例７：例６のサンプルについてＳＩＭＳ分析）
サンプル６ａ，６ｂについてＳＩＭＳ分析を行った。これにより測定した酸素および炭素の被覆率を下記の表に示す。
Figure 2014165494
上記表の第１ラインは、Ｏ３露出前で、ＡＬＤ反応炉の中に搬送する前に測定した基板について行ったＳＩＭＳ分析に対応する。
上記表の第２ラインは、Ｏ３露出前で、ＡＬＤ反応炉の中に搬送した後に測定した、Ｈ２雰囲気で３５０℃に冷却した基板について行ったＳＩＭＳ分析に対応する。
上記表の第３ラインは、Ｏ３露出前で、ＡＬＤ反応炉の中に搬送した後に測定した、Ｎ２雰囲気で３５０℃に冷却した基板について行ったＳＩＭＳ分析に対応する。
上記表の第４ラインは、例６ａのサンプルについて行ったＳＩＭＳ分析に対応する。
上記表の第５ラインは、例６ｂのサンプルについて行ったＳＩＭＳ分析に対応する。
これらのＳＩＭＳ結果は、例１に示したような５００ミリ秒のＯ３露出が、サンプル６ａ（８．７３ Ｏ ａｔｏｍｓ／ｎｍ２は、理想的な単原子層の理論被覆率の１．２９倍に対応する）およびサンプル６ｂ（７．８０ Ｏ ａｔｏｍｓ／ｎｍ２は、理想的な単原子層の理論被覆率の１．１５倍に対応する）の両方について酸素単原子層をもたらすことを示す。Ｓｉ（１００）上の１つの酸素単原子層が、理論的には６．７８×１０１４ａｔ／ｃｍ２に対応する。
それはまた、基板をクラスタを通じて搬送することは、単原子層よりかなり低い酸素レベルをもたらすことを示す。
図１１は、例６ａで得られた基板のＴＥＭ画像を示す。ＴＥＭ画像は、１５０ｎｍ ＣＶＤ ＳｉＯ２層をＳｉキャップ層の上に堆積した後、３００ｋＶで動作するＴｅｃｎａｉ Ｆ３０で撮影した。集束イオンビーム・リフトアウトを使用した。図１２の拡大図において、酸素単原子層を覆うＳｉ層がアモルファスであることが明瞭に見える。
図１３は、例６ｂで得られた基板のＴＥＭ画像を示す。図１４の拡大図においても、酸素単原子層を覆うＳｉ層がアモルファスであることが明瞭に見える。
図１１〜図１４においてエピタキシャル領域の完全な不存在は、酸素単原子層が連続的で完全であることを示す。
（例８：エピタキシャルＳｉで被覆した酸素単原子層）
下記以外は、例６を繰り返した。
・最初に、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを１０分間、１０ｓｃｃｍに減少させることによってＳｉ堆積レートを減少させ、そして、ＳｉＨ４フローを１８０分間、７５ｓｃｃｍに再び増加した。
・１００ｇ／ｍ３のＯ３ガスの２００ｓｃｃｍに対して５０ミリ秒の露出を用いることによって、酸素堆積をより低い酸素被覆率に向けて調整した。
これによって得られる酸素含量は、例６より少し低くなった（約１．２単原子層の代わりに０．９２単原子層）。ＴＥＭ画像は、１５０ｎｍ ＣＶＤ ＳｉＯ２層をＳｉキャップ層の上に堆積した後、３００ｋＶで動作するＴｅｃｎａｉ Ｆ３０で撮影した。
図１８は、２つのＳｉ領域、即ち、画像の下部におけるより暗い結晶性エピタキシャルＳｉ領域と、画像の上部におけるより明るいアモルファス領域とに明瞭に分離しているＳｉ層を示すＴＥＭ画像である。これは、図１９に示した図１８の拡大部分においてより明瞭である。堆積したＳｉの全体厚さは、８８．５〜９０．９ｎｍであり、予想した８０ｎｍより僅かに厚い。エピタキシャルＳｉ領域は、粗く、２３．４〜４３．４ｎｍの範囲で厚さが変化している。従って、その上にあるアモルファスＳｉは、４５．７〜６５．９ｎｍの範囲の厚さである。エピタキシャルＳｉは、平均で、堆積したＳｉの５０％未満を表す。両方の図において、エピタキシャルＳｉとＳｉ基板との間の界面は、ダークラインとして明瞭に見えている。このダークラインは、おそらく酸素単原子層によって生じた界面での応力から由来している。この界面は、部分的な酸素単原子層の存在と相互に関連し得る。従って、これらの図から、Ｓｉエピタキシャル層が酸素単原子層の上に成長できることは明確である。エピタキシャルＳｉの上部に存在するアモルファスＳｉは、幾つかの場所で、数ナノメータと測定される結晶粒を伴って実際に多結晶のように見えることも観測できる。しかしながら、アモルファス／多結晶の比率は決定できなかった。幾つかの｛ＩＩＩ｝欠陥（ナノ双晶、積層欠陥）もエピタキシャルＳｉの至る所で観測できた。
（例９：２次元超格子の製造）
例９ａ：第１手順
例８に示したように、表面にある部分的な酸素単原子層と、前記酸素単原子層を覆うエピタキシャルＳｉ層とを備えたＳｉ基板を用意する。この手順では、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを、最初に１０分間、１０ｓｃｃｍに設定し、その直後に１８０分間、７５ｓｃｃｍに増加している。酸素単原子層堆積／ＳｉＨ４（１０ｓｃｃｍ）／ＳｉＨ４（７５ｓｃｃｍ）のサイクルを４回以上繰り返して全部で５サイクルとし、これにより超格子を生産する。
例９ｂ：第２手順
例９ａに示したように、表面にある部分的な酸素単原子層と、前記酸素単原子層を覆うエピタキシャルＳｉ層とを備えたＳｉ基板を用意するが、本手順では、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを、最初に１０分間、１０ｓｃｃｍに設定し、そして１０分間の遅延を見て、この遅延後に、１８０分間、７５ｓｃｃｍに増加している。酸素単原子層堆積／ＳｉＨ４（１０ｓｃｃｍ）／遅延／ＳｉＨ４（７５ｓｃｃｍ）のサイクルを４回以上繰り返して全部で５サイクルとし、これにより超格子を生産する。
例９ｃ：第３手順
例９ａに示したように、表面にある部分的な酸素単原子層と、前記酸素単原子層を覆うエピタキシャルＳｉ層とを備えたＳｉ基板を用意するが、本手順では、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを、最初に１０分間、１０ｓｃｃｍに設定し、そして５５０℃のアニールを５分間行い、このアニール後に、ＳｉＨ４フローを１８０分間、７５ｓｃｃｍに増加している。酸素単原子層堆積／ＳｉＨ４（１０ｓｃｃｍ）／アニール／ＳｉＨ４（７５ｓｃｃｍ）のサイクルを４回以上繰り返して全部で５サイクルとし、これにより超格子を生産する。
例９ｄ：第４手順
例９ａに示したように、表面にある部分的な酸素単原子層と、前記酸素単原子層を覆うエピタキシャルＳｉ層とを備えたＳｉ基板を用意するが、本手順では、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを、最初に１０分間、１０ｓｃｃｍに設定し、そして６５０℃のアニールを５分間行い、このアニール後に、ＳｉＨ４フローを１８０分間、７５ｓｃｃｍに増加している。酸素単原子層堆積／ＳｉＨ４（１０ｓｃｃｍ）／アニール／ＳｉＨ４（７５ｓｃｃｍ）のサイクルを４回以上繰り返して全部で５サイクルとし、これにより超格子を生産する。
例９ｅ：第５手順
例９ａに示したように、表面にある部分的な酸素単原子層と、前記酸素単原子層を覆うエピタキシャルＳｉ層とを備えたＳｉ基板を用意するが、本手順では、Ｓｉ ＣＶＤプロセスでのＳｉＨ４フローを、最初に、１０分間の代わりに６０分間、１０ｓｃｃｍに設定し、そして１８０分間、７５ｓｃｃｍに増加している。酸素単原子層堆積／ＳｉＨ４（１０ｓｃｃｍ）／遅延／ＳｉＨ４（７５ｓｃｃｍ）のサイクルを４回以上繰り返して全部で５サイクルとし、これにより超格子を生産する。
例９ｆ：第６手順
例９ａ〜例９ｅのいずれか１つを、例１と例５でそれぞれ用意したような表面に完全な酸素単原子層を備えた、ＳｉまたはＧｅの基板上で繰り返すことができる。前記完全な酸素単原子層を覆うエピタキシャルＳｉ層が用意でき、酸素単原子層堆積／Ｓｉ前駆体のサイクルの繰り返しが超格子を生産する。
（例１０：酸素単原子層上での高誘電率(high-k)誘電体の堆積）
ここで図１を参照する。例１で得られた基板（１，２）を、ＡＬＤプロセスにおいて、ＡＬＤ反応炉に３００℃でＨｆＣｌ４パルスとＨ２Ｏパルスを３００℃で交互に供給して反応させた。ＡＬＤ ＨｆＯ２層３堆積サイクルにおいて、酸化剤としてＨ２Ｏの使用は、Ｓｉ基板の更なる酸化を防止することによって、酸素単原子層２の厚さを不変に維持することを可能にする。層閉鎖は、約４０サイクル（約２ｎｍ）で観察した。このことは図２０に示しており、ＲＢＳで決定した成長カーブが、Ｈｆ含量（ａｔ／ｃｍ２）を、先行技術の方法（菱形、Meuris et alで得られた１ｎｍの化学的に酸化したＳｉ；四角、０．４ｎｍ厚の化学的に酸化したＳｉ；黒三角、ＨＦ処理したＳｉ）および例１０の方法（白三角）でのサイクル数の関数として示す。この成長カーブから、カーブは、例１０および０．４ｎｍ厚の化学的に酸化したＳｉについて類似していることが判る。
ここでは、好ましい実施形態、特定の構造および構成、材料を本発明に係るデバイスについて議論したが、本発明の範囲および精神から逸脱することなく、形態および詳細について種々の変化または変更が可能であることは理解すべきである。例えば、上記のいずれの式は、使用できる手順の代表的なものに過ぎない。機能性をブロック図に追加または削除してもよく、動作を機能ブロック間で交換してもよい。本発明の範囲内に記載した方法にステップを追加または削除してもよい。

Claims (15)

  1. 表面に酸素単原子層を有するＳｉまたはＧｅ半導体基板であって、
    前記酸素単原子層は、部分的なものまたは完全なものであり、
    前記酸素単原子層の存在から生ずる、ＳｉまたはＧｅ基板の前記表面のＳｉ４＋またはＧｅ４＋酸化状態は、ＸＰＳで測定した場合、Ｓｉ１＋，Ｓｉ２＋，Ｓｉ３＋およびＳｉ４＋酸化状態の合計、またはＧｅ１＋，Ｇｅ２＋，Ｇｅ３＋およびＧｅ４＋酸化状態の合計の５０％未満、好ましくは４０％未満、より好ましくは３０％未満を表す、半導体基板。
  2. 前記酸素単原子層の存在から生ずる、前記基板の前記表面でのＳｉまたはＧｅの最も頻繁な酸化状態は、ＸＰＳで測定した場合、Ｓｉ１＋またはＧｅ１＋である、請求項１記載の半導体基板。
  3. 酸素単原子層は、エリプソメトリーで測定した場合、０．１７〜０．５１ｎｍ、好ましくは０．３０〜０．３８ｎｍの厚さを有する、請求項１または２記載の半導体基板。
  4. 前記酸素単原子層は、Ｓｉ封入ＳＩＭＳで測定した場合、４×１０１４ａｔｏｍｓ／ｃｍ２〜１０×１０１４ａｔｏｍｓ／ｃｍ２、好ましくは５×１０１４ａｔｏｍｓ／ｃｍ２〜９×１０１４ａｔｏｍｓ／ｃｍ２を有する、請求項１〜３のいずれかに記載の半導体基板。
  5. 前記単原子層と接触した、半導体または誘電体材料、好ましくは、高誘電率(high-k)誘電体材料からなる上部層をさらに備える、請求項１〜４のいずれかに記載の半導体基板。
  6. 前記上部層は、エピタキシャル半導体層である、請求項５記載の半導体基板。
  7. 少なくとも第２の二重層が前記上部層を覆っており、
    前記二重層は、請求項５または６で定義したような上部層によって覆われた、請求項１で定義したような酸素単原子層からなる、請求項５または６記載の半導体基板。
  8. 請求項１〜７のいずれかに記載の半導体基板を備えたデバイス。
  9. 半導体デバイスを製造する方法であって、
    （ａ）酸素汚染が実質的に無いＳｉまたはＧｅの半導体基板を、３０℃〜９０℃の温度で用意するステップと、
    （ｂ）前記半導体基板を、気相のＯ３と、５０〜４００ｇ／ｍ３の濃度、０．００５〜０．１２Ｔｏｒｒの分圧、１００ｓｃｃｍ〜８００ｓｃｃｍの流量、０．０２〜１．５秒の持続時間で反応させ、これにより部分的または完全な酸素単原子層をその表面に設けるステップと、を含む方法。
  10. 半導体層または誘電体層を前記単原子層の上に直接設けるステップ（ｃ）をさらに含む、請求項９記載の方法。
  11. 前記誘電体層は、原子層堆積法によって堆積される、請求項１０記載の方法。
  12. 前記誘電体層は、高誘電率(high-k)誘電体層である、請求項１０記載の方法。
  13. 前記高誘電率(high-k)誘電体層は、金属の前駆体のパルスと水のパルスとを交互に供給する原子層堆積プロセスによって堆積した金属酸化物層であってもよい。
  14. 半導体層または誘電体層を前記単原子層の上に直接設けるステップ（ｃ）は、低圧化学気相成長により、前記酸素単原子層を前記半導体層の前駆体と反応させ、これによりエピタキシャル半導体層をその上に設けることを含む、請求項１０記載の方法。
  15. 前記ステップ（ｂ）（ｃ）は、ステップ（ｃ）を行った後、少なくとも１回繰り返すようにした、請求項１０〜１４のいずれかに記載の方法。
JP2014023297A 2013-02-22 2014-02-10 半導体上の酸素単原子層 Active JP6204216B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13156397.5A EP2770526B1 (en) 2013-02-22 2013-02-22 Oxygen monolayer on a semiconductor
EP13156397.5 2013-02-22

Publications (2)

Publication Number Publication Date
JP2014165494A true JP2014165494A (ja) 2014-09-08
JP6204216B2 JP6204216B2 (ja) 2017-09-27

Family

ID=47832918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014023297A Active JP6204216B2 (ja) 2013-02-22 2014-02-10 半導体上の酸素単原子層

Country Status (3)

Country Link
US (1) US9028623B2 (ja)
EP (1) EP2770526B1 (ja)
JP (1) JP6204216B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2019532842A (ja) * 2017-01-31 2019-11-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 流体吐出デバイスの原子層堆積酸化物層
WO2020175427A1 (ja) * 2019-02-27 2020-09-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2021140763A1 (ja) 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JPWO2022158148A1 (ja) * 2021-01-25 2022-07-28
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7435516B2 (ja) 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072927A1 (en) 2013-11-15 2015-05-21 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
EP3102538B1 (en) * 2014-02-04 2020-10-07 National University of Singapore Method of pulsed laser-based large area graphene synthesis on metallic and crystalline substrates
MY191207A (en) 2015-07-29 2022-06-08 Nat Univ Singapore A method of protecting a magnetic layer of a magnetic recording medium
KR20210085942A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
JP2023531410A (ja) 2020-06-17 2023-07-24 アプライド マテリアルズ インコーポレイテッド ドープ層によるゲート界面エンジニアリング
CN113984870B (zh) * 2021-12-24 2022-03-22 北京凯世通半导体有限公司 一种通过sims对超低温离子注入设备监测的方法
CN115341194B (zh) * 2022-07-05 2024-02-23 华灿光电(苏州）有限公司 提高微型发光二极管发光一致性的生长方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129632A (ja) * 1995-11-06 1997-05-16 Fujitsu Ltd 半導体装置の製造方法
JP2003203924A (ja) * 2001-10-31 2003-07-18 Semiconductor Energy Lab Co Ltd 電界効果型トランジスタの製造方法
US20040188778A1 (en) * 2003-03-31 2004-09-30 Semiconductor Leading Edge Technologies, Inc. Semiconductor device and manufacturing method therefor
WO2006103845A1 (ja) * 2005-03-29 2006-10-05 Tokyo Electron Limited 基板処理方法
US20070111408A1 (en) * 2001-10-31 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
JP2008085090A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd 半導体レーザ装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
JP5016767B2 (ja) 2000-03-07 2012-09-05 エーエスエム インターナショナル エヌ．ヴェー． 傾斜薄膜の形成方法
WO2002073678A1 (en) * 2001-03-10 2002-09-19 Nanos Aps Method for oxidation of a silicon substrate
US7150789B2 (en) 2002-07-29 2006-12-19 Micron Technology, Inc. Atomic layer deposition methods
JP2006505127A (ja) 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
US7084076B2 (en) 2003-02-27 2006-08-01 Samsung Electronics, Co., Ltd. Method for forming silicon dioxide film using siloxane
KR20060100405A (ko) * 2003-09-30 2006-09-20 에비자 테크놀로지, 인크. 원자층 증착에 의한 고-ｋ 유전체의 성장
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
KR20080028963A (ko) 2005-07-08 2008-04-02 에비자 테크놀로지, 인크. 실리콘 함유 필름의 증착 방법
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US20070134861A1 (en) * 2005-12-14 2007-06-14 Jin-Ping Han Semiconductor devices and methods of manufacture thereof
US7879739B2 (en) 2006-05-09 2011-02-01 Intel Corporation Thin transition layer between a group III-V substrate and a high-k gate dielectric layer
US8728832B2 (en) * 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129632A (ja) * 1995-11-06 1997-05-16 Fujitsu Ltd 半導体装置の製造方法
JP2003203924A (ja) * 2001-10-31 2003-07-18 Semiconductor Energy Lab Co Ltd 電界効果型トランジスタの製造方法
US20070111408A1 (en) * 2001-10-31 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US20040188778A1 (en) * 2003-03-31 2004-09-30 Semiconductor Leading Edge Technologies, Inc. Semiconductor device and manufacturing method therefor
JP2004303894A (ja) * 2003-03-31 2004-10-28 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法
WO2006103845A1 (ja) * 2005-03-29 2006-10-05 Tokyo Electron Limited 基板処理方法
JP2008085090A (ja) * 2006-09-28 2008-04-10 Fujitsu Ltd 半導体レーザ装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LAUREN WEBB ET AL: "High-Resolution Soft X-ray Photoelectro Spectroscopy Studies and Scanning Auger Microscopy Studies o", J.PHYS.CHEM.B, vol. 110, JPN6017015194, 31 October 2006 (2006-10-31), pages 23450 - 23459, ISSN: 0003622946 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022010071A (ja) * 2017-01-31 2022-01-14 ヒューレット－パッカード デベロップメント カンパニー エル．ピー． 流体吐出デバイスの原子層堆積酸化物層
JP2019532842A (ja) * 2017-01-31 2019-11-14 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 流体吐出デバイスの原子層堆積酸化物層
JP2019004050A (ja) * 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20200017384A (ko) 2017-06-15 2020-02-18 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법
WO2018230301A1 (ja) * 2017-06-15 2018-12-20 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2020175427A1 (ja) * 2019-02-27 2020-09-03 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN113454762A (zh) * 2019-02-27 2021-09-28 株式会社国际电气 半导体装置的制造方法、基板处理装置和程序
JPWO2020175427A1 (ja) * 2019-02-27 2021-12-23 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7175375B2 (ja) 2019-02-27 2022-11-18 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム。
WO2021140763A1 (ja) 2020-01-10 2021-07-15 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20220124696A (ko) 2020-01-10 2022-09-14 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JPWO2022158148A1 (ja) * 2021-01-25 2022-07-28
WO2022158148A1 (ja) 2021-01-25 2022-07-28 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7231120B2 (ja) 2021-01-25 2023-03-01 信越半導体株式会社 エピタキシャルウェーハの製造方法
KR20230132455A (ko) 2021-01-25 2023-09-15 신에쯔 한도타이 가부시키가이샤 에피택셜 웨이퍼의 제조방법
JP7435516B2 (ja) 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法
WO2024009705A1 (ja) * 2022-07-06 2024-01-11 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
JP6204216B2 (ja) 2017-09-27
US9028623B2 (en) 2015-05-12
EP2770526B1 (en) 2018-10-03
EP2770526A1 (en) 2014-08-27
US20140239461A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
JP6204216B2 (ja) 半導体上の酸素単原子層
JP7373636B2 (ja) 選択的パッシベーションおよび選択的堆積
JP6876558B2 (ja) 金属を含む薄膜の選択堆積
TWI250578B (en) Semiconductor device and manufacturing method therefor
US9028919B2 (en) Epitaxial graphene surface preparation for atomic layer deposition of dielectrics
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
TW201125037A (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
US10483097B2 (en) Method for cleaning, passivation and functionalization of Si—Ge semiconductor surfaces
WO2009104060A1 (en) Oxidation after oxide dissolution
JP7162833B2 (ja) 半導体装置の製造方法
JP5205840B2 (ja) 半導体基板の製造方法
US11682556B2 (en) Methods of improving graphene deposition for processes using microwave surface-wave plasma on dielectric materials
CN113348532A (zh) 金属硅化物的选择性沉积和选择性氧化物移除
TWI833831B (zh) 金屬矽化物的選擇性沉積以及選擇性氧化物移除
US20230407468A1 (en) Defect free germanium oxide gap fill
US20220186365A1 (en) Super-conformal germanium oxide films
JP4283140B2 (ja) 薄膜形成方法
WO2001094662A1 (fr) Procede de preparation d'un revetement sur un substrat par le procede ald utilisant un reactant deutere
TW200829734A (en) Chemical vapor deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R150 Certificate of patent or registration of utility model

Ref document number: 6204216

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250