KR20220124696A - 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 - Google Patents

에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 Download PDF

Info

Publication number
KR20220124696A
KR20220124696A KR1020227022164A KR20227022164A KR20220124696A KR 20220124696 A KR20220124696 A KR 20220124696A KR 1020227022164 A KR1020227022164 A KR 1020227022164A KR 20227022164 A KR20227022164 A KR 20227022164A KR 20220124696 A KR20220124696 A KR 20220124696A
Authority
KR
South Korea
Prior art keywords
wafer
layer
oxygen
single crystal
epitaxial
Prior art date
Application number
KR1020227022164A
Other languages
English (en)
Inventor
카츠요시 스즈키
아츠시 스즈키
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20220124696A publication Critical patent/KR20220124696A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 형성하는 에피택셜 웨이퍼의 제조방법으로서, 수소를 포함하는 분위기에서 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 표면의 자연산화막을 제거하는 공정, 상기 자연산화막을 제거한 후에 상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정, 및, 상기 산소원자층을 형성한 후에 상기 웨이퍼 표면에 단결정 실리콘을 에피택셜 성장시키는 공정을 포함하고, 상기 산소원자층의 산소의 평면농도를 4×1014atoms/cm2 이하로 하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법이다. 이에 따라, 산소원자층을 에피택셜층에 안정적으로 간편하게 도입할 수 있음과 함께, 양질의 단결정 실리콘의 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법이 제공된다.

Description

에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
본 발명은, 에피택셜 웨이퍼의 제조방법과 에피택셜 웨이퍼에 관한 기술이다.
고체촬상소자나 기타 트랜지스터를 비롯한 반도체소자를 형성하는 실리콘기판에는, 중금속을 비롯한 소자특성을 손상시키거나, 열화시키거나 하는 원소를 게터링하는 기능을 갖는 것이 요구된다. 게터링에는, 실리콘기판 이면에 다결정 실리콘(Poly-Si)층을 갖게 하거나, 블라스트가공에 의해 데미지를 갖게 한 층을 형성하거나, 고농도 보론의 실리콘기판을 이용하거나, 석출물을 형성시키는 등 다양한 수법이 제안, 실용화되고 있다. 산소석출에 의한 게터링은 전기음성도가 큰 산소에 대하여, 이온화경향이 큰(전기음성도가 작은) 금속을 취입함으로써 게터링한다.
또한, 소자의 활성영역 근방에 게터링층을 형성하는, 이른바 근접게터링도 제안되어 있다. 예를 들어, 탄소를 이온주입한 기판의 위에 실리콘을 에피택셜 성장시킨 기판 등이 있다. 게터링은, 게터링사이트(금속이 단원소로 존재하는 것보다도 사이트로 결합이나 클러스터링함으로써 계 전체의 에너지가 저하된다)까지 원소가 확산될 필요가 있고, 실리콘 중에 포함되는 금속원소의 확산계수는 원소에 따라 상이하다. 또한, 최근의 프로세스 저온화로 인해 게터링사이트까지 금속이 확산될 수 없게 되는 것을 고려하여, 근접게터링의 수법이 제안되어 있다.
근접게터링에 산소를 이용할 수 있으면, 매우 유력한 게터링층을 가진 실리콘기판이 된다고 생각된다. 특히, 에피택셜층의 도중에 산소원자층을 갖는 에피택셜 웨이퍼이면, 최근의 저온 프로세스에 있어서도 확실히 금속불순물을 게터링할 수 있다.
이상, 근접게터링에 산소를 이용하는 것에 대하여, 금속불순물을 게터링하는 것을 중심으로 서술해왔다. 기타 산소의 효과로는, 예를 들어, CVD산화막을 이면에 형성함으로써 에피택셜 성장시의 오토도프를 방지하는 효과가 알려져 있다.
다음에, 선행기술에 대하여 언급한다. 특허문헌 1에 기재되어 있는 것은, 구조로는 실리콘의 위에 산소가 얇은 층을 형성하고, 추가로 실리콘을 성장시키는 방법이다. 이 방법은, ALD(「Atomic layer deposition」, 「원자층퇴적법」)를 베이스로 한 기술이다. ALD는 대상원자를 포함하는 분자를 흡착시키고, 그 후 분자 중의 불필요한 원자(분자)를 괴리·탈리시키는 방법이며, 표면결합을 이용하고, 매우 정밀도(精度) 좋고, 또한, 반응제어성이 양호하여, 폭넓게 이용되고 있다.
특허문헌 2에는, 진공가열 등에 의해 형성한 실리콘 청정표면 상에, 자연산화막을 형성하고 나서 산화막 혹은 다른 물질을 흡착, 퇴적시키는 방법이 기재되어 있다.
특허문헌 3, 4는, 실리콘기판에 산소원자층을 복수 도입함으로써, 디바이스특성의 개선(이동도 향상)이 가능해지는 것을 나타내고 있다.
특허문헌 5는, 두께가 5nm 이하인 원자층의 위에 SiH4가스를 이용하여 에피택셜층을 형성하는 방법을 나타내고 있다. 또한, 원자층을 산소원자층으로 하고, 산소원자층을 산소가스에 의해 형성하는 방법을 나타내고 있다.
특허문헌 6, 7은, 반도체기판의 표면을 산화성 기체나 산화성 용액에 접촉시켜 산화막을 형성한 후에 단결정 실리콘을 에피택셜 성장시키는 방법이 기재되어 있다.
특허문헌 6의 실시예 중에는, 희불산 세정에 의해 자연산화막을 제거하는 것이 기재되어 있다. 또한, 특허문헌 6의 방법에서는, 산화성 가스를 흘린 후에 실리콘의 성막가스를 흘리는 방법이 기재되어 있다.
비특허문헌 1은, HF에 의한 자연산화막 제거 후에 대기 중에서 산화하고 나서, 감압CVD에 의해 아몰퍼스 실리콘을 성막하고, 그 후 결정화 열처리에 의해 단결정 실리콘의 에피택셜층을 형성하는 방법을 나타내고 있다.
일본특허공개 2014-165494호 공보 일본특허공개 H05-243266호 공보 미국특허 제7,153,763호 명세서 미국특허 제7,265,002호 명세서 일본특허공개 2019-004050호 공보 일본특허공개 2008-263025호 공보 일본특허공개 2009-016637호 공보
I.Mizushima et al., Jpn. J. Appl. Phys. 39(2000)2147.
상기와 같이, 웨이퍼 내에 산소의 층을 형성함으로써 금속불순물을 게터링하는 방법은 종래부터 이용되어 왔다. 그러나, 종래의 기술에서는, 정밀도 좋게 산소가 얇은 층을 얻을 수 있는 한편 장치의 구성이 복잡하거나, 공정수가 많아진다는 문제가 있었다.
예를 들어, 특허문헌 1에 기재된 기술에서는, ALD에서는 단결정 실리콘을 에피택셜 성장시킬 수 없으므로, ALD와 CVD의 적어도 2개의 챔버가 필요해지고, 장치의 구성이 복잡해진다는 문제가 있었다. 또한, 산화를 오존으로 행하므로, 오존을 생성하기 위한 특수한 생성기가 필요하다는 문제가 있었다.
또한, 특허문헌 5에 기재된 기술에서는, SiH4와 산소가 반응하여 폭발하는 것을 방지하기 위해, 배기계통을 나눈 2개의 챔버를 준비할 필요가 있다는 문제가 있었다.
또한, 특허문헌 6에 기재된 기술에서는, 본 발명자들의 검토에 따르면, 희불산세정으로는 자연산화막의 제거가 충분하지 않거나, 자연산화막 제거 후에 바로 산화하므로, 안정적으로 단결정 실리콘을 에피택셜 성장시키는 것이 어렵다는 문제가 있었다. 또한, 산화성의 가스와 실리콘의 성막가스가 반응하여 폭발하는 것을 방지하기 위해, 안전성을 고려한 특별한 장치가 필요하다는 문제가 있었다.
비특허문헌 1에 기재된 방법에서는, 결정화할 때에 열처리를 행할 필요가 있어, 프로세스의 공정수가 많아진다는 문제가 있었다. 또한, 아몰퍼스 실리콘 중에는 일반적으로 다량의 수소가 포함되므로, 결정화 열처리시에 수소기인의 결함이 형성될 가능성이 있다.
또한, 종래의 기술에서는, 산소의 층을 안정적으로 도입하기 위한 기재나, 양질의 단결정 실리콘의 에피택셜층을 형성하기 위한 구체적인 기재가 없다는 문제가 있었다.
예를 들어, 특허문헌 2에서는, 전위 및 적층결함을 발생시키는 일 없이 웨이퍼 표면에 단결정 실리콘의 에피택셜층을 형성하는 방법에 대해서는 전혀 기재되어 있지 않다.
또한, 특허문헌 3, 4에서는, 산소원자층을 복수 도입한 실리콘 웨이퍼의 구체적인 성장방법에 대해서는 언급되어 있지 않다.
또한, 특허문헌 6, 7에서는, 산화성 기체나 산화성 용액에 접촉시키기 전의 자연산화막의 제거법은 기재되어 있지 않다.
상기 서술한 바와 같이, 종래의 기술에서는, 정밀도 좋게 산소가 얇은 층을 얻을 수 있는 한편, 장치의 구성이 복잡하거나, 산소의 층의 도입이 안정적이지 않거나, 양질의 단결정 실리콘의 에피택셜층을 얻을 수 없거나 하는 것과 같은 문제가 있었다. 그 때문에, 산소원자층을 에피택셜층에 안정적이고 간편하게 도입할 수 있는 에피택셜 웨이퍼의 제조방법이 필요하다.
본 발명은, 상기 종래기술의 문제점을 감안하여 이루어진 것으로서, 산소원자층을 에피택셜층에 안정적이고 간편하게 도입할 수 있음과 함께, 양질의 단결정 실리콘의 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명은, 상기 목적을 달성하기 위해 이루어진 것이며, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 형성하는 에피택셜 웨이퍼의 제조방법으로서, 수소를 포함하는 분위기에서 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 표면의 자연산화막을 제거하는 공정, 상기 자연산화막을 제거한 후에 상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정, 및, 상기 산소원자층을 형성한 후에 상기 웨이퍼 표면에 단결정 실리콘을 에피택셜 성장시키는 공정을 포함하고, 상기 산소원자층의 산소의 평면농도를 4×1014atoms/cm2 이하로 하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 에피택셜 웨이퍼의 제조방법에 따르면, 산소원자층 상에 전위 및 적층결함을 형성하는 일 없이, 또한 간편하게 웨이퍼 상에 단결정 실리콘을 성장시킬 수 있다.
이때, 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼로서, 단결정 실리콘 웨이퍼를 이용하는 것이 바람직하다.
이러한 에피택셜 웨이퍼의 제조방법에 따르면, 범용성이 높아진다.
이때, 상기 자연산화막을 제거하는 공정에서는, 상기 웨이퍼를 수소를 포함하는 분위기에서 가열함으로써 자연산화막을 제거하는 것이 바람직하다.
이와 같이 하여 자연산화막을 제거하면, 보다 효과적으로 자연산화막을 제거할 수 있다.
이때, 상기 자연산화막을 제거하는 공정에서는, 상기 웨이퍼를 800℃ 이상 1250℃ 이하의 온도로 가열하고, 이 범위의 온도를 1초 이상 5분 이하 동안 유지함으로써 자연산화막을 제거하는 것이 바람직하다.
자연산화막을 제거하는 공정에 있어서, 이러한 온도범위와 시간으로 함으로써, 보다 안정적으로 자연산화막을 제거할 수 있다.
이때, 상기 자연산화막을 제거하는 공정에서는, 수소를 포함하는 플라즈마를 이용함으로써 자연산화막을 제거하는 것이 바람직하다.
이와 같이 하여 자연산화막을 제거하면, 보다 효과적으로 자연산화막을 제거할 수 있다.
이때, 상기 산소원자층을 형성하는 공정에서는, 산소를 포함하는 분위기에서 상기 웨이퍼를 산화하는 것이 바람직하다.
산소원자층을 형성하는 공정에 있어서, 이러한 환경으로 함으로써, 특수한 설비를 준비하는 일 없이 보다 간단히 웨이퍼를 산화할 수 있다.
이때, 상기 산소원자층을 형성하는 공정에서는, 대기 중에서 상기 웨이퍼를 산화하는 것이 바람직하다.
산소원자층을 형성하는 공정에 있어서, 이러한 환경으로 함으로써, 특수한 설비를 준비하는 일 없이, 보다 간단히 웨이퍼를 산화할 수 있다.
이때, 상기 단결정 실리콘을 에피택셜 성장시키는 공정에서는, 450℃ 이상 800℃ 이하의 온도에서 에피택셜 성장을 행하는 것이 바람직하다.
단결정 실리콘을 에피택셜 성장시키는 공정에 있어서, 이러한 온도범위로 함으로써, 보다 안정적으로 결함을 발생시키는 일 없이 에피택셜 성장시킬 수 있다.
이때, 상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정과 상기 단결정 실리콘을 에피택셜 성장시키는 공정을 교호로 복수회 행하는 것이 바람직하다.
이와 같이 산소원자층을 복수층 마련함으로써, 산소원자층이 하나인 경우보다도 게터링효과를 더욱 높일 수 있다.
또한, 본 발명은, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 갖는 에피택셜 웨이퍼로서, 상기 단결정 실리콘층과 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼와의 사이에 산소원자층을 갖고, 상기 산소원자층의 산소의 평면농도가 4×1014atoms/cm2 이하인 에피택셜 웨이퍼를 제공한다.
이러한 웨이퍼이면, 디바이스영역의 근방에 매우 유력한 게터링층을 가질 수 있으므로, 최근의 저온 프로세스에 있어서도 확실히 금속불순물을 게터링할 수 있는 것이 된다. 나아가, 양질의 단결정 실리콘의 에피택셜층을 갖는 에피택셜 웨이퍼가 된다.
이상과 같이, 본 발명의 에피택셜 웨이퍼의 제조방법에 따르면, 산소원자층을 에피택셜층에 근접하여 안정적이고 간편히 도입하는 것이 가능해진다. 또한, 산소원자층에 의한 근접게터링효과를 갖고, 양질의 단결정 실리콘의 에피택셜층을 갖는 근접게터링기판을 제공하는 것이 가능해진다.
도 1-A는 본 발명의 에피택셜 웨이퍼를 나타낸 도면이다.
도 1-B는 웨이퍼 상에 산소원자층과 단결정 실리콘층을 교호로 복수 적층시킨 본 발명의 에피택셜 웨이퍼를 나타낸 도면이다.
도 2는 본 발명의 에피택셜 웨이퍼의 제조방법의 플로우를 나타낸 도면이다.
도 3은 실시예 1과 비교예 1에 있어서의 실리콘기판의 단면의 투과전자현미경상을 나타낸 도면이다.
도 4는 비교예 2에 있어서의 실리콘기판의 단면의 투과전자현미경상을 나타낸 도면이다.
이하, 본 발명을 상세히 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
상기 서술한 바와 같이, 특수한 장치나, 복잡한 프로세스가 필요없고, 또한, 산소원자층을 에피택셜층에 안정적으로 도입함과 함께, 양질의 단결정 실리콘의 에피택셜층을 갖는 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼가 요구되고 있었다.
본 발명자들은, 상기 과제에 대하여 예의 검토를 거듭한 결과, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 형성하는 에피택셜 웨이퍼의 제조방법으로서, 수소를 포함하는 분위기에서 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 표면의 자연산화막을 제거하는 공정, 상기 자연산화막을 제거한 후에 상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정, 및, 상기 산소원자층을 형성한 후에 상기 웨이퍼 표면에 단결정 실리콘을 에피택셜 성장시키는 공정을 포함하고, 상기 산소원자층의 산소의 평면농도를 4×1014atoms/cm2 이하로 하는 에피택셜 웨이퍼의 제조방법에 의해, 산소원자층 상의 에피택셜층에 전위 및 적층결함을 형성하는 일 없이, 산소원자층을 에피택셜층에 안정적으로 간편하게 도입하는 것이 가능해지는 것을 발견하여, 본 발명을 완성하였다.
또한, 본 발명자들은, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 갖는 에피택셜 웨이퍼로서, 상기 단결정 실리콘층과 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼와의 사이에 산소원자층을 갖고, 상기 산소원자층의 산소의 평면농도가 4×1014atoms/cm2 이하인 에피택셜 웨이퍼에 의해, 디바이스영역의 근방에 매우 유력한 게터링층을 가짐으로써, 최근의 저온 프로세스에 있어서도 확실히 금속불순물을 게터링할 수 있음과 함께, 양질의 단결정 실리콘의 에피택셜층을 갖는 것이 되는 것을 발견하여, 본 발명을 완성하였다.
이하, 도면을 참조하여 설명한다.
도 1-A는, 본 발명의 에피택셜 웨이퍼를 나타낸 도면이다. 본 발명의 에피택셜 웨이퍼(10)는, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼(1) 상에 단결정 실리콘층(3)을 갖고, 단결정 실리콘층(3)과 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼(1)와의 사이에 산소원자층(2)을 갖고 있는 에피택셜 웨이퍼이다.
여기서, 본 발명의 에피택셜 웨이퍼(10)가 갖고 있는 산소원자층(2)의 산소의 평면농도는 4×1014atoms/cm2 이하이다. 이러한 범위의 에피택셜 웨이퍼이면, 단결정 실리콘의 에피택셜층의 적층결함이 적은 것이 된다. 한편, 산소의 평면농도의 하한값은 없고, 0보다도 크면 된다.
본 발명에서는, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼(1)이면 특별히 한정되지는 않으나, 예를 들어, 단결정 실리콘, SiGe, SiGeC를 이용할 수 있다.
여기서, 웨이퍼(1)가 어떻게 제조된 것이어도 된다. 예를 들어, 초크랄스키법(Czochralski Method: 이하 CZ법이라고 한다)에 의해 제조된 웨이퍼를 이용해도 되고, 플로팅 존법(Floating Zone Method: 이하 FZ법이라고 한다)에 의해 제조된 웨이퍼를 이용해도 된다. 또한, CZ법 또는 FZ법에 의해 제조된 단결정 실리콘 웨이퍼 상에 실리콘을 포함하는 IV족의 원소를 에피택셜 성장시킨 웨이퍼를 이용해도 된다.
또한, 도 1-B는, 웨이퍼 상에 산소원자층과 단결정 실리콘층을 교호로 복수 적층시킨 본 발명의 에피택셜 웨이퍼를 나타낸 도면이다. 도 1-B에 나타낸 바와 같이, 본 발명은, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼(1) 상에 산소원자층(2)과 단결정 실리콘층(3)을 교호로 반복 적층시킨 것일 수도 있다. 이때 최상면은 단결정 실리콘층이다.
여기서, 산소원자층에 있어서의 산소의 평면농도는 SIMS(Secondary Ion Mass Spectrometry)에 의해 측정할 수 있다. 산화층을 포함하는 Si를 SIMS로 측정하면, Si의 산화층이 형성되어 있는 깊이에 피크가 형성된다. 피크부근에 있어서 1회의 스퍼터링에 의한 체적농도와 깊이의 곱을 적산함으로써 산소의 평면농도를 구할 수 있다.
도 2는, 본 발명의 에피택셜 웨이퍼의 제조방법의 플로우를 나타낸 도면이다. S11은 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼를 준비하는 공정, S12는 수소를 포함하는 분위기에서 자연산화막을 제거하는 공정, S13은 산소원자층을 형성하는 공정, S14는 단결정 실리콘을 에피택셜 성장시키는 공정을 각각 나타내고 있다.
본 발명에서는, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼로서, 예를 들어, 단결정 실리콘, SiGe, SiGeC를 이용할 수 있다.
여기서, 웨이퍼의 제조방법은 특별히 한정되지 않는다. CZ법에 의해 제조된 웨이퍼를 이용할 수도 있고, FZ법에 의해 제조된 웨이퍼를 이용할 수도 있다. 또한, CZ법 또는 FZ법에 의해 제조된 단결정 실리콘 웨이퍼 상에 실리콘을 포함하는 IV족의 원소를 에피택셜 성장시킨 웨이퍼를 이용할 수도 있다.
특히, 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼로서, 단결정 실리콘 웨이퍼를 이용하는 것이 바람직하다.
이와 같이, 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼로서, 단결정 실리콘 웨이퍼를 이용함으로써 범용성이 높아진다. 이때, 실리콘 웨이퍼로는, 이온주입 및 열처리가 실시된 웨이퍼를 이용할 수도 있다.
본 발명에 따른 수소를 포함하는 분위기에서 자연산화막을 제거하는 공정S12는, 수소를 포함하는 환원성의 드라이프로세스에서 자연산화막을 제거하는 공정이다. 본 발명자들의 검토에 따르면, 종래의 HF 및 BHF 등의 웨트프로세스에서는, 자연산화막의 제거가 충분하지 않거나, 혹은 자연산화막의 제거 후에 바로 산화되므로, 안정적으로 단결정 실리콘을 에피택셜 성장시킬 수 없다.
상기 자연산화막을 제거하는 공정에서는, 상기 웨이퍼를 수소를 포함하는 분위기에서 가열함으로써 자연산화막을 제거하는 것이 바람직하고, 나아가, 상기 웨이퍼를 800℃ 이상 1250℃ 이하의 온도로 가열하고, 이 범위의 온도를 1초 이상 5분 이하 동안 유지함으로써 자연산화막을 제거하는 것이 보다 바람직하다.
이로 인해, 보다 안정적으로 자연산화막을 제거할 수 있다.
상기 자연산화막을 제거하는 공정에서는, 추가로 수소를 포함하는 플라즈마를 이용함으로써 자연산화막을 제거하는 것도 바람직하다.
이와 같이, 수소를 포함하는 플라즈마를 이용함으로써 자연산화막을 제거하는 경우에는, 수소를 포함하는 분위기에서 가열함으로써 자연산화막을 제거하는 경우에 비해 저온에서 자연산화막을 제거할 수 있다. 그 때문에, 특히 내열성이 낮은 Ge 및 Sn이 웨이퍼에 포함되는 경우에 유효하다. 예를 들어, SiGe의 경우에는 Ge의 비율이 높아질수록 내열온도가 저하된다.
한편, 수소를 포함하는 플라즈마를 이용함으로써 자연산화막을 제거하는 경우에는, 웨이퍼는 실온에서 자연산화막을 제거할 수도 있고, 가열하여 자연산화막을 제거할 수도 있다.
산소원자층을 형성하는 공정S13에 있어서, 산소원자층의 산소의 평면농도는 4×1014atoms/cm2 이하로 한다. 이러한 범위로 함으로써, 에피택셜층 중에 결함이 형성되지 않는다. 이는, 산화량(산소원자층의 산소의 평면농도)이 적은 경우에는 기판의 결정성이 유지되기 때문이다. 따라서, 산소의 평면농도의 하한값은 없고, 0보다도 크면 된다. 산화량이 많은 경우에는, 에피택셜층은 다결정 실리콘 또는 아몰퍼스 실리콘이 된다. 본 발명자들의 검토에 따르면, 산소원자층의 산소의 평면농도가 4×1014atoms/cm2를 초과하면 결함이 형성되거나, 아몰퍼스 실리콘이 형성되거나 한다.
웨이퍼를 산화하는 방법은 몇 가지 있는데, 본 발명에서는, 예를 들어, 웨이퍼를 산소를 포함하는 분위기에 폭로하는 시간을 조절함으로써, 원하는 산소의 평면농도를 갖는 산소원자층을 형성할 수 있다.
상기 산소원자층을 형성하는 공정에서는, 산소를 포함하는 분위기에서 상기 웨이퍼를 산화하는 것이 바람직하다.
이러한 환경에서 웨이퍼를 산화시키면, 특수한 설비를 준비할 필요가 없고, 간단히 웨이퍼를 산화시킬 수 있다. 또한, 산소농도가 100%인 분위기에서 산화를 행할 수도 있고, 질소, 아르곤, 헬륨, 네온, 크립톤, 크세논 등의 불활성 가스와 산소를 혼합한 분위기에서 산화를 행할 수도 있다. 불활성 가스와 산소를 혼합함으로써, 안전하게 취급할 수 있게 된다. 또한, 웨이퍼의 산화는 실온에서 행할 수도 있고, 가열하여 행할 수도 있다.
이 경우, 대기 중에서 상기 웨이퍼를 산화하는 것이 바람직하다.
산소원자층을 형성하는 공정을, 이러한 환경으로 함으로써, 산소를 포함하는 분위기의 공급설비를 준비하는 일 없이 간단히 산화할 수 있다.
단결정 실리콘을 에피택셜 성장시키는 공정S14에 있어서, 단결정 실리콘의 에피택셜 성장에 사용하는 가스로서, 예를 들어, 모노실란 및 디실란을 사용할 수 있다. 캐리어가스로서 질소 및 수소를 사용할 수도 있다. 또한, 챔버의 압력은 기상반응이 생기지 않는 압력이면 된다.
상기 단결정 실리콘을 에피택셜 성장시키는 공정에서는, 450℃ 이상 800℃ 이하의 온도에서 에피택셜 성장을 행하는 것이 바람직하다.
단결정 실리콘을 에피택셜 성장시키는 공정에 있어서, 이러한 온도범위로 함으로써, 에피택셜층에 전위 및 적층결함이 형성되는 것을 보다 유효하게 방지할 수 있다. 온도가 높을수록 에피택셜 성장레이트는 높아지므로, 고온에서 성막함으로써 두꺼운 에피택셜층을 단시간에 형성할 수 있다. 한편, 얇은 에피택셜층을 형성하고자 하는 경우에는 저온에서 성막하면 된다. 이와 같이, 성장온도를 바꿈으로써 목적으로 하는 두께의 에피택셜층을 용이하게 얻을 수 있다. 또한, 웨이퍼에 내열성이 낮은 Ge 및 Sn을 포함하는 경우에는, 결정성이 저하되는 것을 방지하기 위해 저온에서 성막하는 것이 바람직하다.
또한, 에피택셜 성장장치로서, 배치식을 사용할 수도 있고, 매엽식을 사용할 수도 있다.
또한, 웨이퍼를 산화하여 산소원자층을 형성하는 공정과 단결정 실리콘을 에피택셜 성장시키는 공정을 교호로 복수회 행할 수도 있다.
이와 같이 산소원자층을 복수층 마련함으로써, 산소원자층이 하나인 경우보다도 게터링효과를 높일 수 있다.
이상과 같이, 본 발명의 에피택셜 웨이퍼의 제조방법에 따르면, 산소원자층을 에피택셜층에 근접하여 안정적으로 간편하게 도입하는 것이 가능해진다. 나아가, 양질의 단결정 실리콘의 에피택셜층을 갖는 에피택셜 웨이퍼가 된다.
이하, 실시예를 들어 본 발명에 대하여 상세히 설명하는데, 이는 본 발명을 한정하는 것은 아니다.
(실시예 1)
이하와 같은 도전형, 직경, 결정면방위인 단결정 실리콘 웨이퍼를 준비하였다.
기판의 도전형: p형
직경: 300mm
결정면방위: (100)
준비한 단결정 실리콘 웨이퍼의 자연산화막을 제거하기 위해 수소베이크를 행하였다. 온도는 1000℃로 하고, 시간은 1분으로 하였다. 그 후, 대기 중에 4시간 내지 6시간 방치하여, 산소원자층을 형성하였다.
다음에, 대기 중에서 산소원자층을 형성한 단결정 실리콘 웨이퍼 표면에, 단결정 실리콘을 580℃의 온도에서 에피택셜 성장을 행하였다.
에피택셜 성장을 행한 웨이퍼의 산소원자층에 있어서의 산소의 평면농도를 SIMS에 의해 측정하고, 결정성을 평가하기 위해 단면 TEM(Transmission Electron Microscopy) 관찰을 행하였다. 도 3에 관찰결과를 나타낸다. 도 3에 나타낸 바와 같이, 산소원자층의 산소의 평면농도가 1.4×1014atoms/cm2, 2.8×1014atoms/cm2, 4.0×1014atoms/cm2인 경우, 즉 4×1014atoms/cm2 이하인 경우에는, 에피택셜층에 전위 및 적층결함이 형성되는 일 없이 단결정 실리콘층이 형성되어 있다.
(비교예 1)
산소원자층의 형성에 있어서, 대기 중에 방치한 시간을 7시간으로 한 것 이외는 실시예 1과 동일한 조건으로 에피택셜 웨이퍼의 제조 및 평가를 행하였다.
도 3에 나타낸 바와 같이, 산소원자층의 산소의 평면농도가 4.8×1014atoms/cm2인 경우, 즉 4×1014atoms/cm2를 초과하는 경우에는 결함이 형성되어 있다.
(비교예 2)
실시예 1 및 비교예 1과 동일한 단결정 실리콘 웨이퍼를 준비하고, HF세정에 의한 웨트프로세스에서의 자연산화막의 제거를 행한 후, 대기 중에 5시간 방치하여 산소원자층의 형성을 행하였다. 다음에, 580℃의 온도에서 단결정 실리콘 웨이퍼 표면에의 에피택셜 성장을 행하였다.
에피택셜 성장을 행한 웨이퍼의 산소원자층에 있어서의 산소의 평면농도를 SIMS에 의해 측정하고, 결정성을 평가하기 위해 단면TEM 관찰을 행하였다. 도 4에 관찰결과를 나타낸다. 산소원자층의 산소의 평면농도가 1.8×1015atoms/cm2가 되어 있고, 도 4에 나타낸 바와 같이, 산소원자층의 위에는 단결정 실리콘이 아니고 아몰퍼스 실리콘이 성막되어 있고, 단결정 실리콘은 형성되지 않았다. 한편, 이러한 웨이퍼에 대하여 성막 후에 열처리를 행하면 폴리실리콘이 된다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (10)

  1. 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 형성하는 에피택셜 웨이퍼의 제조방법으로서,
    수소를 포함하는 분위기에서 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 표면의 자연산화막을 제거하는 공정,
    상기 자연산화막을 제거한 후에 상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정 및,
    상기 산소원자층을 형성한 후에 상기 웨이퍼 표면에 단결정 실리콘을 에피택셜 성장시키는 공정을 포함하고,
    상기 산소원자층의 산소의 평면농도를 4×1014atoms/cm2 이하로 하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼로서, 단결정 실리콘 웨이퍼를 이용하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 자연산화막을 제거하는 공정에서는, 상기 웨이퍼를 수소를 포함하는 분위기에서 가열함으로써 자연산화막을 제거하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  4. 제3항에 있어서,
    상기 자연산화막을 제거하는 공정에서는, 상기 웨이퍼를 800℃ 이상 1250℃ 이하의 온도로 가열하고, 이 범위의 온도를 1초 이상 5분 이하 동안 유지함으로써 자연산화막을 제거하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 자연산화막을 제거하는 공정에서는, 수소를 포함하는 플라즈마를 이용함으로써 자연산화막을 제거하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 산소원자층을 형성하는 공정에서는, 산소를 포함하는 분위기에서 상기 웨이퍼를 산화하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 산소원자층을 형성하는 공정에서는, 대기 중에서 상기 웨이퍼를 산화하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 단결정 실리콘을 에피택셜 성장시키는 공정에서는, 450℃ 이상 800℃ 이하의 온도에서 에피택셜 성장을 행하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 웨이퍼를 산화하여 산소원자층을 형성하는 공정과 상기 단결정 실리콘을 에피택셜 성장시키는 공정을 교호로 복수회 행하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  10. 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼 상에 단결정 실리콘층을 갖는 에피택셜 웨이퍼로서,
    상기 단결정 실리콘층과 상기 실리콘을 포함하는 IV족의 원소로 이루어지는 웨이퍼와의 사이에 산소원자층을 갖고,
    상기 산소원자층의 산소의 평면농도가 4×1014atoms/cm2 이하인 것을 특징으로 하는 에피택셜 웨이퍼.
KR1020227022164A 2020-01-10 2020-11-24 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼 KR20220124696A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020002741A JP7247902B2 (ja) 2020-01-10 2020-01-10 エピタキシャルウェーハの製造方法
JPJP-P-2020-002741 2020-01-10
PCT/JP2020/043540 WO2021140763A1 (ja) 2020-01-10 2020-11-24 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Publications (1)

Publication Number Publication Date
KR20220124696A true KR20220124696A (ko) 2022-09-14

Family

ID=76787840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227022164A KR20220124696A (ko) 2020-01-10 2020-11-24 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼

Country Status (7)

Country Link
US (1) US20230028127A1 (ko)
EP (1) EP4089720A4 (ko)
JP (1) JP7247902B2 (ko)
KR (1) KR20220124696A (ko)
CN (1) CN114930500A (ko)
TW (1) TW202130845A (ko)
WO (1) WO2021140763A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024007890A (ja) * 2022-07-06 2024-01-19 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243266A (ja) 1991-12-17 1993-09-21 Matsushita Electric Ind Co Ltd 半導体ヘテロ界面形成方法
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7265002B2 (en) 2003-06-26 2007-09-04 Rj Mears, Llc Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel
JP2008263025A (ja) 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2009016637A (ja) 2007-07-06 2009-01-22 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
JP3886085B2 (ja) * 1999-05-14 2007-02-28 株式会社東芝 半導体エピタキシャル基板の製造方法
JP2005109521A (ja) * 2004-12-20 2005-04-21 Sumitomo Mitsubishi Silicon Corp 表面処理方法およびシリコンウェーハ
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
JP6794977B2 (ja) * 2017-12-20 2020-12-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6844529B2 (ja) * 2017-12-27 2021-03-17 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243266A (ja) 1991-12-17 1993-09-21 Matsushita Electric Ind Co Ltd 半導体ヘテロ界面形成方法
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7265002B2 (en) 2003-06-26 2007-09-04 Rj Mears, Llc Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel
JP2008263025A (ja) 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2009016637A (ja) 2007-07-06 2009-01-22 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
I.Mizushima et al., Jpn. J. Appl. Phys. 39(2000)2147.

Also Published As

Publication number Publication date
CN114930500A (zh) 2022-08-19
TW202130845A (zh) 2021-08-16
US20230028127A1 (en) 2023-01-26
JP2021111696A (ja) 2021-08-02
WO2021140763A1 (ja) 2021-07-15
EP4089720A1 (en) 2022-11-16
JP7247902B2 (ja) 2023-03-29
EP4089720A4 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
KR100382023B1 (ko) 반도체 장치 및 그의 제조 방법
US7651948B2 (en) Pre-cleaning of substrates in epitaxy chambers
US5906680A (en) Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US7528424B2 (en) Integrated circuitry
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US20240063027A1 (en) Method for producing an epitaxial wafer
KR20220124696A (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2022125625A (ja) エピタキシャルウェーハの製造方法
EP0259759B1 (en) Method for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
EP0772230A1 (en) Method of epitaxial growth of a film for semiconductor devices
JP2822756B2 (ja) 気相成長装置およびその薄膜形成方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
CN110010445B (zh) 键合晶片用支撑基板的制造方法和键合晶片的制造方法
TW202341242A (zh) 形成矽鍺結構之方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件