JP2024007890A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2024007890A
JP2024007890A JP2022109273A JP2022109273A JP2024007890A JP 2024007890 A JP2024007890 A JP 2024007890A JP 2022109273 A JP2022109273 A JP 2022109273A JP 2022109273 A JP2022109273 A JP 2022109273A JP 2024007890 A JP2024007890 A JP 2024007890A
Authority
JP
Japan
Prior art keywords
crystal silicon
oxide film
single crystal
epitaxial
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022109273A
Other languages
English (en)
Inventor
克佳 鈴木
Katsuyoshi Suzuki
温 鈴木
Atsushi Suzuki
剛 大槻
Takeshi Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2022109273A priority Critical patent/JP2024007890A/ja
Priority to PCT/JP2023/021921 priority patent/WO2024009705A1/ja
Priority to TW112122608A priority patent/TW202405899A/zh
Publication of JP2024007890A publication Critical patent/JP2024007890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できるエピタキシャルウェーハの製造方法を提供すること。【解決手段】単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程を含むことを特徴とするエピタキシャルウェーハの製造方法。【選択図】図１

Description

本発明は、エピタキシャルウェーハの製造方法に関する。
固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を狂わせる元素をゲッタリングする機能を持つことが求められる。ゲッタリングにはシリコン基板裏面に多結晶シリコン（Ｐｏｌｙ－Ｓｉ）層を持たせたり、ブラスト加工によりダメージを持たせた層を形成する方法や、高濃度ボロンのシリコン基板を利用したり、析出物を形成させたりとさまざまな手法が提案及び実用化されている。酸素析出によるゲッタリングでは、電気陰性度が大きい酸素に対して、イオン化傾向が大きい（電気陰性度が小さい）金属を取り込むことでゲッタリングする。
また、素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングでは、ゲッタリングサイト（金属が単元素で存在するよりもサイトで結合やクラスタリングすることで系全体のエネルギーが低下する）まで元素が拡散する必要がある。シリコン中に含まれる金属元素の拡散係数は元素により異なり、また近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することが出来なくなることを考慮して、近接ゲッタリングの手法が提案されている。
近接ゲッタリングに酸素を用いることが出来れば、非常に有力なゲッタリング層をもったシリコン基板となると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。
以上、金属不純物をゲッタリングすることを中心に述べてきたが、例えば、酸素の効果としては、ＣＶＤ酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。
先行技術について言及する。特許文献１は、構造としてはシリコンの上に酸素の薄い層を形成しさらにシリコンを成長させる方法である。この方法は、ＡＬＤ（「Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ」、「原子層堆積法」）をベースとした技術である。ＡＬＤは対象原子を含む分子を吸着させ、その後分子中の不要な原子（分子）を解離・脱離させる方法であり、表面結合を利用し、非常に精度よく、また、反応制御性が良好であり、幅広く用いられている。
特許文献２には、真空加熱などにより形成したシリコン清浄表面上に、自然酸化膜を形成してから酸化膜もしくは別の物質を吸着、堆積させる方法が記載されている。
特許文献３及び４は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善、（移動度）向上が可能になることを示している。
特許文献５は、厚さが５ｎｍ以下である原子層の上にＳｉＨ４ガスを用いてエピタキシャル層を形成する方法を示している。また、酸素原子層を酸素ガスにより形成する方法を示している。
特許文献６及び７には、半導体基板の表面を酸化性気体や酸化性溶液に接触させて酸化膜を形成した後に単結晶シリコンをエピタキシャル成長させる方法が記載されている。また、特許文献６には、酸化性ガスを流した後にシリコンの成膜ガスを流す方法が記載されている。
特許文献８には、ＩＶ族の元素からなるウェーハ表面の自然酸化膜を除去してから、ウェーハを酸化して酸素原子層を形成した後に単結晶シリコンをエピタキシャル成長させる方法が記載されている。
特許文献９には、酸素を含む前駆体をＣＶＤエピタキシー炉に供給して酸素挿入部分単層を形成してからシリコンエピタキシャル層を形成する方法が記載されている。
非特許文献１は、ＨＦによる自然酸化膜除去後に大気中で酸化してから減圧ＣＶＤによりアモルファスシリコンを成膜し、その後結晶化熱処理により単結晶シリコンを形成する方法を示している。
特開２０１４－１６５４９４号公報 特開平０５－２４３２６６号公報 米国特許第７，１５３，７６３号明細書 米国特許第７，２６５，００２号明細書 特開２０１９－００４０５０号公報 特開２００８－２６３０２５号公報 特開２００９－０１６６３７号公報 特開２０２１－１１１６９６号公報 特開２０２２－２２１９４号公報
Ｉ．Ｍｉｚｕｓｈｉｍａ ｅｔ ａｌ．， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ３９（２０００）２１４７．
上記のように、ウェーハ内に酸素の層を形成することで金属不純物をゲッタリングする方法は従来から用いられてきた。しかし、従来の技術では、精度よく酸素の薄い層を得られる一方で装置の構成が複雑であったり、工程数が多くなったりという問題があった。
例えば、特許文献１に記載の技術では、ＡＬＤでは単結晶シリコンをエピタキシャル成長させることができないため、ＡＬＤとＣＶＤの少なくとも２つのチャンバーが必要になり、装置の構成が複雑になるという問題があった。
また、特許文献５及び９に記載の技術では、ＳｉＨ４と酸素が反応して爆発するのを防ぐため、排気系統を分けた２つのチャンバーを用意する必要があるという問題があった。
また、特許文献６に記載の技術では、酸化性のガスとシリコンの成膜ガスが反応して爆発するのを防ぐため、安全性に配慮した特別な装置が必要であるという問題があった。
また、非特許文献１に記載の方法では、結晶化する時に熱処理を行う必要があり、プロセスの工程数が多くなるという問題があった。また、アモルファスシリコン中には一般的に多量の水素が含まれるため、結晶化熱処理時に水素起因の欠陥が形成される可能性がある。
また、特許文献８に記載の技術では、酸素原子層を形成するために長時間の酸化が必要となることに加え、ウェーハ面内で酸素濃度を均一にすることが難しいという問題があった。
また、従来の技術では、酸素の層を安定的に導入するための記載や、良質な単結晶シリコンのエピタキシャル層を形成するための具体的な記載がないという問題があった。
例えば、特許文献２では、転位および積層欠陥を発生させることなくウェーハ表面に単結晶シリコンのエピタキシャル層を形成する方法については何ら記載されていない。
また、特許文献３、４では、酸素原子層を複数導入したシリコンウェーハの具体的な成長方法については言及していない。
また、特許文献６及び７では、酸化性気体や酸化性溶液に接触させる前の自然酸化膜の除去法は記載されていない。
上述のように、従来の技術では、精度よく酸素の原子層を得られる一方で、装置の構成が複雑であったり、酸素の層の導入が安定的ではなかったり、良質な単結晶シリコンのエピタキシャル層を得られなかったりといった問題があった。そのため、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるエピタキシャルウェーハの製造方法が必要である。
本発明は、上記従来技術の問題点に鑑みてなされたものであって、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できるエピタキシャルウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、
単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、
前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、
前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び
前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程
を含むことを特徴とするエピタキシャルウェーハの製造方法を提供する。
このようなエピタキシャルウェーハの製造方法とすることで、酸素原子層を残した状態で酸素原子層を有する単結晶シリコンウェーハの表面上に転位および積層欠陥を形成することなく単結晶シリコンを成長できる。すなわち、本発明のエピタキシャルウェーハの製造方法であれば、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できる。
また、例えば、前記自然酸化膜の除去を、フッ酸を含む溶液により行うことができる。
このようにフッ酸を含む溶液を用いることで、短時間で自然酸化膜を除去することができる。
また、前記酸化性溶液として、ＳＣ１溶液、過酸化水素水又はオゾン水を用いることができる。
このような方法であれば、短時間で簡単に酸化膜を形成することができる。
また、前記酸化性溶液として前記ＳＣ１溶液又は前記過酸化水素水を用い、前記ＳＣ１溶液又は前記過酸化水素水の温度を２０℃以上かつ８０℃以下とすることができる。
このような温度であれば、特殊な設備を準備することなく簡単に単結晶シリコンウェーハを酸化することができる。
また、前記酸化性溶液として前記オゾン水を用い、前記オゾン水の温度を１０℃以上かつ３０℃以下とすることができる。
このような温度であれば、確実にウェーハを酸化することができる。
また、前記酸化膜の薄膜化を水素雰囲気中での前記単結晶シリコンウェーハの加熱により行うことができる。
このように水素雰囲気中で熱処理することにより、酸化膜の一部を安定的に還元でき、それにより酸化膜の薄膜化を行うことができる。
この場合、例えば、前記水素雰囲気中での加熱温度を６００℃以上かつ１２５０℃以下とすることができる。
このような温度範囲とすることで、確実に酸化膜の一部を還元でき、それにより酸化膜の薄膜化を行うことができる。
或いは、前記酸化膜の薄膜化を水素原子を含むガスを用いたプラズマ又は不活性ガスを用いたプラズマにより行うことができる。
水素原子を含むガスを用いたプラズマによる方法であれば、酸化膜の一部を低温で安定的に還元でき、それにより酸化膜の薄膜化を行うことができる。また、不活性ガスを用いたプラズマによる方法であれば、プラズマにより生成された高エネルギーの粒子により酸化膜をスパッタリングすることで薄膜化することができる。
また、前記単結晶シリコンのエピタキシャル成長させる工程では、４５０℃以上かつ８００℃以下の温度で前記単結晶シリコンのエピタキシャル成長を行うことができる。
このような温度範囲とすることで、欠陥を発生させることなくエピタキシャル成長できる。
また、前記単結晶シリコンをエピタキシャル成長させる工程で、シリコンの原料ガスの分圧を０．１Ｐａ以上かつ２０００Ｐａ以下とすることができる。
このような圧力範囲とすることで、より安定して欠陥を発生させることなく単結晶シリコンをエピタキシャル成長させることができる。
また、前記酸素原子層の酸素の平面濃度を６×１０１４ａｔｏｍｓ／ｃｍ２以下とすることができる。
このような酸素濃度範囲とすることで、欠陥を発生させることなく安定的にエピタキシャルウェーハを製造することができる。
また、前記単結晶シリコンをエピタキシャル成長させる工程の後に、前記酸化膜を形成する工程と前記酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長させる工程とを繰り返し行うことができる。
このように酸素原子層を複数層形成することで、単層の場合よりもゲッタリング効果を高めることができる。
以上のように、本発明によれば、先端デバイスで採用されるシリコンエピタキシャルウェーハにおいて、酸素原子層をエピタキシャル層に安定的にかつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できる方法を提供することができる。また、酸素原子層による近接ゲッタリング効果を有する近接ゲッタリング基板を製造することが可能となる。
本発明のエピタキシャルウェーハの製造方法のフローを示す図である。 本発明のエピタキシャルウェーハの製造方法で製造できるエピタキシャルウェーハの一例の概略断面図である。 本発明のエピタキシャルウェーハの製造方法で製造できるエピタキシャルウェーハの他の一例の概略断面図である。 実施例１及び比較例１における水素雰囲気中での加熱時間と酸素濃度との関係を示すグラフである。 実施例１と比較例２における基板面内における酸素原子層の酸素濃度の分布を示すグラフである。
上述のように、特殊な装置や、複雑なプロセスが必要なく、また、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できるエピタキシャルウェーハの製造方法が求められていた。
本発明者は、上記課題について鋭意検討を重ねた結果、単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程を含むことを特徴とするエピタキシャルウェーハの製造方法により、単結晶シリコンのエピタキシャル層上に転位および積層欠陥を形成することなく、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することが可能となることを見出し、本発明を完成した。
即ち、本発明は、単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、
単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、
前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、
前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び
前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程
を含むことを特徴とするエピタキシャルウェーハの製造方法である。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
［エピタキシャルウェーハ］
本発明のエピタキシャルウェーハの製造方法によれば、例えば図２に概略的に断面を示す、エピタキシャルウェーハ１０Ａを製造できる。ただし、本発明のエピタキシャルウェーハの製造方法で製造できるエピタキシャルウェーハは、図２に示すものに限定されない。
図２に示すエピタキシャルウェーハ１０Ａは、単結晶シリコンウェーハ１上に単結晶エピタキシャルシリコン層（以下、単にエピタキシャル層という場合がある）３を有し、単結晶エピタキシャルシリコン層３と単結晶シリコンウェーハ１との間に酸素原子層２を有している。
［エピタキシャルウェーハの製造方法］
図１に、本発明に係るエピタキシャルウェーハの製造方法のフローを示す。
図１のＳ１１の工程は、単結晶シリコンウェーハを準備する工程である。
ここで、単結晶シリコンウェーハの製造方法は特に限定されない。例えば、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ Ｍｅｔｈｏｄ：以下ＣＺ法という）により製造された基板を用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ Ｍｅｔｈｏｄ：以下ＦＺ法という）により製造された基板を用いても良い。また、ＣＺ法及びＦＺ法により製造された単結晶シリコン基板上に単結晶シリコンをエピタキシャル成長させた基板を用いても良い。
図１のＳ１２は、工程Ｓ１１で準備した単結晶シリコンウェーハの表面から自然酸化膜を除去する工程である。
例えば、前記自然酸化膜の除去を、フッ酸を含む溶液により行うことができる。
このようにフッ酸を含む溶液を用いることで、短時間で自然酸化膜を除去することができる。
自然酸化膜を除去する工程Ｓ１２では、例えば、フッ酸を用いても良いし、バッファードフッ酸を用いてもよい。バッファードフッ酸とは、フッ酸とフッ化アンモニウムとを混合した溶液である。フッ酸を含む溶液におけるフッ酸の濃度は、自然酸化膜を除去できる濃度であればよく、例えば０．００１％以上かつ６０％以下とすることができる。フッ酸を含む溶液の温度は、例えば１０℃以上かつ５０℃以下とすることができる。１０℃以上とすれば、フッ酸を含む溶液で処理した後にウェーハに結露が生じるのを防ぐことができる。また、温度を５０℃以下とすれば、揮発するフッ酸の量を抑えることができ、安全上の問題を回避できる。
フッ酸を含む溶液による洗浄（自然酸化膜除去）の時間は、例えば撥水性が確認できるまでとすることができるが、例えば、１秒以上かつ１時間以下とすることができる。１秒以上であれば自然酸化膜を除去することができる。また、１時間以下とすることで時間が掛かりすぎるのを防止することができる。
フッ酸を含む溶液による洗浄（自然酸化膜除去）は、バッチ式の洗浄装置を用いても良いし、枚葉式の洗浄装置を用いても良い。
また、工程Ｓ１２では、フッ酸を含む溶液の蒸気を用いて自然酸化膜を除去してもよい。
図１のＳ１３は、工程Ｓ１２での自然酸化膜除去後に、単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程である。
酸化膜のない疎水性の表面はパーティクルが付着しやすいが、酸化膜がある親水性の表面は、パーティクルの付着を防止することができる。このため、例えば、単結晶シリコンウェーハを酸化性溶液に浸漬して表面に酸化膜を形成することで、洗浄装置から次工程に単結晶シリコンウェーハを搬送するまでの間にパーティクルが付着するのを防止することができる。
酸化性溶液への単結晶シリコンウェーハの浸漬では、例えば、バッチ式の装置を用いても良いし、枚葉式の装置を用いても良い。
酸化性溶液として、例えば、ＳＣ１溶液、過酸化水素水又はオゾン水を用いることができる。
このような方法であれば、短時間で簡単に酸化膜を形成することができる。
より具体的には、ＳＣ１溶液とは、アンモニアと過酸化水素水と水とを混合した溶液であり、過酸化水素水により単結晶シリコンウェーハの表面を酸化するとともにアンモニアにより酸化膜をエッチングすることで、単結晶シリコンウェーハ表面に付着したパーティクルをリフトオフして除去することができる。このため、単結晶シリコン基板の洗浄工程で用いられるＳＣ１溶液を用いることで、単結晶シリコンウェーハの表面に酸化膜が形成される。ＳＣ１溶液における各成分間の混合比は、アンモニア水より過酸化水素水の量を多くすることが好ましい。このような混合比とすることで、安定的かつ均一に酸化膜を形成することができる。例えば、アンモニア水（ＮＨ３濃度２８％）、過酸化水素水（Ｈ２Ｏ２濃度３０％）、及び水の混合比を、１：１～２：５～１００とすることができる。
単結晶シリコンウェーハをＳＣ１溶液に浸漬する時間は、例えば１秒以上かつ１時間以下とすることができる。１秒以上であれば酸素原子層を十分に形成することができる。また、１時間以下とすることで時間が掛かりすぎるのを防止することができる。
過酸化水素水を用いて酸化を行う場合には、例えば、過酸化水素水の濃度を０．０１％以上かつ３０％以下とすることができる。濃度が０．０１％以上であれば確実に酸化膜を形成することができる。また、濃度が３０％以下であれば、洗浄液中から過酸化水素水の蒸発量を適正に保つことができるため、廃棄設備への負担が増大することを防ぐことができる。
単結晶シリコンウェーハを過酸化水素水に浸漬する時間は、例えば１秒以上かつ１時間以下とすることができる。１秒以上であれば酸素原子層を形成することができる。また、１時間以下とすることで時間が掛かりすぎるのを防止することができる。
酸化性溶液としてのＳＣ１溶液又は過酸化水素水の温度は、例えば２０℃以上かつ８０℃以下とすることができる。２０℃以上であれば、安定的に酸化膜を形成することができる。また、８０℃以下であれば、洗浄液の蒸発量を一定に保ち、洗浄液中に気泡が増加することを防ぐことができるため、ウェーハ面内で均一に酸化膜を形成することができる。すなわち、このような温度であれば、特殊な設備を準備することなく簡単に単結晶シリコンウェーハを酸化することができる。
酸化膜を形成する工程Ｓ１３において、オゾン水は、有機物の分解及び単結晶シリコンウェーハの表面の酸化のために使われる。オゾン水のオゾン濃度は、例えば、１ｐｐｍ以上かつ５００ｐｐｍ以下とすることができる。オゾン濃度が１ｐｐｍ以上であれば、安定的に単結晶シリコンウェーハの表面に酸化膜を形成することができる。また、オゾン濃度を５００ｐｐｍ以下とすることで、オゾンが分解又は気相中に抜けてオゾン濃度が変動することによる酸化膜厚のばらつきが発生するのを防止することができる。
オゾン水の温度は、例えば１０℃以上かつ３０℃以下とすることができる。１０℃以上とすることで、オゾン水処理後のウェーハで結露が発生するのを防ぐことができる。また、３０℃以下とすることでオゾン水においてオゾンの分解または気相中に抜けることを防止することができ、それにより単結晶シリコンウェーハを確実に酸化することができる。
単結晶シリコンウェーハをオゾン水に浸漬する時間は、例えば１秒以上かつ１時間以下とすることができる。１秒以上であれば酸素原子層を形成することができる。また、１時間以下とすることで時間が掛かりすぎるのを防止することができる。
図１のＳ１４は、工程Ｓ１３で酸化膜を形成した後に、酸化膜を薄膜化して、酸素原子層を形成する工程である。
酸化膜の薄膜化は、例えば、水素雰囲気中で単結晶シリコンウェーハを加熱することにより行うことができる。このように水素雰囲気中で熱処理することにより、酸化膜を均一かつ安定的に還元でき、それにより酸化膜の薄膜化を行うことができる。
加熱は大気圧環境下で行っても良いし、減圧環境下で行ってもよい。減圧環境とは、例えば、１００Ｐａ以上かつ大気圧未満の環境のことを示す。水素雰囲気として、例えば、水素が１００％の雰囲気を用いても良いし、水素と不活性ガスとを混合した雰囲気を用いても良い。不活性ガスとしては、窒素、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノンのいずれかを用いることができる。
加熱温度は、例えば、６００℃以上かつ１２５０℃以下とすることができる。６００℃以上とすることで確実に酸化膜を還元して薄膜化することができる。また、１２５０℃以下とすることで汎用的な加熱装置を用いることができる。
加熱する時間は、例えば１秒以上かつ１時間以下とすることができる。１秒以上であれば酸化膜を還元して薄膜化できる。また、１時間以下とすることで時間がかかりすぎるのを防止することができる。
また、上記の圧力、加熱温度、加熱時間は、酸化膜の厚さに応じて変えることができる。酸化膜が厚い場合には、圧力を高くする、又は温度を高くする、又は加熱時間を長くすることにより、酸化膜を薄膜化して酸素原子層を形成することができる。酸化膜が薄い場合には、圧力を低くする、又は温度を低くする、又は加熱時間を短くすることにより、酸化膜を全て除去して酸素原子層がなくなってしまうことを防ぐことができる。
水素雰囲気中での単結晶シリコンウェーハの加熱は熱処理炉で行っても良いし、単結晶シリコンの成膜装置中で行ってもよい。加熱装置には、バッチ式を使用しても良いし、枚葉式を使用しても良い。
或いは、工程Ｓ１４における酸化膜の薄膜化は、水素原子を含むガスを用いたプラズマ又は不活性ガスを用いたプラズマにより行うことができる。前記ガスとしては、例えば、水素分子、アンモニア、窒素、アルゴン、ヘリウム、ネオン、クリプトン、又はキセノンを用いることができる。これらのガスは混合して用いてもよい。
水素原子を含む、水素分子およびアンモニアの場合は、プラズマにより生成された水素ラジカルにより、低温で安定して酸化膜を還元して薄膜化することができる。
不活性ガスとして、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンを用いる場合は、プラズマにより生成された高エネルギーの粒子により酸化膜をスパッタリングすることで薄膜化することができる。
なお、前記プラズマを用いて酸化膜を薄膜化する場合には、室温で行っても良いし、加熱し行っても良い。
前記単結晶シリコンウェーハをプラズマに曝す時間は、プラズマ密度やイオンエネルギーなどに依存するが、例えば１秒以上かつ３０分以下とすることで、安定的に酸化膜を薄膜化することができる。
また、プラズマに曝す時間は、酸化膜の厚さに応じて変えることができる。酸化膜が厚い場合には、プラズマに曝す時間を長くすることにより、酸化膜を薄膜化して酸素原子層を形成することができる。酸化膜が薄い場合には、プラズマに曝す時間を短くすることにより、酸化膜を全て除去して酸素原子層がなくなってしまうことを防ぐことができる。
図１のＳ１５は、工程Ｓ１４で酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程である。
エピタキシャル成長に使うガスとして、例えば、モノシラン及びジシランを使うことができる。キャリアガスとして窒素及び水素を使用しても良い。また、チャンバーの圧力は気相反応が生じない圧力であればよい。
エピタキシャル成長装置としてはバッチ式を使用しても良いし、枚葉式を使用しても良い。
また、単結晶シリコンのエピタキシャル成長を、例えば４５０℃以上かつ８００℃以下の温度で行うことができる。このような温度でエピタキシャル成長を行うことで、形成するエピタキシャル層に転位及び積層欠陥が形成されるのを防止でき、より安定して良質のエピタキシャル層を形成することができる。温度が高いほどエピタキシャル成長レートは高くなるため、高温で成膜することで厚いエピタキシャル層を短時間で形成することができる。一方で、薄いエピタキシャル層を形成したい場合には低温で成膜すればよい。このように、目的とするエピタキシャル層の厚さに応じて成長温度を変えることができる。また、このような温度範囲であれば、酸素原子層から酸素が拡散して酸素原子層が消滅することをより確実に防ぐことができる。
また、エピタキシャル層の厚さを調整するために成膜時間を調整することができる。また、高温で成膜する場合には、成膜時間を短くすることで、単結晶シリコンウェーハから酸素が外方拡散して、酸素原子層の耐熱性が低下することを防ぐことができる。
また、単結晶シリコンのエピタキシャル成長を、例えば、シリコンの原料ガスの分圧を０．１Ｐａ以上かつ２０００Ｐａ以下として行うことができる。このような圧力範囲であれば、酸素原子層上に転位や積層欠陥を発生させることなく、より安定して単結晶シリコンを成膜することができる。
酸素原子層を形成する工程Ｓ１４において、前記酸素原子層の酸素の平面濃度を６×１０１４ａｔｏｍｓ／ｃｍ２以下とすることで、エピタキシャル層中に欠陥が形成されない。これは、酸化量（酸素原子層の酸素の平面濃度）が少ない場合には単結晶シリコンウェーハの結晶性が保たれるためである。このため、酸素の平面濃度の下限値はなく、０よりも大きければよい。酸素原子層の酸素の平面濃度が６×１０１４ａｔｏｍｓ／ｃｍ２以下であれば、エピタキシャル層に酸素原子層に起因する欠陥が形成されることを防ぐことができ、また、エピタキシャル層が多結晶シリコンまたはアモルファスシリコンになるのを防ぐことができる。
ここで、酸素の平面濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。酸化層を含むＳｉをＳＩＭＳで測定した場合には、酸化層が形成された深さにピークが形成される。ピーク付近において１回のスパッタリングによる体積濃度と深さの積を積算することで平面濃度を求めることができる。
以上のような工程Ｓ１１～Ｓ１５を行うことにより、例えば図２に示すようなエピタキシャルウェーハ１０Ａを得ることができる。
本発明者らの検討によれば、上記のように単結晶シリコンウェーハ１上に酸化膜を形成してから、酸化膜を薄膜化して酸素原子層２を形成し、その後、単結晶シリコンをエピタキシャル成長することにより、ウェーハ面内で均一な酸素原子層２を形成することができる。これは、単結晶シリコンにおける酸化レートは酸化膜の成長により遅くなるため、酸素原子層２よりも酸化膜の方が膜厚の制御が容易であることに加え、酸化膜の薄膜化は酸化よりも緩やかに進行することで制御がしやすいためと考えられる。
単結晶シリコンをエピタキシャル成長させる工程Ｓ１５の後に、酸化膜を形成する工程Ｓ１３と酸素原子層２を形成する工程Ｓ１４と単結晶シリコンをエピタキシャル成長させる工程Ｓ１５とを繰り返し行うことで、例えば図３に示すように、酸素原子層２を複数層形成することができる。すなわち、この態様に係るエピタキシャルウェーハの製造方法によれば、図３に示す、単結晶シリコンウェーハ１上に酸素原子層２と単結晶エピタキシャルシリコン層３を交互に繰り返し積層させたエピタキシャルウェーハ１０Ｂを得ることができる。図３のエピタキシャルウェーハ１０Ｂの最上面は、単結晶エピタキシャルシリコン層３である。
このように酸素原子層２を複数層設けることで、単層の酸素原子層２を形成する場合よりもゲッタリング効果を高めることができる。
以上のような本発明のエピタキシャルウェーハの製造方法であれば、特殊な装置なども不要で汎用性の高い方法であるとともに、近接ゲッタリングのための酸素原子層の安定的かつ簡単な形成や、良質なエピタキシャル層の形成が可能であり、高品質なエピタキシャルウェーハを得ることができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１及び比較例１］
準備した単結晶シリコンウェーハの導電型、直径、結晶面方位及び酸素濃度は以下の通りである。
ウェーハの導電型 ：ｐ型
直径 ：３００ｍｍ
結晶面方位 ：（１００）
酸素濃度 ：１４ｐｐｍａ （ＪＥＩＴＡ）
次に、準備した単結晶シリコンウェーハの表面から自然酸化膜を除去するために、バッチ式の洗浄装置で、単結晶シリコンウェーハをフッ酸洗浄に供した後、純水でのリンスに供した。
その後、酸化膜を形成するために、バッチ式の装置で単結晶シリコンウェーハをＳＣ１溶液に浸漬した。このとき用意したＳＣ１溶液は、アンモニア水（ＮＨ３濃度２８％）：過酸化水素水（Ｈ２Ｏ２濃度３０％）：水の混合比を１：１：１０とし、溶液の温度は７０℃とした。ＳＣ１溶液に浸漬した時間は３分である。その後、単結晶シリコンウェーハを純水リンスした。
次に、酸化膜を形成した単結晶シリコンウェーハをエピタキシャル成長装置内に搬送した。実施例１では、水素雰囲気中で加熱することで酸化膜を薄膜化して、酸素原子層を形成した。加熱温度は７００℃とし、実施例１では加熱時間を２０～６００秒とした。一方、比較例１では、水素雰囲気中で加熱することでの酸化膜の薄膜化は行なわなかった。すなわち、比較例１での水素雰囲気中で加熱時間は０秒である。
その後、酸素原子層を形成した単結晶シリコンウェーハ表面に、モノシランを用いて単結晶シリコンをエピタキシャル成長させた。温度は７００℃とし、モノシランの分圧は６０Ｐａとし、膜厚は１００ｎｍとした。このときキャリアガスには水素を用いた。これにより、実施例１及び比較例１のそれぞれにおいて、エピタキシャルウェーハを製造した。
なお、実施例１では、酸素原子層の形成と単結晶シリコンのエピタキシャル成長は同一チャンバーで行なった。
一方、比較例１では、水素雰囲気中で加熱することでの酸化膜の薄膜化を行うことなく、単結晶シリコンをエピタキシャル成長させた。
その後、実施例１及び比較例１のそれぞれで製造したエピタキシャルウェーハについて、酸素原子層における酸素の平面濃度をＳＩＭＳにより測定した。図４に測定結果を示す。図４から、水素雰囲気で加熱することにより酸素原子層における酸素濃度を低減できることがわかる。
また、実施例１における加熱時間を２０秒とした場合について基板の面内で酸素濃度測定を行なった結果を図５に黒丸で示す。図５から、実施例１では、酸素原子層を面内均一に形成できていることがわかる。
また、実施例１及び比較例１のそれぞれで製造したエピタキシャルウェーハについてＫＬＡ－Ｔｅｎｃｏｒ社製のＳｕｒｆＳｃａｎ ＳＰ５により１００ｎｍ以上の大きさの欠陥を測定した結果、水素雰囲気中での加熱による酸化膜の薄膜化を行わなかった比較例１では、欠陥数が測定上限（約２００００個）に達したが、水素雰囲気中での加熱を行なった実施例１の水素雰囲気中で加熱した場合には、欠陥はいずれの場合にも２７個以下であり、欠陥を発生させることなく酸素原子層上に単結晶シリコンエピタキシャル層を形成できていることがわかった。
［比較例２］
比較例２では、まず、実施例１及び比較例１と同じ単結晶シリコン基板を準備した。次に、準備した単結晶シリコンウェーハの表面から自然酸化膜を除去するために、バッチ式の洗浄装置で、単結晶シリコンウェーハをフッ酸洗浄に供した後、純水リンスに供してから、水素雰囲気中で加熱した。加熱の温度は１１５０℃とし、時間は１分とした。
その後、大気中に５時間放置することで単結晶シリコンウェーハの表面に酸素原子層を形成した。
次に、実施例１および比較例１と同じ条件で、酸素原子層を形成した単結晶シリコンウェーハ表面に、単結晶シリコンをエピタキシャル成長させた。このようにして、比較例２において、エピタキシャルウェーハを製造した。
その後、比較例２で製造したエピタキシャルウェーハについて、面内８点で酸素原子層における酸素の平面濃度をＳＩＭＳにより測定した。図５に測定結果を三角で示す。図５の結果から、大気中放置を行って酸素原子層を形成した比較例２では、酸素濃度がウェーハ面内で不均一になった。これは、ウェーハの中央部よりも外周部の方がシリコンの酸化速度が速かったためである。酸化速度がウェーハ面内で変化する原因としては、空気の流速の変化が考えられる。空気の流速が速い方が酸素の供給量が多いため、シリコンの酸化速度が速くなる。これらのことから、ウェーハ中央部から外周部に向かって空気の流速が速くなる流速分布となっていたことで、ウェーハ面内で酸素濃度が変化したと考えられる。
また、比較例２で製造したエピタキシャルウェーハについてＫＬＡ－Ｔｅｎｃｏｒ社製のＳｕｒｆＳｃａｎ ＳＰ５により１００ｎｍ以上の大きさの欠陥を測定した結果、欠陥数は測定上限（約２００００個）に達した。
以上に説明したように、本発明の例である実施例１では、酸化性溶液による酸化膜形成及び酸化膜の薄膜化の何れも行わなかった比較例２よりも酸素原子層をエピタキシャル層に安定的にかつ簡便に導入することができたとともに、上記比較例２及び酸化層の薄膜化を行わなかった比較例１よりも良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハを製造できた。
本明細書は、以下の態様を包含する。
［１］単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程を含むことを特徴とするエピタキシャルウェーハの製造方法。
［２］前記自然酸化膜の除去を、フッ酸を含む溶液により行うことを特徴とする［１］に記載のエピタキシャルウェーハの製造方法。
［３］前記酸化性溶液として、ＳＣ１溶液、過酸化水素水又はオゾン水を用いることを特徴とする［１］又は［２］に記載のエピタキシャルウェーハの製造方法。
［４］前記酸化性溶液として前記ＳＣ１溶液又は前記過酸化水素水を用い、前記ＳＣ１溶液又は前記過酸化水素水の温度を２０℃以上かつ８０℃以下とすることを特徴とする［３］に記載のエピタキシャルウェーハの製造方法。
［５］前記酸化性溶液として前記オゾン水を用い、前記オゾン水の温度を１０℃以上かつ３０℃以下とすることを特徴とする［３］に記載のエピタキシャルウェーハの製造方法。
［６］前記酸化膜の薄膜化を水素雰囲気中での前記単結晶シリコンウェーハの加熱により行うことを特徴とする［１］～［５］のいずれか１つに記載のエピタキシャルウェーハの製造方法。
［７］前記水素雰囲気中での加熱温度を６００℃以上かつ１２５０℃以下とすることを特徴とする［６］に記載のエピタキシャルウェーハの製造方法。
［８］前記酸化膜の薄膜化を水素原子を含むガスを用いたプラズマ又は不活性ガスを用いたプラズマにより行うことを特徴とする［１］～［５］のいずれか１つに記載のエピタキシャルウェーハの製造方法。
［９］前記単結晶シリコンをエピタキシャル成長させる工程では、４５０℃以上かつ８００℃以下の温度で前記単結晶シリコンのエピタキシャル成長を行うことを特徴とする［１］～［８］のいずれか１つに記載のエピタキシャルウェーハの製造方法。
［１０］前記単結晶シリコンをエピタキシャル成長させる工程で、シリコンの原料ガスの分圧を０．１Ｐａ以上かつ２０００Ｐａ以下とすることを特徴とする［１］～［９］のいずれか１つに記載のエピタキシャルウェーハの製造方法。
［１１］前記酸素原子層を形成する工程において、前記酸素原子層の酸素の平面濃度を６×１０１４ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする［１］～［１０］のいずれか１つに記載のエピタキシャルウェーハの製造方法。
［１２］前記単結晶シリコンをエピタキシャル成長させる工程の後に、前記酸化膜を形成する工程と前記酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長させる工程とを繰り返し行うことを特徴とする［１］から［１１］のいずれか一項に記載のエピタキシャルウェーハの製造方法。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…単結晶シリコンウェーハ、 ２…酸素原子層、 ３…単結晶エピタキシャルシリコン層、 １０Ａ及び１０Ｂ…エピタキシャルウェーハ。

Claims (12)

  1. 単結晶シリコンウェーハ上に単結晶シリコンエピタキシャル層を形成するエピタキシャルウェーハの製造方法であって、
    単結晶シリコンウェーハの表面から自然酸化膜を除去する工程、
    前記自然酸化膜除去後に、前記単結晶シリコンウェーハの表面に酸化性溶液により酸化膜を形成する工程、
    前記酸化膜を形成した後に、前記酸化膜を薄膜化して、酸素原子層を形成する工程、及び
    前記酸素原子層を形成した後に、前記酸素原子層を有する前記単結晶シリコンウェーハの表面に単結晶シリコンをエピタキシャル成長させる工程
    を含むことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記自然酸化膜の除去を、フッ酸を含む溶液により行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記酸化性溶液として、ＳＣ１溶液、過酸化水素水又はオゾン水を用いることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  4. 前記酸化性溶液として前記ＳＣ１溶液又は前記過酸化水素水を用い、前記ＳＣ１溶液又は前記過酸化水素水の温度を２０℃以上かつ８０℃以下とすることを特徴とする請求項３に記載のエピタキシャルウェーハの製造方法。
  5. 前記酸化性溶液として前記オゾン水を用い、前記オゾン水の温度を１０℃以上かつ３０℃以下とすることを特徴とする請求項３に記載のエピタキシャルウェーハの製造方法。
  6. 前記酸化膜の薄膜化を水素雰囲気中での前記単結晶シリコンウェーハの加熱により行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  7. 前記水素雰囲気中での加熱温度を６００℃以上かつ１２５０℃以下とすることを特徴とする請求項６に記載のエピタキシャルウェーハの製造方法。
  8. 前記酸化膜の薄膜化を水素原子を含むガスを用いたプラズマ又は不活性ガスを用いたプラズマにより行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  9. 前記単結晶シリコンをエピタキシャル成長させる工程では、４５０℃以上かつ８００℃以下の温度で前記単結晶シリコンのエピタキシャル成長を行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  10. 前記単結晶シリコンをエピタキシャル成長させる工程で、シリコンの原料ガスの分圧を０．１Ｐａ以上かつ２０００Ｐａ以下とすることを特徴とする請求項９に記載のエピタキシャルウェーハの製造方法。
  11. 前記酸素原子層を形成する工程において、前記酸素原子層の酸素の平面濃度を６×１０１４ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  12. 前記単結晶シリコンをエピタキシャル成長させる工程の後に、前記酸化膜を形成する工程と前記酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長させる工程とを繰り返し行うことを特徴とする請求項１から請求項１１のいずれか一項に記載のエピタキシャルウェーハの製造方法。
JP2022109273A 2022-07-06 2022-07-06 エピタキシャルウェーハの製造方法 Pending JP2024007890A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022109273A JP2024007890A (ja) 2022-07-06 2022-07-06 エピタキシャルウェーハの製造方法
PCT/JP2023/021921 WO2024009705A1 (ja) 2022-07-06 2023-06-13 エピタキシャルウェーハの製造方法
TW112122608A TW202405899A (zh) 2022-07-06 2023-06-16 磊晶晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022109273A JP2024007890A (ja) 2022-07-06 2022-07-06 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2024007890A true JP2024007890A (ja) 2024-01-19

Family

ID=89453250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022109273A Pending JP2024007890A (ja) 2022-07-06 2022-07-06 エピタキシャルウェーハの製造方法

Country Status (3)

Country Link
JP (1) JP2024007890A (ja)
TW (1) TW202405899A (ja)
WO (1) WO2024009705A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886085B2 (ja) * 1999-05-14 2007-02-28 株式会社東芝 半導体エピタキシャル基板の製造方法
JP2009289807A (ja) * 2008-05-27 2009-12-10 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5205840B2 (ja) * 2007-07-06 2013-06-05 信越半導体株式会社 半導体基板の製造方法
EP2770526B1 (en) * 2013-02-22 2018-10-03 IMEC vzw Oxygen monolayer on a semiconductor
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7247902B2 (ja) * 2020-01-10 2023-03-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP2022125625A (ja) * 2021-02-17 2022-08-29 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7435516B2 (ja) * 2021-03-22 2024-02-21 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW202405899A (zh) 2024-02-01
WO2024009705A1 (ja) 2024-01-11

Similar Documents

Publication Publication Date Title
Seto Deposition of polycrystalline silicon by pyrolysis of silane in argon
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
JP2020504069A (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
JP2005150364A (ja) シリコンエピタキシャルウェーハの製造方法
JP2018510492A (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP5097332B2 (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
WO1997033305A1 (fr) Monocristal de silicium et processus de production d'un film fin de silicium monocristallin
WO2021140763A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US20060138540A1 (en) Semiconductor wafer having a semiconductor layer and an electrically insulating layer beneath it, and process for producing it
JP2022125625A (ja) エピタキシャルウェーハの製造方法
JP2010041000A (ja) 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ
JPH10144698A (ja) シリコンウエーハ及びその製造方法
Aoyama et al. Surface cleaning for Si epitaxy using photoexcited fluorine gas
JP2010098284A (ja) エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
CN112514036A (zh) 外延硅晶片的制造方法及外延硅晶片
JP2005197534A (ja) 熱処理用治具の表面保護膜形成方法及び熱処理用治具
JP3261444B2 (ja) 半導体薄膜の製造方法
JPH09199379A (ja) 高品位エピタキシャルウエハ及びその製造方法
JPS6223451B2 (ja)
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件