WO2021140763A1 - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ - Google Patents

エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ Download PDF

Info

Publication number
WO2021140763A1
WO2021140763A1 PCT/JP2020/043540 JP2020043540W WO2021140763A1 WO 2021140763 A1 WO2021140763 A1 WO 2021140763A1 JP 2020043540 W JP2020043540 W JP 2020043540W WO 2021140763 A1 WO2021140763 A1 WO 2021140763A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
oxygen
epitaxial
oxide film
layer
Prior art date
Application number
PCT/JP2020/043540
Other languages
English (en)
French (fr)
Inventor
鈴木　克佳
温 鈴木
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to CN202080092094.3A priority Critical patent/CN114930500A/zh
Priority to US17/788,373 priority patent/US20230028127A1/en
Priority to KR1020227022164A priority patent/KR20220124696A/ko
Priority to EP20911506.2A priority patent/EP4089720A4/en
Publication of WO2021140763A1 publication Critical patent/WO2021140763A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Definitions

  • the present invention is a method for manufacturing an epitaxial wafer and a technique related to the epitaxial wafer.
  • a silicon substrate that forms a semiconductor element such as a solid-state image sensor or other transistor is required to have a function of getting elements that impair or deteriorate element characteristics such as heavy metals.
  • a polycrystalline silicon (Poly-Si) layer is provided on the back surface of the silicon substrate, a layer damaged by blasting is formed, a silicon substrate having a high concentration of boron is used, and precipitates are formed.
  • Gettering by oxygen precipitation is performed by taking in a metal having a high ionization tendency (small electronegativity) with respect to oxygen having a large electronegativity.
  • proximity gettering in which a gettering layer is formed near the active region of the device, has also been proposed.
  • Gettering requires that the element diffuse to the gettering site (the energy of the entire system is reduced by binding and clustering at the site rather than the metal being present as a single element), and the metal element contained in silicon needs to be diffused. The diffusion coefficient depends on the element.
  • a proximity gettering method has been proposed in consideration of the fact that the metal cannot diffuse to the gettering site due to the recent process low temperature.
  • oxygen can be used for proximity gettering, it will be a silicon substrate with a very powerful gettering layer.
  • the epitaxial wafer has an oxygen atomic layer in the middle of the epitaxial layer, metal impurities can be reliably gettered even in a recent low temperature process.
  • oxygen for proximity gettering, focusing on gettering metal impurities.
  • an effect of oxygen for example, an effect of preventing auto-doping during epitaxial growth is known by forming a CVD oxide film on the back surface.
  • Patent Document 1 describes a method in which a thin layer of oxygen is formed on silicon as a structure, and silicon is further grown.
  • This method is a technique based on ALD (“Atomic layer deposition”, “atomic layer deposition method”).
  • ALD is a method of adsorbing a molecule containing a target atom and then separating and desorbing unnecessary atoms (molecules) in the molecule. It uses surface bonds, is very accurate, and has good reaction controllability. Yes, it is widely used.
  • Patent Document 2 describes a method of forming a natural oxide film on a clean silicon surface formed by vacuum heating or the like, and then adsorbing and depositing the oxide film or another substance.
  • Patent Documents 3 and 4 show that the device characteristics can be improved (mobility is improved) by introducing a plurality of oxygen atomic layers into a silicon substrate.
  • Patent Document 5 shows a method of forming an epitaxial layer by using SiH 4 gas on the thickness is 5nm or less atomic layers. Further, a method is shown in which the atomic layer is an oxygen atomic layer and the oxygen atomic layer is formed by oxygen gas.
  • Patent Documents 6 and 7 describe a method of epitaxially growing single crystal silicon after forming an oxide film by contacting the surface of a semiconductor substrate with an oxidizing gas or an oxidizing solution.
  • Patent Document 6 it is described that the natural oxide film is removed by washing with dilute hydrofluoric acid. Further, in the method of Patent Document 6, a method of flowing a film-forming gas of silicon after flowing an oxidizing gas is described.
  • Non-Patent Document 1 shows a method of forming an amorphous silicon by vacuum CVD after removing a natural oxide film by HF, and then forming an epitaxial layer of single crystal silicon by crystallization heat treatment. ..
  • Japanese Unexamined Patent Publication No. 2014-165494 Japanese Unexamined Patent Publication No. 05-243266 U.S. Pat. No. 7,153,763 U.S. Pat. No. 7,265,002 JP-A-2019-004050 Japanese Unexamined Patent Publication No. 2008-263025 Japanese Unexamined Patent Publication No. 2009-016637
  • Patent Document 5 there is a problem that it is necessary to prepare two chambers in which the exhaust system is separated in order to prevent SiH 4 and oxygen from reacting and exploding.
  • the natural oxide film is not sufficiently removed by the dilute hydrofluoric acid cleaning, or the natural oxide film is oxidized immediately after the removal of the natural oxide film, so that the natural oxide film is stably removed.
  • the natural oxide film is difficult to epitaxially grow single crystal silicon.
  • a special device considering safety is required.
  • Non-Patent Document 1 In the method described in Non-Patent Document 1, it is necessary to perform heat treatment at the time of crystallization, and there is a problem that the number of process steps increases. In addition, since amorphous silicon generally contains a large amount of hydrogen, defects due to hydrogen may be formed during the crystallization heat treatment.
  • Patent Document 2 does not describe a method of forming an epitaxial layer of single crystal silicon on a wafer surface without causing dislocations and stacking defects.
  • Patent Documents 3 and 4 do not mention a specific growth method of a silicon wafer into which a plurality of oxygen atomic layers are introduced.
  • Patent Documents 6 and 7 do not describe a method for removing a natural oxide film before contacting it with an oxidizing gas or an oxidizing solution.
  • the present invention has been made in view of the above-mentioned problems of the prior art, and an oxygen atomic layer can be stably and easily introduced into the epitaxial layer, and an epitaxial layer having a high-quality single crystal silicon epitaxial layer. It is an object of the present invention to provide a wafer manufacturing method and an epitaxial wafer.
  • the present invention has been made to achieve the above object, and is a method for producing an epitaxial wafer in which a single crystal silicon layer is formed on a wafer composed of Group IV elements including silicon, in an atmosphere containing hydrogen.
  • a method for producing an epitaxial wafer which comprises a step of epitaxially growing a single crystal silicon on the surface of the wafer after the formation, and has a planar concentration of oxygen in the oxygen atomic layer of 4 ⁇ 10 14 atoms / cm 2 or less.
  • single crystal silicon can be easily grown on the wafer without forming dislocations and stacking defects on the oxygen atomic layer.
  • a single crystal silicon wafer as the wafer composed of the group IV elements including silicon.
  • the step of removing the natural oxide film it is preferable to remove the natural oxide film by heating the wafer in an atmosphere containing hydrogen.
  • the natural oxide film is removed in this way, the natural oxide film can be removed more effectively.
  • the wafer is heated to a temperature of 800 ° C. or more and 1250 ° C. or less, and the temperature in this range is maintained for 1 second or more and 5 minutes or less to remove the natural oxide film. It is preferable to do so.
  • the natural oxide film can be removed more stably by setting the temperature range and time as such.
  • the step of removing the natural oxide film it is preferable to remove the natural oxide film by using a plasma containing hydrogen.
  • the natural oxide film is removed in this way, the natural oxide film can be removed more effectively.
  • the step of forming the oxygen atomic layer it is preferable to oxidize the wafer in an atmosphere containing oxygen.
  • the wafer In the process of forming the oxygen atomic layer, by creating such an environment, the wafer can be more easily oxidized without preparing special equipment.
  • the step of forming the oxygen atomic layer it is preferable to oxidize the wafer in the atmosphere.
  • the wafer In the process of forming the oxygen atomic layer, by creating such an environment, the wafer can be more easily oxidized without preparing special equipment.
  • the step of epitaxially growing the single crystal silicon it is preferable to carry out epitaxial growth at a temperature of 450 ° C. or higher and 800 ° C. or lower.
  • step of epitaxially growing single crystal silicon by setting the temperature in such a range, epitaxial growth can be performed more stably without generating defects.
  • the gettering effect can be further enhanced as compared with the case where there is only one oxygen atomic layer.
  • the present invention is an epitaxial wafer having a single crystal silicon layer on a wafer composed of a group IV element containing silicon, and is between the single crystal silicon layer and a wafer composed of the group IV element containing silicon.
  • the epitaxial wafer has an epitaxial layer of high-quality single crystal silicon.
  • the method for manufacturing an epitaxial wafer of the present invention it is possible to stably and easily introduce the oxygen atomic layer in the vicinity of the epitaxial layer. Further, it is possible to provide a proximity gettering substrate having a proximity gettering effect due to the oxygen atomic layer and having an epitaxial layer of high-quality single crystal silicon.
  • the oxygen atomic layer is stably introduced into the epitaxial layer, and a method for manufacturing an epitaxial wafer having an epitaxial layer of high-quality single crystal silicon and epitaxial. Wafers were sought after.
  • the present inventors have described a method for producing an epitaxial wafer in which a single crystal silicon layer is formed on a wafer composed of Group IV elements containing silicon, and described above in an atmosphere containing hydrogen.
  • an epitaxial wafer on the oxygen atomic layer is subjected to a step of epitaxially growing single crystal silicon on the wafer surface and the planar concentration of oxygen in the oxygen atomic layer is 4 ⁇ 10 14 atoms / cm 2 or less.
  • the oxygen atom layer can be stably and easily introduced into the epitaxial layer without forming rearrangements and stacking defects in the layer, and completed the present invention.
  • the present inventors are an epitaxial wafer having a single crystal silicon layer on a wafer composed of a group IV element containing silicon, and a wafer composed of the single crystal silicon layer and the group IV element containing silicon.
  • the present invention has been completed by finding that metal impurities can be reliably gettered even in a recent low-temperature process and that an epitaxial layer of high-quality single crystal silicon is provided.
  • FIG. 1-A is a diagram showing the epitaxial wafer of the present invention.
  • the epitaxial wafer 10 of the present invention has a single crystal silicon layer 3 on a wafer 1 made of a group IV element containing silicon, and is between the single crystal silicon layer 3 and the wafer 1 made of a group IV element containing silicon. It is an epitaxial wafer having an oxygen atomic layer 2 in the silicon.
  • the planar concentration of oxygen in the oxygen atomic layer 2 possessed by the epitaxial wafer 10 of the present invention is 4 ⁇ 10 14 atoms / cm 2 or less. If the epitaxial wafer is in such a range, there are few stacking defects in the epitaxial layer of single crystal silicon. It should be noted that there is no lower limit of the plane concentration of oxygen, and it may be larger than 0.
  • the wafer 1 is not particularly limited as long as it is a wafer 1 composed of Group IV elements including silicon, but for example, single crystal silicon, SiGe, and SiGeC can be used.
  • the wafer 1 may be manufactured in any way.
  • a wafer manufactured by the Czochralski method hereinafter referred to as CZ method
  • a wafer manufactured by the floating zone method Floating Zone Method: hereinafter referred to as FZ method
  • FZ method Floating Zone Method
  • a wafer obtained by epitaxially growing a Group IV element containing silicon on a single crystal silicon wafer manufactured by the CZ method or the FZ method may be used.
  • FIG. 1-B is a diagram showing an epitaxial wafer of the present invention in which a plurality of oxygen atomic layers and a plurality of single crystal silicon layers are alternately laminated on a wafer.
  • the present invention may be obtained by alternately and repeatedly laminating an oxygen atomic layer 2 and a single crystal silicon layer 3 on a wafer 1 made of a group IV element containing silicon. At this time, the uppermost surface is a single crystal silicon layer.
  • the planar concentration of oxygen in the oxygen atomic layer can be measured by SIMS (Secondary Ion Mass Spectrometry).
  • SIMS Secondary Ion Mass Spectrometry
  • a peak is formed at the depth at which the oxide layer of Si is formed.
  • the plane concentration of oxygen can be obtained by integrating the product of the volume concentration and the depth obtained by one sputtering in the vicinity of the peak.
  • FIG. 2 is a diagram showing a flow of the method for manufacturing an epitaxial wafer of the present invention.
  • S11 is a step of preparing a wafer made of Group IV elements including silicon
  • S12 is a step of removing a natural oxide film in an atmosphere containing hydrogen
  • S13 is a step of forming an oxygen atomic layer
  • S14 is a step of epitaxially growing single crystal silicon. Each process is shown.
  • single crystal silicon, SiGe, and SiGeC can be used as the wafer made of Group IV elements including silicon.
  • the wafer manufacturing method is not particularly limited.
  • a wafer manufactured by the CZ method may be used, or a wafer manufactured by the FZ method may be used.
  • a wafer obtained by epitaxially growing a Group IV element containing silicon on a single crystal silicon wafer manufactured by the CZ method or the FZ method may be used.
  • a single crystal silicon wafer as the wafer made of the Group IV element containing silicon.
  • the use of a single crystal silicon wafer as a wafer composed of Group IV elements including silicon enhances versatility.
  • a wafer that has been ion-implanted and heat-treated may be used as the silicon wafer.
  • the step S12 for removing the natural oxide film in an atmosphere containing hydrogen according to the present invention is a step for removing the natural oxide film by a reducing dry process containing hydrogen.
  • a reducing dry process containing hydrogen According to the study by the present inventors, in the conventional wet process such as HF and BHF, the removal of the natural oxide film is not sufficient, or the natural oxide film is oxidized immediately after the removal of the natural oxide film. Cannot be epitaxially grown.
  • the step of removing the natural oxide film it is preferable to remove the natural oxide film by heating the wafer in an atmosphere containing hydrogen, and further, the wafer is heated to a temperature of 800 ° C. or higher and 1250 ° C. or lower. It is more preferable to remove the natural oxide film by keeping the temperature in the range for 1 second or more and 5 minutes or less.
  • the step of removing the natural oxide film it is also preferable to remove the natural oxide film by using a plasma containing hydrogen.
  • the natural oxide film when the natural oxide film is removed by using a plasma containing hydrogen, the natural oxide film is removed at a lower temperature than when the natural oxide film is removed by heating in an atmosphere containing hydrogen. Can be done. Therefore, it is particularly effective when Ge and Sn having low heat resistance are contained in the wafer. For example, in the case of SiGe, the higher the ratio of Ge, the lower the heat resistant temperature.
  • the natural oxide film When the natural oxide film is removed by using plasma containing hydrogen, the natural oxide film may be removed from the wafer at room temperature, or the natural oxide film may be removed by heating.
  • the plane concentration of oxygen in the oxygen atomic layer is set to 4 ⁇ 10 14 atoms / cm 2 or less. Within such a range, defects are not formed in the epitaxial layer. This is because the crystallinity of the substrate is maintained when the amount of oxidation (plane concentration of oxygen in the oxygen atomic layer) is small. Therefore, there is no lower limit of the plane concentration of oxygen, and it may be larger than 0. When the amount of oxidation is large, the epitaxial layer becomes polycrystalline silicon or amorphous silicon. According to the study by the present inventors, when the plane concentration of oxygen in the oxygen atomic layer exceeds 4 ⁇ 10 14 atoms / cm 2 , defects are formed or amorphous silicon is formed.
  • the oxygen atomic layer it is preferable to oxidize the wafer in an atmosphere containing oxygen.
  • oxidation may be performed in an atmosphere having an oxygen concentration of 100%, or oxidation may be performed in an atmosphere in which oxygen is mixed with an inert gas such as nitrogen, argon, helium, neon, krypton, or xenon. By mixing the inert gas and oxygen, it becomes possible to handle it safely. Further, the wafer may be oxidized at room temperature or heated.
  • step S14 for epitaxially growing single crystal silicon for example, monosilane and disilane can be used as the gas used for epitaxial growth of single crystal silicon.
  • Nitrogen and hydrogen may be used as the carrier gas.
  • the pressure of the chamber may be a pressure at which a gas phase reaction does not occur.
  • the step of epitaxially growing the single crystal silicon it is preferable to carry out epitaxial growth at a temperature of 450 ° C. or higher and 800 ° C. or lower.
  • the step of epitaxially growing single crystal silicon by setting the temperature in such a range, it is possible to more effectively prevent the formation of dislocations and stacking defects in the epitaxial layer. Since the epitaxial growth rate increases as the temperature rises, a thick epitaxial layer can be formed in a short time by forming a film at a high temperature. On the other hand, if it is desired to form a thin epitaxial layer, the film may be formed at a low temperature. In this way, an epitaxial layer having a desired thickness can be easily obtained by changing the growth temperature. When the wafer contains Ge and Sn having low heat resistance, it is desirable to form a film at a low temperature in order to prevent the crystallinity from deteriorating.
  • the epitaxial growth apparatus a batch type or a single-wafer type may be used.
  • the step of oxidizing the wafer to form an oxygen atomic layer and the step of epitaxially growing single crystal silicon can be alternately performed a plurality of times.
  • the gettering effect can be enhanced as compared with the case where there is only one oxygen atomic layer.
  • the method for manufacturing an epitaxial wafer of the present invention it is possible to stably and easily introduce the oxygen atomic layer in the vicinity of the epitaxial layer. Further, the epitaxial wafer has an epitaxial layer of high-quality single crystal silicon.
  • Example 1 A single crystal silicon wafer having the following conductive type, diameter, and crystal plane orientation was prepared.
  • Conductive type of substrate p type Diameter: 300 mm Crystal plane orientation: (100)
  • Hydrogen baking was performed to remove the natural oxide film of the prepared single crystal silicon wafer.
  • the temperature was 1000 ° C. and the time was 1 minute. Then, it was left in the air for 4 to 6 hours to form an oxygen atomic layer.
  • single crystal silicon was epitaxially grown at a temperature of 580 ° C. on the surface of a single crystal silicon wafer on which an oxygen atomic layer was formed in the atmosphere.
  • FIG. 3 shows the observation results.
  • the plane concentration of oxygen in the oxygen atomic layer is 1.4 ⁇ 10 14 atoms / cm 2 , 2.8 ⁇ 10 14 atoms / cm 2 , 4.0 ⁇ 10 14 atoms / cm 2 . That is, in the case of 4 ⁇ 10 14 atoms / cm 2 or less, the single crystal silicon layer can be formed without forming dislocations and stacking defects in the epitaxial layer.
  • Example 1 In the formation of the oxygen atomic layer, the epitaxial wafer was manufactured and evaluated under the same conditions as in Example 1 except that the time left in the atmosphere was 7 hours.
  • Comparative Example 2 The same single crystal silicon wafers as in Example 1 and Comparative Example 1 were prepared, the natural oxide film was removed by a wet process by HF cleaning, and then the natural oxide film was left in the air for 5 hours to form an oxygen atomic layer. .. Next, epitaxial growth was performed on the surface of a single crystal silicon wafer at a temperature of 580 ° C.
  • the planar concentration of oxygen in the oxygen atomic layer of the epitaxially grown wafer was measured by SIMS, and cross-sectional TEM observation was performed to evaluate the crystallinity.
  • FIG. 4 shows the observation results.
  • the plane concentration of oxygen in the oxygen atomic layer is 1.8 ⁇ 10 15 atoms / cm 2 , and as shown in FIG. 4, amorphous silicon is formed on the oxygen atomic layer instead of single crystal silicon. Therefore, single crystal silicon could not be formed. When such a wafer is heat-treated after film formation, it becomes polysilicon.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an example, and any object having substantially the same configuration as the technical idea described in the claims of the present invention and exhibiting the same effect and effect is the present invention. Is included in the technical scope of.

Abstract

本発明は、シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、水素を含む雰囲気で前記シリコンを含むＩＶ族の元素からなるウェーハ表面の自然酸化膜を除去する工程、前記自然酸化膜を除去した後に前記ウェーハを酸化して酸素原子層を形成する工程、及び、前記酸素原子層を形成した後に前記ウェーハ表面に単結晶シリコンをエピタキシャル成長させる工程を含み、前記酸素原子層の酸素の平面濃度を４×１０１４ａｔｏｍｓ／ｃｍ２以下とすることを特徴とするエピタキシャルウェーハの製造方法である。これにより、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハの製造方法が提供される。

Description

エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
　本発明は、エピタキシャルウェーハの製造方法とエピタキシャルウェーハに関する技術である。
　固体撮像素子やその他のトランジスタをはじめとした半導体素子を形成するシリコン基板には、重金属をはじめとした素子特性を損なわせたり、劣化させたりする元素をゲッタリングする機能を持つことが求められる。ゲッタリングには、シリコン基板裏面に多結晶シリコン（Ｐｏｌｙ－Ｓｉ）層を持たせたり、ブラスト加工によりダメージを持たせた層を形成したり、高濃度ボロンのシリコン基板を利用したり、析出物を形成させたりとさまざまな手法が提案、実用化されている。酸素析出によるゲッタリングは電気陰性度が大きい酸素に対して、イオン化傾向が大きい（電気陰性度が小さい）金属を取り込むことでゲッタリングする。
　また、素子の活性領域近傍にゲッタリング層を形成する、いわゆる近接ゲッタリングも提案されている。例えば、炭素をイオン注入した基板の上にシリコンをエピタキシャル成長させた基板などがある。ゲッタリングは、ゲッタリングサイト（金属が単元素で存在するよりもサイトで結合やクラスタリングすることで系全体のエネルギーが低下する）まで元素が拡散する必要があり、シリコン中に含まれる金属元素の拡散係数は元素により異なる。また、近年のプロセス低温化によりゲッタリングサイトまで金属が拡散することができなくなることを考慮して、近接ゲッタリングの手法が提案されている。
　近接ゲッタリングに酸素を用いることができれば、非常に有力なゲッタリング層をもったシリコン基板になると考えられる。特に、エピタキシャル層の途中に酸素原子層を有するエピタキシャルウェーハであれば、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができる。
　以上、近接ゲッタリングに酸素を用いることについて、金属不純物をゲッタリングすることを中心に述べてきた。その他の酸素の効果としては、例えば、ＣＶＤ酸化膜を裏面に形成することでエピタキシャル成長時のオートドープを防ぐ効果が知られている。
　次に、先行技術について言及する。特許文献１に記載されているのは、構造としてはシリコンの上に酸素の薄い層を形成し、さらにシリコンを成長させる方法である。この方法は、ＡＬＤ（「Ａｔｏｍｉｃ　ｌａｙｅｒ　ｄｅｐｏｓｉｔｉｏｎ」、「原子層堆積法」）をベースとした技術である。ＡＬＤは対象原子を含む分子を吸着させ、その後分子中の不要な原子（分子）を乖離・脱離させる方法であり、表面結合を利用し、非常に精度よく、また、反応制御性が良好であり、幅広く用いられている。
　特許文献２には、真空加熱などにより形成したシリコン清浄表面上に、自然酸化膜を形成してから酸化膜もしくは別の物質を吸着、堆積させる方法が記載されている。
　特許文献３、４は、シリコン基板に酸素原子層を複数導入することで、デバイス特性の改善（移動度向上）が可能になることを示している。
　特許文献５は、厚さが５ｎｍ以下である原子層の上にＳｉＨ４ガスを用いてエピタキシャル層を形成する方法を示している。また、原子層を酸素原子層とし、酸素原子層を酸素ガスにより形成する方法を示している。
　特許文献６、７は、半導体基板の表面を酸化性気体や酸化性溶液に接触させて酸化膜を形成した後に単結晶シリコンをエピタキシャル成長させる方法が記載されている。
　特許文献６の実施例中には、希フッ酸洗浄により自然酸化膜を除去することが記載されている。また、特許文献６の方法では、酸化性ガスを流した後にシリコンの成膜ガスを流す方法が記載されている。
　非特許文献１は、ＨＦによる自然酸化膜除去後に大気中で酸化してから、減圧ＣＶＤによりアモルファスシリコンを成膜し、その後結晶化熱処理により単結晶シリコンのエピタキシャル層を形成する方法を示している。
特開２０１４－１６５４９４号公報 特開平０５－２４３２６６号公報 米国特許第７，１５３，７６３号明細書 米国特許第７，２６５，００２号明細書 特開２０１９－００４０５０号公報 特開２００８－２６３０２５号公報 特開２００９－０１６６３７号公報
Ｉ．Ｍｉｚｕｓｈｉｍａ　ｅｔ　ａｌ．，　Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ．　３９（２０００）２１４７．
　上記のように、ウェーハ内に酸素の層を形成することで金属不純物をゲッタリングする方法は従来から用いられてきた。しかし、従来の技術では、精度よく酸素の薄い層を得られる一方で装置の構成が複雑であったり、工程数が多くなったりという問題があった。
　例えば、特許文献１に記載の技術では、ＡＬＤでは単結晶シリコンをエピタキシャル成長させることができないため、ＡＬＤとＣＶＤの少なくとも２つのチャンバーが必要になり、装置の構成が複雑になるという問題があった。また、酸化をオゾンで行うため、オゾンを生成するための特殊な生成器が必要であるという問題があった。
　また、特許文献５に記載の技術では、ＳｉＨ４と酸素が反応して爆発するのを防ぐため、排気系統を分けた２つのチャンバーを用意する必要があるという問題があった。
　また、特許文献６に記載の技術では、本発明者らの検討によれば、希フッ酸洗浄では自然酸化膜の除去が十分でないか、自然酸化膜除去後にすぐに酸化するため、安定的に単結晶シリコンをエピタキシャル成長させることが難しいという問題があった。また、酸化性のガスとシリコンの成膜ガスが反応して爆発するのを防ぐため、安全性に配慮した特別な装置が必要であるという問題があった。
　非特許文献１に記載の方法では、結晶化する時に熱処理を行う必要があり、プロセスの工程数が多くなるという問題があった。また、アモルファスシリコン中には一般的に多量の水素が含まれるため、結晶化熱処理時に水素起因の欠陥が形成される可能性がある。
　また、従来の技術では、酸素の層を安定的に導入するための記載や、良質な単結晶シリコンのエピタキシャル層を形成するための具体的な記載がないという問題があった。
　例えば、特許文献２では、転位および積層欠陥を発生させることなくウェーハ表面に単結晶シリコンのエピタキシャル層を形成する方法については何ら記載されていない。
　また、特許文献３、４では、酸素原子層を複数導入したシリコンウェーハの具体的な成長方法については言及していない。
　また、特許文献６、７では、酸化性気体や酸化性溶液に接触させる前の自然酸化膜の除去法は記載されていない。
　上述のように、従来の技術では、精度よく酸素の薄い層を得られる一方で、装置の構成が複雑であったり、酸素の層の導入が安定的ではなかったり、良質な単結晶シリコンのエピタキシャル層を得られなかったりといった問題があった。そのため、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるエピタキシャルウェーハの製造方法が必要である。
　本発明は、上記従来技術の問題点に鑑みてなされたものであって、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することができるとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハの製造方法及びエピタキシャルウェーハを提供することを目的とする。
　本発明は、上記目的を達成するためになされたものであり、シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、水素を含む雰囲気で前記シリコンを含むＩＶ族の元素からなるウェーハ表面の自然酸化膜を除去する工程、前記自然酸化膜を除去した後に前記ウェーハを酸化して酸素原子層を形成する工程、及び、前記酸素原子層を形成した後に前記ウェーハ表面に単結晶シリコンをエピタキシャル成長させる工程を含み、前記酸素原子層の酸素の平面濃度を４×１０１４ａｔｏｍｓ／ｃｍ２以下とするエピタキシャルウェーハの製造方法を提供する。
　このようなエピタキシャルウェーハの製造方法によれば、酸素原子層上に転位および積層欠陥を形成することなく、かつ簡便にウェーハ上に単結晶シリコンを成長させることができる。
　このとき、前記シリコンを含むＩＶ族の元素からなるウェーハとして、単結晶シリコンウェーハを用いることが好ましい。
　このようなエピタキシャルウェーハの製造方法によれば、汎用性が高くなる。
　このとき、前記自然酸化膜を除去する工程では、前記ウェーハを水素を含む雰囲気で加熱することにより自然酸化膜を除去することが好ましい。
　このようにして自然酸化膜を除去すれば、より効果的に自然酸化膜を除去することができる。
　このとき、前記自然酸化膜を除去する工程では、前記ウェーハを８００℃以上１２５０℃以下の温度に加熱し、この範囲の温度を１秒以上５分以下の間保持することにより自然酸化膜を除去することが好ましい。
　自然酸化膜を除去する工程において、このような温度範囲と時間にすることで、より安定的に自然酸化膜を除去することができる。
　このとき、前記自然酸化膜を除去する工程では、水素を含むプラズマを用いることにより自然酸化膜を除去することが好ましい。
　このようにして自然酸化膜を除去すれば、より効果的に自然酸化膜を除去することができる。
　このとき、前記酸素原子層を形成する工程では、酸素を含む雰囲気で前記ウェーハを酸化することが好ましい。
　酸素原子層を形成する工程において、このような環境にすることで、特殊な設備を準備することなくより簡単にウェーハを酸化することができる。
　このとき、前記酸素原子層を形成する工程では、大気中で前記ウェーハを酸化することが好ましい。
　酸素原子層を形成する工程において、このような環境とすることで、特殊な設備を準備することなく、より簡単にウェーハを酸化することができる。
　このとき、前記単結晶シリコンをエピタキシャル成長させる工程では、４５０℃以上８００℃以下の温度でエピタキシャル成長を行うことが好ましい。
　単結晶シリコンをエピタキシャル成長させる工程において、このような温度範囲とすることで、より安定して欠陥を発生させることなくエピタキシャル成長させることができる。
　このとき、前記ウェーハを酸化して酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長させる工程とを交互に複数回行うことが好ましい。
　このように酸素原子層を複数層設けることで、酸素原子層が一つである場合よりもゲッタリング効果をさらに高めることができる。
　また、本発明は、シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を有するエピタキシャルウェーハであって、前記単結晶シリコン層と前記シリコンを含むＩＶ族の元素からなるウェーハとの間に酸素原子層を有し、前記酸素原子層の酸素の平面濃度が４×１０１４ａｔｏｍｓ／ｃｍ２以下であるエピタキシャルウェーハを提供する。
　このようなウェーハであれば、デバイス領域の近傍に非常に有力なゲッタリング層を有することができるので、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができるものとなる。さらに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハとなる。
　以上のように、本発明のエピタキシャルウェーハの製造方法によれば、酸素原子層をエピタキシャル層に近接して安定的かつ簡便に導入することが可能となる。また、酸素原子層による近接ゲッタリング効果を有し、良質な単結晶シリコンのエピタキシャル層を有する近接ゲッタリング基板を提供することが可能となる。
本発明のエピタキシャルウェーハを示した図である。 ウェーハ上に酸素原子層と単結晶シリコン層を交互に複数積層させた本発明のエピタキシャルウェーハを示した図である。 本発明のエピタキシャルウェーハの製造方法のフローを示した図である。 実施例１と比較例１におけるシリコン基板の断面の透過電子顕微鏡像を示した図である。 比較例２におけるシリコン基板の断面の透過電子顕微鏡像を示した図である。
　以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
　上述のように、特殊な装置や、複雑なプロセスが必要なく、また、酸素原子層をエピタキシャル層に安定的に導入するとともに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハの製造方法及びエピタキシャルウェーハが求められていた。
　本発明者らは、上記課題について鋭意検討を重ねた結果、シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、水素を含む雰囲気で前記シリコンを含むＩＶ族の元素からなるウェーハ表面の自然酸化膜を除去する工程、前記自然酸化膜を除去した後に前記ウェーハを酸化して酸素原子層を形成する工程、及び、前記酸素原子層を形成した後に前記ウェーハ表面に単結晶シリコンをエピタキシャル成長させる工程を含み、前記酸素原子層の酸素の平面濃度を４×１０１４ａｔｏｍｓ／ｃｍ２以下とするエピタキシャルウェーハの製造方法により、酸素原子層上のエピタキシャル層に転位および積層欠陥を形成することなく、酸素原子層をエピタキシャル層に安定的かつ簡便に導入することが可能となることを見出し、本発明を完成した。
　また、本発明者らは、シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を有するエピタキシャルウェーハであって、前記単結晶シリコン層と前記シリコンを含むＩＶ族の元素からなるウェーハとの間に酸素原子層を有し、前記酸素原子層の酸素の平面濃度が４×１０１４ａｔｏｍｓ／ｃｍ２以下であるエピタキシャルウェーハにより、デバイス領域の近傍に非常に有力なゲッタリング層を有することで、近年の低温プロセスにおいても確実に金属不純物をゲッタリングすることができるとともに、良質な単結晶シリコンのエピタキシャル層を有するものとなることを見出し、本発明を完成した。
　以下、図面を参照して説明する。
　図１－Ａは、本発明のエピタキシャルウェーハを示した図である。本発明のエピタキシャルウェーハ１０は、シリコンを含むＩＶ族の元素からなるウェーハ１上に単結晶シリコン層３を有し、単結晶シリコン層３とシリコンを含むＩＶ族の元素からなるウェーハ１との間に酸素原子層２を有しているエピタキシャルウェーハである。
　ここで、本発明のエピタキシャルウェーハ１０が有している酸素原子層２の酸素の平面濃度は４×１０１４ａｔｏｍｓ／ｃｍ２以下である。このような範囲のエピタキシャルウェーハであれば、単結晶シリコンのエピタキシャル層の積層欠陥が少ないものとなる。なお、酸素の平面濃度の下限値はなく、０よりも大きければよい。
　本発明では、シリコンを含むＩＶ族の元素からなるウェーハ１であれば特に限定はされないが、例えば、単結晶シリコン、ＳｉＧｅ、ＳｉＧｅＣを用いることができる。
　ここで、ウェーハ１がどのように製造されたものであってもよい。例えば、チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ　Ｍｅｔｈｏｄ：以下ＣＺ法という）により製造されたウェーハを用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ　Ｍｅｔｈｏｄ：以下ＦＺ法という）により製造されたウェーハを用いても良い。また、ＣＺ法又はＦＺ法により製造された単結晶シリコンウェーハ上にシリコンを含むＩＶ族の元素をエピタキシャル成長させたウェーハを用いても良い。
　また、図１－Ｂは、ウェーハ上に酸素原子層と単結晶シリコン層を交互に複数積層させた本発明のエピタキシャルウェーハを示した図である。図１－Ｂに示すように、本発明は、シリコンを含むＩＶ族の元素からなるウェーハ１上に酸素原子層２と単結晶シリコン層３を交互に繰り返し積層させたものであってもよい。このとき最上面は単結晶シリコン層である。
　ここで、酸素原子層における酸素の平面濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。酸化層を含むＳｉをＳＩＭＳで測定すると、Ｓｉの酸化層が形成されている深さにピークが形成される。ピーク付近において１回のスパッタリングによる体積濃度と深さの積を積算することで酸素の平面濃度を求めることができる。
　図２は、本発明のエピタキシャルウェーハの製造方法のフローを示した図である。Ｓ１１はシリコンを含むＩＶ族の元素からなるウェーハを準備する工程、Ｓ１２は水素を含む雰囲気で自然酸化膜を除去する工程、Ｓ１３は酸素原子層を形成する工程、Ｓ１４は単結晶シリコンをエピタキシャル成長させる工程をそれぞれ示している。
　本発明では、シリコンを含むＩＶ族の元素からなるウェーハとして、例えば、単結晶シリコン、ＳｉＧｅ、ＳｉＧｅＣを用いることができる。
　ここで、ウェーハの製造方法は特に限定されない。ＣＺ法により製造されたウェーハを用いても良いし、ＦＺ法により製造されたウェーハを用いても良い。また、ＣＺ法又はＦＺ法により製造された単結晶シリコンウェーハ上にシリコンを含むＩＶ族の元素をエピタキシャル成長させたウェーハを用いても良い。
　特に、前記シリコンを含むＩＶ族の元素からなるウェーハとして、単結晶シリコンウェーハを用いることが好ましい。
　このように、シリコンを含むＩＶ族の元素からなるウェーハとして、単結晶シリコンウェーハを用いることで汎用性が高くなる。このとき、シリコンウェーハとしては、イオン注入及び熱処理が施されたウェーハを用いてもよい。
　本発明に係る水素を含む雰囲気で自然酸化膜を除去する工程Ｓ１２は、水素を含む還元性のドライプロセスで自然酸化膜を除去する工程である。本発明者らの検討によれば、従来のＨＦ及びＢＨＦなどのウェットプロセスでは、自然酸化膜の除去が十分でないか、もしくは自然酸化膜の除去後にすぐに酸化するため、安定的に単結晶シリコンをエピタキシャル成長させることができない。
　前記自然酸化膜を除去する工程では、前記ウェーハを水素を含む雰囲気で加熱することにより自然酸化膜を除去することが好ましく、さらに、前記ウェーハを８００℃以上１２５０℃以下の温度に加熱し、この範囲の温度を１秒以上５分以下の間保持することにより自然酸化膜を除去することがより好ましい。
　これにより、より安定的に自然酸化膜を除去することができる。
　前記自然酸化膜を除去する工程では、さらに水素を含むプラズマを用いることにより自然酸化膜を除去することも好ましい。
　このように、水素を含むプラズマを用いることにより自然酸化膜を除去する場合には、水素を含む雰囲気で加熱することにより自然酸化膜を除去する場合と比べて低温で自然酸化膜を除去することができる。そのため、特に耐熱性が低いＧｅ及びＳｎがウェーハに含まれる場合に有効である。例えば、ＳｉＧｅの場合にはＧｅの比率が高くなるほど耐熱温度が低下する。
　なお、水素を含むプラズマを用いることにより自然酸化膜を除去する場合には、ウェーハは室温で自然酸化膜を除去しても良いし、加熱して自然酸化膜を除去しても良い。
　酸素原子層を形成する工程Ｓ１３において、酸素原子層の酸素の平面濃度は４×１０１４ａｔｏｍｓ／ｃｍ２以下とする。このような範囲にすることで、エピタキシャル層中に欠陥が形成されない。これは、酸化量（酸素原子層の酸素の平面濃度）が少ない場合には基板の結晶性が保たれるためである。したがって、酸素の平面濃度の下限値はなく、０よりも大きければよい。酸化量が多い場合には、エピタキシャル層は多結晶シリコンまたはアモルファスシリコンになる。本発明者らの検討によれば、酸素原子層の酸素の平面濃度が４×１０１４ａｔｏｍｓ／ｃｍ２を超えると欠陥が形成されたり、アモルファスシリコンが形成されたりする。
　ウェーハを酸化する方法はいくつかあるが、本発明では、例えば、ウェーハを酸素を含む雰囲気に暴露する時間を調節することで、所望の酸素の平面濃度を有する酸素原子層を形成することができる。
　前記酸素原子層を形成する工程では、酸素を含む雰囲気で前記ウェーハを酸化することが好ましい。
　このような環境でウェーハを酸化させれば、特殊な設備を準備する必要がなく、簡単にウェーハを酸化させることができる。また、酸素濃度が１００％の雰囲気で酸化を行っても良いし、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノンなどの不活性ガスと酸素を混ぜた雰囲気で酸化を行っても良い。不活性ガスと酸素を混ぜることで、安全に取り扱うことができるようになる。また、ウェーハの酸化は室温で行っても良いし、加熱して行っても良い。
　この場合、大気中で前記ウェーハを酸化することが好ましい。
　酸素原子層を形成する工程を、このような環境とすることで、酸素を含む雰囲気の供給設備を準備することなく簡単に酸化することができる。
　単結晶シリコンをエピタキシャル成長させる工程Ｓ１４において、単結晶シリコンのエピタキシャル成長に使うガスとして、例えば、モノシラン及びジシランを使うことができる。キャリアガスとして窒素及び水素を使用しても良い。また、チャンバーの圧力は気相反応が生じない圧力であればよい。
　前記単結晶シリコンをエピタキシャル成長させる工程では、４５０℃以上８００℃以下の温度でエピタキシャル成長を行うことが好ましい。
　単結晶シリコンをエピタキシャル成長させる工程において、このような温度範囲とすることで、エピタキシャル層に転位及び積層欠陥が形成されるのをより有効に防止できる。温度が高いほどエピタキシャル成長レートは高くなるため、高温で成膜することで厚いエピタキシャル層を短時間で形成することができる。一方で、薄いエピタキシャル層を形成したい場合には低温で成膜すればよい。このように、成長温度を変えることで目的とする厚さのエピタキシャル層を容易に得ることができる。また、ウェーハに耐熱性が低いＧｅ及びＳｎを含む場合には、結晶性が低下するのを防ぐために低温で成膜することが望ましい。
　また、エピタキシャル成長装置として、バッチ式を使用しても良いし、枚葉式を使用しても良い。
　また、ウェーハを酸化して酸素原子層を形成する工程と単結晶シリコンをエピタキシャル成長させる工程とを交互に複数回行うこともできる。
　このように酸素原子層を複数層設けることで、酸素原子層が一つである場合よりもゲッタリング効果を高めることができる。
　以上のように、本発明のエピタキシャルウェーハの製造方法によれば、酸素原子層をエピタキシャル層に近接して安定的かつ簡便に導入することが可能となる。さらに、良質な単結晶シリコンのエピタキシャル層を有するエピタキシャルウェーハとなる。
　以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
　（実施例１）
　以下のような導電型、直径、結晶面方位である単結晶シリコンウェーハを準備した。
基板の導電型　　　　　：ｐ型
直径　　　　　　　　　：３００ｍｍ
結晶面方位　　　　　　：（１００）
　準備した単結晶シリコンウェーハの自然酸化膜を除去するために水素ベークを行った。温度は１０００℃とし、時間は１分とした。その後、大気中に４時間から６時間放置して、酸素原子層を形成した。
　次に、大気中で酸素原子層を形成した単結晶シリコンウェーハ表面に、単結晶シリコンを５８０℃の温度でエピタキシャル成長を行った。
　エピタキシャル成長を行ったウェーハの酸素原子層における酸素の平面濃度をＳＩＭＳにより測定し、結晶性を評価するために断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）観察を行った。図３に観察結果を示す。図３に示すように、酸素原子層の酸素の平面濃度が１．４×１０１４ａｔｏｍｓ／ｃｍ２、２．８×１０１４ａｔｏｍｓ／ｃｍ２、４．０×１０１４ａｔｏｍｓ／ｃｍ２の場合、即ち４×１０１４ａｔｏｍｓ／ｃｍ２以下の場合では、エピタキシャル層に転位及び積層欠陥が形成されることなく単結晶シリコン層が形成できている。
（比較例１）
　酸素原子層の形成において、大気中に放置した時間を７時間としたこと以外は実施例１と同じ条件でエピタキシャルウェーハの製造及び評価を行った。
　図３に示すように、酸素原子層の酸素の平面濃度が４．８×１０１４ａｔｏｍｓ／ｃｍ２の場合、即ち４×１０１４ａｔｏｍｓ／ｃｍ２を超える場合では欠陥が形成されている。
（比較例２）
　実施例１及び比較例１と同じ単結晶シリコンウェーハを準備し、ＨＦ洗浄によるウェットプロセスでの自然酸化膜の除去を行った後、大気中に５時間放置して酸素原子層の形成を行った。次に、５８０℃の温度で単結晶シリコンウェーハ表面へのエピタキシャル成長を行った。
　エピタキシャル成長を行ったウェーハの酸素原子層における酸素の平面濃度をＳＩＭＳにより測定し、結晶性を評価するために断面ＴＥＭ観察を行った。図４に観察結果を示す。酸素原子層の酸素の平面濃度が１．８×１０１５ａｔｏｍｓ／ｃｍ２となっており、図４に示したように、酸素原子層の上には単結晶シリコンではなくアモルファスシリコンが成膜されており、単結晶シリコンは形成できなかった。なお、このようなウェーハについて成膜後に熱処理を行うとポリシリコンとなる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (10)

  1. 　シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を形成するエピタキシャルウェーハの製造方法であって、
    　水素を含む雰囲気で前記シリコンを含むＩＶ族の元素からなるウェーハ表面の自然酸化膜を除去する工程、
    　前記自然酸化膜を除去した後に前記ウェーハを酸化して酸素原子層を形成する工程、及び、
    　前記酸素原子層を形成した後に前記ウェーハ表面に単結晶シリコンをエピタキシャル成長させる工程を含み、
    　前記酸素原子層の酸素の平面濃度を４×１０１４ａｔｏｍｓ／ｃｍ２以下とすることを特徴とするエピタキシャルウェーハの製造方法。
  2. 　前記シリコンを含むＩＶ族の元素からなるウェーハとして、単結晶シリコンウェーハを用いることを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 　前記自然酸化膜を除去する工程では、前記ウェーハを水素を含む雰囲気で加熱することにより自然酸化膜を除去することを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハの製造方法。
  4. 　前記自然酸化膜を除去する工程では、前記ウェーハを８００℃以上１２５０℃以下の温度に加熱し、この範囲の温度を１秒以上５分以下の間保持することにより自然酸化膜を除去することを特徴とする請求項３に記載のエピタキシャルウェーハの製造方法。
  5. 　前記自然酸化膜を除去する工程では、水素を含むプラズマを用いることにより自然酸化膜を除去することを特徴とする請求項１又は請求項２に記載のエピタキシャルウェーハの製造方法。
  6. 　前記酸素原子層を形成する工程では、酸素を含む雰囲気で前記ウェーハを酸化することを特徴とする請求項１から請求項５のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  7. 　前記酸素原子層を形成する工程では、大気中で前記ウェーハを酸化することを特徴とする請求項１から請求項６のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  8. 　前記単結晶シリコンをエピタキシャル成長させる工程では、４５０℃以上８００℃以下の温度でエピタキシャル成長を行うことを特徴とする請求項１から請求項７のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  9. 　前記ウェーハを酸化して酸素原子層を形成する工程と前記単結晶シリコンをエピタキシャル成長させる工程とを交互に複数回行うことを特徴とする請求項１から請求項８のいずれか一項に記載のエピタキシャルウェーハの製造方法。
  10. 　シリコンを含むＩＶ族の元素からなるウェーハ上に単結晶シリコン層を有するエピタキシャルウェーハであって、
    　前記単結晶シリコン層と前記シリコンを含むＩＶ族の元素からなるウェーハとの間に酸素原子層を有し、
    　前記酸素原子層の酸素の平面濃度が４×１０１４ａｔｏｍｓ／ｃｍ２以下であることを特徴とするエピタキシャルウェーハ。
PCT/JP2020/043540 2020-01-10 2020-11-24 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ WO2021140763A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202080092094.3A CN114930500A (zh) 2020-01-10 2020-11-24 外延片的制造方法及外延片
US17/788,373 US20230028127A1 (en) 2020-01-10 2020-11-24 Method for manufacturing epitaxial wafer and epitaxial wafer
KR1020227022164A KR20220124696A (ko) 2020-01-10 2020-11-24 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
EP20911506.2A EP4089720A4 (en) 2020-01-10 2020-11-24 METHOD FOR PRODUCING AN EPITACTIC WAFER AND EPITACTIC WAFER

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-002741 2020-01-10
JP2020002741A JP7247902B2 (ja) 2020-01-10 2020-01-10 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2021140763A1 true WO2021140763A1 (ja) 2021-07-15

Family

ID=76787840

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/043540 WO2021140763A1 (ja) 2020-01-10 2020-11-24 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Country Status (7)

Country Link
US (1) US20230028127A1 (ja)
EP (1) EP4089720A4 (ja)
JP (1) JP7247902B2 (ja)
KR (1) KR20220124696A (ja)
CN (1) CN114930500A (ja)
TW (1) TW202130845A (ja)
WO (1) WO2021140763A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024007890A (ja) * 2022-07-06 2024-01-19 信越半導体株式会社 エピタキシャルウェーハの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243266A (ja) 1991-12-17 1993-09-21 Matsushita Electric Ind Co Ltd 半導体ヘテロ界面形成方法
JP2000323689A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
JP2005109521A (ja) * 2004-12-20 2005-04-21 Sumitomo Mitsubishi Silicon Corp 表面処理方法およびシリコンウェーハ
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7265002B2 (en) 2003-06-26 2007-09-04 Rj Mears, Llc Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel
JP2008263025A (ja) 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2009016637A (ja) 2007-07-06 2009-01-22 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
CN109509704A (zh) * 2017-09-15 2019-03-22 胜高股份有限公司 外延硅晶片的制备方法及外延硅晶片
JP6794977B2 (ja) * 2017-12-20 2020-12-02 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
JP6844529B2 (ja) * 2017-12-27 2021-03-17 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243266A (ja) 1991-12-17 1993-09-21 Matsushita Electric Ind Co Ltd 半導体ヘテロ界面形成方法
JP2000323689A (ja) * 1999-05-14 2000-11-24 Toshiba Corp 半導体エピタキシャル基板及びその製造方法
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7265002B2 (en) 2003-06-26 2007-09-04 Rj Mears, Llc Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel
JP2005109521A (ja) * 2004-12-20 2005-04-21 Sumitomo Mitsubishi Silicon Corp 表面処理方法およびシリコンウェーハ
JP2008263025A (ja) 2007-04-11 2008-10-30 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2009016637A (ja) 2007-07-06 2009-01-22 Shin Etsu Handotai Co Ltd 半導体基板の製造方法
JP2014165494A (ja) 2013-02-22 2014-09-08 Imec 半導体上の酸素単原子層
JP2019004050A (ja) 2017-06-15 2019-01-10 信越半導体株式会社 エピタキシャルウェーハの製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I. MIZUSHIMA ET AL., JPN. J. APPL. PHYS., vol. 39, 2000, pages 2147
See also references of EP4089720A4

Also Published As

Publication number Publication date
CN114930500A (zh) 2022-08-19
KR20220124696A (ko) 2022-09-14
TW202130845A (zh) 2021-08-16
US20230028127A1 (en) 2023-01-26
JP2021111696A (ja) 2021-08-02
EP4089720A1 (en) 2022-11-16
JP7247902B2 (ja) 2023-03-29
EP4089720A4 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
KR100382023B1 (ko) 반도체 장치 및 그의 제조 방법
US7528424B2 (en) Integrated circuitry
US8647439B2 (en) Method of epitaxial germanium tin alloy surface preparation
JPS58130517A (ja) 単結晶薄膜の製造方法
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
WO2021140763A1 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JP3261444B2 (ja) 半導体薄膜の製造方法
JP3922674B2 (ja) シリコンウエハの製造方法
JP2010062219A (ja) 炭化シリコンの製造方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
JP2861683B2 (ja) アモルファスシリコン膜の形成方法
JP2006253605A (ja) 半導体基板及び半導体装置並びにそれらの製造方法
JPH07183217A (ja) アモルファスシリコン膜の形成方法
JPH02191319A (ja) Ｓｏｉ構造の形成方法
JPH0429370A (ja) 半導体装置及びその製造方法
JPH0429369A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20911506

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020911506

Country of ref document: EP

Effective date: 20220810