JP3344205B2 - シリコンウェーハの製造方法及びシリコンウェーハ - Google Patents
シリコンウェーハの製造方法及びシリコンウェーハInfo
- Publication number
- JP3344205B2 JP3344205B2 JP09936996A JP9936996A JP3344205B2 JP 3344205 B2 JP3344205 B2 JP 3344205B2 JP 09936996 A JP09936996 A JP 09936996A JP 9936996 A JP9936996 A JP 9936996A JP 3344205 B2 JP3344205 B2 JP 3344205B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- film
- vapor deposition
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、シリコンウェーハ
及びその製造方法に係り、特に、ゲッタリング層として
プラズマ化学気相成長（以下、プラズマＣＶＤと呼
ぶ。）膜を有するシリコンウェーハ及びその製造方法に
関し、また、そのシリコンウェーハにエピタキシャル層
を成長させたシリコンエピタキシャルウェーハに関す
る。本発明は、さらに、シリコンエピタキシャルウェー
ハの製造方法にも関する。
及びその製造方法に係り、特に、ゲッタリング層として
プラズマ化学気相成長（以下、プラズマＣＶＤと呼
ぶ。）膜を有するシリコンウェーハ及びその製造方法に
関し、また、そのシリコンウェーハにエピタキシャル層
を成長させたシリコンエピタキシャルウェーハに関す
る。本発明は、さらに、シリコンエピタキシャルウェー
ハの製造方法にも関する。
【０００２】
【従来の技術】シリコンウェーハのデバイスを作製する
面とは反対側の面（以下、裏面と呼ぶ。）に薄膜を形成
する技術には、主として２つの目的がある。その１つ
は、裏面の薄膜を重金属等の不純物のゲッタリング層と
して利用するものであり、もう１つは、シリコンウェー
ハにエピタキシャル成長を行う際のオートドープ防止用
の保護膜として利用するものである。
面とは反対側の面（以下、裏面と呼ぶ。）に薄膜を形成
する技術には、主として２つの目的がある。その１つ
は、裏面の薄膜を重金属等の不純物のゲッタリング層と
して利用するものであり、もう１つは、シリコンウェー
ハにエピタキシャル成長を行う際のオートドープ防止用
の保護膜として利用するものである。
【０００３】前者のゲッタリングとは、シリコンウェー
ハを用いてシリコンデバイスを作製する工程で発生する
重金属等の不純物を、デバイス領域となるシリコンウェ
ーハの表面付近の領域外の部分に集める技術であり、こ
れによりデバイス特性の劣化を防ぐことができる。後者
のオートドープとは、シリコンウェーハ中に含まれてい
たドーパントがエピタキシャル成長を行う気相中に揮散
し、エピタキシャル層に取り込まれる現象のことであ
り、このオートドープの発生が顕著であると、所望する
抵抗率のエピタキシャル層が得られないため、このエピ
タキシャル層を用いて作製したシリコンデバイスが設計
通りの特性を示さず不良となる。
ハを用いてシリコンデバイスを作製する工程で発生する
重金属等の不純物を、デバイス領域となるシリコンウェ
ーハの表面付近の領域外の部分に集める技術であり、こ
れによりデバイス特性の劣化を防ぐことができる。後者
のオートドープとは、シリコンウェーハ中に含まれてい
たドーパントがエピタキシャル成長を行う気相中に揮散
し、エピタキシャル層に取り込まれる現象のことであ
り、このオートドープの発生が顕著であると、所望する
抵抗率のエピタキシャル層が得られないため、このエピ
タキシャル層を用いて作製したシリコンデバイスが設計
通りの特性を示さず不良となる。
【０００４】ゲッタリングの代表的な手法の一つとし
て、シリコンウェーハの裏面に多結晶シリコンを堆積し
てゲッタリング層とする手法がある。ゲッタリング層と
しての多結晶シリコンの堆積は、通常、減圧ＣＶＤ法で
行っている。しかし、多結晶シリコンを成長させること
により、ウェーハにストレスが働き、多結晶シリコン層
の無いウェーハと比較してウェーハの反りが大きくな
る。また、口径の異なるウェーハに同一条件で多結晶シ
リコン層を成長しても、ウェーハが大口径になるに従い
反りは大きくなってしまう。また、デバイス作製中に熱
処理を受けるに従って、多結晶シリコンの単結晶化が進
み、ゲッタリング能力が低下するといった欠点もあっ
た。
て、シリコンウェーハの裏面に多結晶シリコンを堆積し
てゲッタリング層とする手法がある。ゲッタリング層と
しての多結晶シリコンの堆積は、通常、減圧ＣＶＤ法で
行っている。しかし、多結晶シリコンを成長させること
により、ウェーハにストレスが働き、多結晶シリコン層
の無いウェーハと比較してウェーハの反りが大きくな
る。また、口径の異なるウェーハに同一条件で多結晶シ
リコン層を成長しても、ウェーハが大口径になるに従い
反りは大きくなってしまう。また、デバイス作製中に熱
処理を受けるに従って、多結晶シリコンの単結晶化が進
み、ゲッタリング能力が低下するといった欠点もあっ
た。
【０００５】一方、オートドープを防ぐための保護膜と
しては、シリコンウェーハの裏面にシリコン酸化膜を形
成する手法が一般的に用いられている。従来、この裏面
に形成する酸化膜としては、 １）常圧ＣＶＤ装置で成長させた常圧ＣＶＤ酸化膜 または、 ２）熱処理炉中で酸化処理をすることにより形成した熱
酸化膜が用いられていた。
しては、シリコンウェーハの裏面にシリコン酸化膜を形
成する手法が一般的に用いられている。従来、この裏面
に形成する酸化膜としては、 １）常圧ＣＶＤ装置で成長させた常圧ＣＶＤ酸化膜 または、 ２）熱処理炉中で酸化処理をすることにより形成した熱
酸化膜が用いられていた。
【０００６】しかし、どちらの酸化膜ともシリコンウェ
ーハに対するストレスが大きく、シリコンウェーハの反
りやシリコンウェーハ中の結晶欠陥を誘発することが危
惧されている。さらに熱酸化膜の場合、熱酸化膜が形成
される際に、シリコンウェーハ中に含まれていたドーパ
ントが熱酸化膜中に取り込まれるため、その後のエピタ
キシャル成長中に熱酸化膜からのオートドープが発生し
てしまい、オートドープ防止膜としての充分な効果が得
られない。
ーハに対するストレスが大きく、シリコンウェーハの反
りやシリコンウェーハ中の結晶欠陥を誘発することが危
惧されている。さらに熱酸化膜の場合、熱酸化膜が形成
される際に、シリコンウェーハ中に含まれていたドーパ
ントが熱酸化膜中に取り込まれるため、その後のエピタ
キシャル成長中に熱酸化膜からのオートドープが発生し
てしまい、オートドープ防止膜としての充分な効果が得
られない。
【０００７】
【発明が解決しようとする課題】シリコンデバイスを作
製する際に使用されているシリコンウェーハのゲッタリ
ング能力とその持続性の向上とが求められていると同時
に、シリコンウェーハの大口径化が進み、それに伴いウ
ェーハの反りが大きな問題になっている。しかし、裏面
に多結晶シリコンのゲッタリング層を持ったシリコンウ
ェーハにおいては、ゲッタリング能力を高めるために
は、ウェーハに働くストレスを大きくする必要があるた
め、ゲッタリング能力の向上とストレスの低下、即ち反
りの低下は同時に達成出来ない。また、デバイス作製中
の熱処理を受けるに従って、多結晶シリコンの単結晶化
が進むため、ゲッタリング能力の持続性にも問題があ
る。
製する際に使用されているシリコンウェーハのゲッタリ
ング能力とその持続性の向上とが求められていると同時
に、シリコンウェーハの大口径化が進み、それに伴いウ
ェーハの反りが大きな問題になっている。しかし、裏面
に多結晶シリコンのゲッタリング層を持ったシリコンウ
ェーハにおいては、ゲッタリング能力を高めるために
は、ウェーハに働くストレスを大きくする必要があるた
め、ゲッタリング能力の向上とストレスの低下、即ち反
りの低下は同時に達成出来ない。また、デバイス作製中
の熱処理を受けるに従って、多結晶シリコンの単結晶化
が進むため、ゲッタリング能力の持続性にも問題があ
る。
【０００８】また、エピタキシャル成長にドーパント濃
度の低いシリコンウェーハを用いる場合は、オートドー
プの心配がないので、ゲッタリング層のみを形成すれば
よいが、ドーパント濃度の高いシリコンウェーハを用い
る場合は、ゲッタリング能力があり、かつオートドープ
防止効果がある保護膜が必要である。しかし、ドーパン
ト濃度の高いシリコンウェーハの裏面に多結晶シリコン
を形成した場合、ゲッタリング効果は得られるが、シリ
コンウェーハ中のドーパントは多結晶シリコン中を容易
に拡散してしまうため、オートドープ防止効果は得られ
ない。
度の低いシリコンウェーハを用いる場合は、オートドー
プの心配がないので、ゲッタリング層のみを形成すれば
よいが、ドーパント濃度の高いシリコンウェーハを用い
る場合は、ゲッタリング能力があり、かつオートドープ
防止効果がある保護膜が必要である。しかし、ドーパン
ト濃度の高いシリコンウェーハの裏面に多結晶シリコン
を形成した場合、ゲッタリング効果は得られるが、シリ
コンウェーハ中のドーパントは多結晶シリコン中を容易
に拡散してしまうため、オートドープ防止効果は得られ
ない。
【０００９】また、常圧ＣＶＤ酸化膜を形成した場合
は、オートドープ防止効果が得られ、しかもシリコンウ
ェーハとの間にストレスが働くため、ゲッタリング効果
も得られるが、ストレス制御が難しく、シリコンウェー
ハの反りが大きくなってしまう。
は、オートドープ防止効果が得られ、しかもシリコンウ
ェーハとの間にストレスが働くため、ゲッタリング効果
も得られるが、ストレス制御が難しく、シリコンウェー
ハの反りが大きくなってしまう。
【００１０】
【課題を解決するための手段】そこで、本発明者らは、
上記問題に鑑みて研究を重ねた結果、シリコンウェーハ
の裏面にプラズマＣＶＤ膜形成すると、 １）シリコンウェーハとの間に作用するストレスによ
り、持続性に優れたゲッタリング効果を有すること、 ２）膜の成長条件を変えることにより、容易にストレス
を制御でき、そのストレスを１×１０8 〜１×１０9 ｄ
ｙｎｅ／ｃｍ2 の範囲に制御する事により、ゲッタリン
グ効果を有し、しかも反りを小さくできること、 ３）プラズマＣＶＤ膜として酸化珪素膜、窒化珪素膜ま
たはシリコンオキシナイトライド膜を形成すると、上記
１）２）に加えて、優れたオートドープ防止効果が得ら
れること、を見いだした。
上記問題に鑑みて研究を重ねた結果、シリコンウェーハ
の裏面にプラズマＣＶＤ膜形成すると、 １）シリコンウェーハとの間に作用するストレスによ
り、持続性に優れたゲッタリング効果を有すること、 ２）膜の成長条件を変えることにより、容易にストレス
を制御でき、そのストレスを１×１０8 〜１×１０9 ｄ
ｙｎｅ／ｃｍ2 の範囲に制御する事により、ゲッタリン
グ効果を有し、しかも反りを小さくできること、 ３）プラズマＣＶＤ膜として酸化珪素膜、窒化珪素膜ま
たはシリコンオキシナイトライド膜を形成すると、上記
１）２）に加えて、優れたオートドープ防止効果が得ら
れること、を見いだした。
【００１１】従って、本発明は、持続性に優れたゲッタ
リング能力とオートドープ防止効果を持っていて、しか
も、シリコンウェーハに働くストレスが小さく、そのた
め反りが小さいシリコンウェーハを提供することを目的
とし、 １）一主面にプラズマＣＶＤ膜を有するシリコンウェー
ハの製造方法において、シリコンウェーハの一主面に、
該プラズマＣＶＤ膜と該シリコンウェーハとの間のスト
レスが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 になる
ようにプラズマＣＶＤ膜を形成することを特徴とする、
シリコンウェーハの製造方法（請求項１）、および、 ２）一主面にプラズマＣＶＤ膜を有するシリコンウェー
ハの製造方法において、シリコンウェーハの一主面にプ
ラズマＣＶＤ膜を形成した後、該プラズマＣＶＤ膜と該
シリコンウェーハとの間のストレスが１×１０8 〜１×
１０9 ｄｙｎｅ／ｃｍ2 になるように該シリコンウェー
ハを熱処理することを特徴とするシリコンウェーハの製
造方法（請求項４）を要旨とするものである。
リング能力とオートドープ防止効果を持っていて、しか
も、シリコンウェーハに働くストレスが小さく、そのた
め反りが小さいシリコンウェーハを提供することを目的
とし、 １）一主面にプラズマＣＶＤ膜を有するシリコンウェー
ハの製造方法において、シリコンウェーハの一主面に、
該プラズマＣＶＤ膜と該シリコンウェーハとの間のスト
レスが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 になる
ようにプラズマＣＶＤ膜を形成することを特徴とする、
シリコンウェーハの製造方法（請求項１）、および、 ２）一主面にプラズマＣＶＤ膜を有するシリコンウェー
ハの製造方法において、シリコンウェーハの一主面にプ
ラズマＣＶＤ膜を形成した後、該プラズマＣＶＤ膜と該
シリコンウェーハとの間のストレスが１×１０8 〜１×
１０9 ｄｙｎｅ／ｃｍ2 になるように該シリコンウェー
ハを熱処理することを特徴とするシリコンウェーハの製
造方法（請求項４）を要旨とするものである。
【００１２】本発明の製造方法において、通常、プラズ
マＣＶＤ膜の形成後、または、シリコンウェーハの熱処
理後、プラズマＣＶＤ膜が形成されていない他方の一主
面を研磨するが、プラズマＣＶＤ膜を、少なくとも一主
面が鏡面研磨されたシリコンウェーハの一鏡面を除く一
主面に形成することもできる。また、本発明の製造方法
において、前記プラズマＣＶＤ膜は酸化珪素膜、窒化珪
素膜またはシリコンオキシナイトライド膜のいずれかで
あることが好ましい。これらは、優れたオートドープ防
止効果を有するし、原料ガスが汎用であるからである。
マＣＶＤ膜の形成後、または、シリコンウェーハの熱処
理後、プラズマＣＶＤ膜が形成されていない他方の一主
面を研磨するが、プラズマＣＶＤ膜を、少なくとも一主
面が鏡面研磨されたシリコンウェーハの一鏡面を除く一
主面に形成することもできる。また、本発明の製造方法
において、前記プラズマＣＶＤ膜は酸化珪素膜、窒化珪
素膜またはシリコンオキシナイトライド膜のいずれかで
あることが好ましい。これらは、優れたオートドープ防
止効果を有するし、原料ガスが汎用であるからである。
【００１３】本発明は、また、 ３）上記方法で製造されたシリコンウェーハ（請求項
８）、および ４）上記方法で製造されたシリコンウェーハのプラズマ
ＣＶＤ膜が形成されていない一主面にシリコン薄膜がエ
ピタキシャル成長されたシリコンエピタキシャルウェー
ハ（請求項９）を要旨とするものである。本発明は、さ
らに、 ５）シリコンウェーハの一主面にプラズマＣＶＤ膜を形
成した後、プラズマＣＶＤ膜が形成されていない他方の
一主面にシリコン薄膜をエピタキシャル成長させること
を特徴とする、シリコンエピタキシャルウェーハの製造
方法（請求項１０）をも要旨とするものである。
８）、および ４）上記方法で製造されたシリコンウェーハのプラズマ
ＣＶＤ膜が形成されていない一主面にシリコン薄膜がエ
ピタキシャル成長されたシリコンエピタキシャルウェー
ハ（請求項９）を要旨とするものである。本発明は、さ
らに、 ５）シリコンウェーハの一主面にプラズマＣＶＤ膜を形
成した後、プラズマＣＶＤ膜が形成されていない他方の
一主面にシリコン薄膜をエピタキシャル成長させること
を特徴とする、シリコンエピタキシャルウェーハの製造
方法（請求項１０）をも要旨とするものである。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。まず、公知の作製方法により作製さ
れたシリコンウェーハ１を用意する（図１（ａ））。こ
のシリコンウェーハ１としては、通常、鏡面研磨工程前
のケミカルエッチングウェーハを用いるが、片面あるい
は両面を鏡面研磨した鏡面研磨ウェーハを用いても良
い。
を用いて説明する。まず、公知の作製方法により作製さ
れたシリコンウェーハ１を用意する（図１（ａ））。こ
のシリコンウェーハ１としては、通常、鏡面研磨工程前
のケミカルエッチングウェーハを用いるが、片面あるい
は両面を鏡面研磨した鏡面研磨ウェーハを用いても良
い。
【００１５】次に用意されたシリコンウェーハの一方の
面に、平行平板型のプラズマＣＶＤ装置を用いて、プラ
ズマＣＶＤ膜２を、シリコンウェーハに作用するストレ
スが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 となるよ
う堆積する（図１（ｂ））。このようにシリコンウェー
ハに作用するストレスが１×１０8 〜１×１０9 ｄｙｎ
ｅ／ｃｍ2 となるよう堆積するのは、このようなストレ
スが作用するところが歪層となって、金属等の不純物を
ゲッタリングするようになり、ゲッタリング層として作
用するからであり、ストレスが１×１０8 ｄｙｎｅ／ｃ
ｍ2 より小さいと、ゲッタリング能力が充分に得られ
ず、１×１０9 ｄｙｎｅ／ｃｍ2 より大きいとウェーハ
の反りが大きくなってしまう為である。ストレスの大き
さは、市販のレーザーラマン分光装置を用いてレーザー
光をプラズマＣＶＤ膜堆積面から入射することにより、
非破壊で測定できる。
面に、平行平板型のプラズマＣＶＤ装置を用いて、プラ
ズマＣＶＤ膜２を、シリコンウェーハに作用するストレ
スが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 となるよ
う堆積する（図１（ｂ））。このようにシリコンウェー
ハに作用するストレスが１×１０8 〜１×１０9 ｄｙｎ
ｅ／ｃｍ2 となるよう堆積するのは、このようなストレ
スが作用するところが歪層となって、金属等の不純物を
ゲッタリングするようになり、ゲッタリング層として作
用するからであり、ストレスが１×１０8 ｄｙｎｅ／ｃ
ｍ2 より小さいと、ゲッタリング能力が充分に得られ
ず、１×１０9 ｄｙｎｅ／ｃｍ2 より大きいとウェーハ
の反りが大きくなってしまう為である。ストレスの大き
さは、市販のレーザーラマン分光装置を用いてレーザー
光をプラズマＣＶＤ膜堆積面から入射することにより、
非破壊で測定できる。
【００１６】堆積するプラズマＣＶＤ膜の種類は限定さ
れないが、オートドープ防止効果および原料ガスの汎用
性を考慮すると、酸化珪素膜、窒化珪素膜、シリコンオ
キシナイトライド膜が好ましい。プラズマＣＶＤ膜の堆
積は、通常、堆積温度３００〜４５０℃、堆積圧力１〜
１０torr、堆積膜厚１００〜５００ｎｍの範囲で行わ
れ、これらの範囲で適切に調整することによって、堆積
するプラズマＣＶＤのシリコンウェーハに作用するスト
レスが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 となる
ように制御する。
れないが、オートドープ防止効果および原料ガスの汎用
性を考慮すると、酸化珪素膜、窒化珪素膜、シリコンオ
キシナイトライド膜が好ましい。プラズマＣＶＤ膜の堆
積は、通常、堆積温度３００〜４５０℃、堆積圧力１〜
１０torr、堆積膜厚１００〜５００ｎｍの範囲で行わ
れ、これらの範囲で適切に調整することによって、堆積
するプラズマＣＶＤのシリコンウェーハに作用するスト
レスが１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 となる
ように制御する。
【００１７】あるいは、プラズマＣＶＤ膜の堆積後、プ
ラズマＣＶＤ膜とシリコンウェーハとの間のストレスが
１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 になるように
シリコンウェーハを熱処理して、歪層３を形成してもよ
い（図１（ｃ））。形成されたプラズマＣＶＤ膜は、デ
バイス作製時に熱処理が加わっても、シリコンウェーハ
に働くストレスは低下せず、むしろ幾分大きくなるた
め、ゲッタリング能力が低下することはない。
ラズマＣＶＤ膜とシリコンウェーハとの間のストレスが
１×１０8 〜１×１０9 ｄｙｎｅ／ｃｍ2 になるように
シリコンウェーハを熱処理して、歪層３を形成してもよ
い（図１（ｃ））。形成されたプラズマＣＶＤ膜は、デ
バイス作製時に熱処理が加わっても、シリコンウェーハ
に働くストレスは低下せず、むしろ幾分大きくなるた
め、ゲッタリング能力が低下することはない。
【００１８】プラズマＣＶＤ膜を堆積後または熱処理
後、プラズマＣＶＤ膜の堆積面とは反対側の面を鏡面研
磨することにより目的とする持続性に優れたゲッタリン
グ能力とオートドープ防止効果を持っていて、しかも、
シリコンウェーハに働くストレスが小さく、そのため反
りが小さいシリコンウェーハを得ることができる（図１
（ｄ））。この際、研磨する面に堆積しているプラズマ
ＣＶＤ膜は、熱酸化膜や常圧ＣＶＤ酸化膜に比べ研磨速
度が非常に速いため、研磨により簡単に除去でき、シリ
コンウェーハの平坦度は損なわれない。また、堆積面と
は反対側の面が鏡面である場合は、その鏡面側にプラズ
マＣＶＤ膜が回り込んで堆積されないようにする事によ
り、その後の研磨を省略できる。
後、プラズマＣＶＤ膜の堆積面とは反対側の面を鏡面研
磨することにより目的とする持続性に優れたゲッタリン
グ能力とオートドープ防止効果を持っていて、しかも、
シリコンウェーハに働くストレスが小さく、そのため反
りが小さいシリコンウェーハを得ることができる（図１
（ｄ））。この際、研磨する面に堆積しているプラズマ
ＣＶＤ膜は、熱酸化膜や常圧ＣＶＤ酸化膜に比べ研磨速
度が非常に速いため、研磨により簡単に除去でき、シリ
コンウェーハの平坦度は損なわれない。また、堆積面と
は反対側の面が鏡面である場合は、その鏡面側にプラズ
マＣＶＤ膜が回り込んで堆積されないようにする事によ
り、その後の研磨を省略できる。
【００１９】更に上記工程により得られたシリコンウェ
ーハを用いて、市販のエピタキシャル装置によりエピタ
キシャル成長を行うことにより、オートドープがなく、
持続性に優れたゲッタリング能力を有し、シリコンウェ
ーハに働くストレスが小さく、そのため反りが小さいエ
ピタキシャルウェーハを得ることができる。プラズマＣ
ＶＤ膜を堆積したシリコンウェーハに加える熱処理を、
エピタキシャル成長で代用することもできる。すなわ
ち、シリコンウェーハ１を用意し（図２（ａ））、この
シリコンウェーハの一方の面に、プラズマＣＶＤ膜２を
堆積する（図２（ｂ））。次いで、プラズマＣＶＤ膜の
堆積面とは反対側の面を鏡面研磨する（図２（ｃ））。
その後、鏡面研磨された面にエピタキシャル層５を成長
させる。エピタキシャル成長は、８００〜１２００℃で
行われ、それによって、プラズマＣＶＤ膜のシリコンウ
ェーハに作用するストレスが１×１０8 〜１×１０9 ｄ
ｙｎｅ／ｃｍ2 となって、ストレスが作用するところが
歪層３となる（図２（ｄ））。
ーハを用いて、市販のエピタキシャル装置によりエピタ
キシャル成長を行うことにより、オートドープがなく、
持続性に優れたゲッタリング能力を有し、シリコンウェ
ーハに働くストレスが小さく、そのため反りが小さいエ
ピタキシャルウェーハを得ることができる。プラズマＣ
ＶＤ膜を堆積したシリコンウェーハに加える熱処理を、
エピタキシャル成長で代用することもできる。すなわ
ち、シリコンウェーハ１を用意し（図２（ａ））、この
シリコンウェーハの一方の面に、プラズマＣＶＤ膜２を
堆積する（図２（ｂ））。次いで、プラズマＣＶＤ膜の
堆積面とは反対側の面を鏡面研磨する（図２（ｃ））。
その後、鏡面研磨された面にエピタキシャル層５を成長
させる。エピタキシャル成長は、８００〜１２００℃で
行われ、それによって、プラズマＣＶＤ膜のシリコンウ
ェーハに作用するストレスが１×１０8 〜１×１０9 ｄ
ｙｎｅ／ｃｍ2 となって、ストレスが作用するところが
歪層３となる（図２（ｄ））。
【００２０】
【実施例】チョクラルスキー法により作製されたシリコ
ンインゴットからシリコンウェーハ（直径１５０ｍｍ、
主面が（１００）面、厚さ６３０μｍ、導電型ｐ型、抵
抗率０．０１Ω・cm）を４枚用意し、３枚の一主面にプ
ラズマＣＶＤ装置（ノベラス社Concept-One)により、プ
ラズマＣＶＤ膜として、酸化珪素膜、窒化珪素膜および
シリコンオキシナイトライド膜をそれぞれ堆積し、残り
の１枚は堆積せずにそのまま使用した。尚、プラズマＣ
ＶＤ膜堆積においては、酸化珪素膜は、キャリアガスと
して窒素を用いてモノシランと亜酸化窒素をプラズマ反
応容器に供給し、成長温度４２５℃、成長圧力３ｔｏｒ
ｒで５００ｎｍ堆積した。このときプラズマ反応容器内
の基板上にある上部平板の高周波供給電力を７００Ｗ、
基板下部の平板に低周波電力を３００Ｗ供給して、１×
１０8 ｄｙｎｅ／ｃｍ2 のストレスの酸化珪素膜を堆積
した。
ンインゴットからシリコンウェーハ（直径１５０ｍｍ、
主面が（１００）面、厚さ６３０μｍ、導電型ｐ型、抵
抗率０．０１Ω・cm）を４枚用意し、３枚の一主面にプ
ラズマＣＶＤ装置（ノベラス社Concept-One)により、プ
ラズマＣＶＤ膜として、酸化珪素膜、窒化珪素膜および
シリコンオキシナイトライド膜をそれぞれ堆積し、残り
の１枚は堆積せずにそのまま使用した。尚、プラズマＣ
ＶＤ膜堆積においては、酸化珪素膜は、キャリアガスと
して窒素を用いてモノシランと亜酸化窒素をプラズマ反
応容器に供給し、成長温度４２５℃、成長圧力３ｔｏｒ
ｒで５００ｎｍ堆積した。このときプラズマ反応容器内
の基板上にある上部平板の高周波供給電力を７００Ｗ、
基板下部の平板に低周波電力を３００Ｗ供給して、１×
１０8 ｄｙｎｅ／ｃｍ2 のストレスの酸化珪素膜を堆積
した。
【００２１】窒化珪素膜は、原料としてモノシランとア
ンモニアを用いた以外は酸化珪素膜と同様の条件により
１×１０8 ｄｙｎｅ／ｃｍ2 のストレスで、１００ｎｍ
堆積した。また、シリコンオキシナイトライド膜は、原
料としてモノシラン、亜酸化窒素、アンモニアを用いた
以外は酸化珪素膜と同様の条件により、１×１０8 ｄｙ
ｎｅ／ｃｍ2 のストレスで、３００ｎｍ堆積した。３種
類とも１×１０8 ｄｙｎｅ／ｃｍ2 のストレスではウェ
ーハの反りは３μｍ以下であった。その後、これらのウ
ェーハを図のようにプラズマＣＶＤ膜を堆積した面とは
反対側の面を研磨して１１００℃で５μｍの厚さのエピ
タキシャル成長を行った。いずれのプラズマＣＶＤ膜を
ウェーハ裏面に堆積した場合においても、シリコンエピ
タキシャル層のウェーハ面内における抵抗率分布は±５
％以下であり、遷移幅は、プラズマＣＶＤ膜のないウェ
ーハ上に堆積したエピタキシャル層と比較して、半分程
度であった。なお、抵抗率は、ウェーハ面内で９点測定
し、その抵抗率分布はその測定値の最大値（Ｍ）と最小
値（ｍ）を用い、次式により算出した。 抵抗率分布（％）＝±（Ｍ−ｍ）／（Ｍ＋ｍ）
ンモニアを用いた以外は酸化珪素膜と同様の条件により
１×１０8 ｄｙｎｅ／ｃｍ2 のストレスで、１００ｎｍ
堆積した。また、シリコンオキシナイトライド膜は、原
料としてモノシラン、亜酸化窒素、アンモニアを用いた
以外は酸化珪素膜と同様の条件により、１×１０8 ｄｙ
ｎｅ／ｃｍ2 のストレスで、３００ｎｍ堆積した。３種
類とも１×１０8 ｄｙｎｅ／ｃｍ2 のストレスではウェ
ーハの反りは３μｍ以下であった。その後、これらのウ
ェーハを図のようにプラズマＣＶＤ膜を堆積した面とは
反対側の面を研磨して１１００℃で５μｍの厚さのエピ
タキシャル成長を行った。いずれのプラズマＣＶＤ膜を
ウェーハ裏面に堆積した場合においても、シリコンエピ
タキシャル層のウェーハ面内における抵抗率分布は±５
％以下であり、遷移幅は、プラズマＣＶＤ膜のないウェ
ーハ上に堆積したエピタキシャル層と比較して、半分程
度であった。なお、抵抗率は、ウェーハ面内で９点測定
し、その抵抗率分布はその測定値の最大値（Ｍ）と最小
値（ｍ）を用い、次式により算出した。 抵抗率分布（％）＝±（Ｍ−ｍ）／（Ｍ＋ｍ）
【００２２】また、ゲッタリング能力に関しては、上記
４枚のウェーハと同一条件で作製したウェーハの表面に
鉄イオンを含む溶液を塗布し、強制的に汚染した後、こ
れらのシリコンウェーハを１０００℃で１時間熱処理
し、鉄をシリコンウェーハの内部に拡散させた。その
後、さらに６５０℃で１０時間熱処理した後、プラズマ
ＣＶＤ膜を除く各シリコンウェーハ中の鉄の濃度を測定
した。そして、得られた鉄の濃度の測定値から、プラズ
マＣＶＤ膜を持たないシリコンウェーハ中の鉄の濃度を
基準に、各プラズマＣＶＤ層にゲッタリングされた鉄の
割合を算出し、ゲッタリング能力とした。その結果、本
発明によりプラズマＣＶＤ膜を形成したシリコンウェー
ハのゲッタリング能力は、９３〜９６％であった。
４枚のウェーハと同一条件で作製したウェーハの表面に
鉄イオンを含む溶液を塗布し、強制的に汚染した後、こ
れらのシリコンウェーハを１０００℃で１時間熱処理
し、鉄をシリコンウェーハの内部に拡散させた。その
後、さらに６５０℃で１０時間熱処理した後、プラズマ
ＣＶＤ膜を除く各シリコンウェーハ中の鉄の濃度を測定
した。そして、得られた鉄の濃度の測定値から、プラズ
マＣＶＤ膜を持たないシリコンウェーハ中の鉄の濃度を
基準に、各プラズマＣＶＤ層にゲッタリングされた鉄の
割合を算出し、ゲッタリング能力とした。その結果、本
発明によりプラズマＣＶＤ膜を形成したシリコンウェー
ハのゲッタリング能力は、９３〜９６％であった。
【００２３】これらの結果から、本発明によりプラズマ
ＣＶＤ膜を形成したシリコンウェーハは、持続性に優れ
たゲッタリング能力とオートドープ防止効果を有するこ
とがわかる。また、エピタキシャル層形成前後のウェー
ハの反り増加量は５μｍ以下と非常に少なく、本発明に
よりプラズマＣＶＤ膜を形成したシリコンウェーハの反
りが小さいこともわかる。
ＣＶＤ膜を形成したシリコンウェーハは、持続性に優れ
たゲッタリング能力とオートドープ防止効果を有するこ
とがわかる。また、エピタキシャル層形成前後のウェー
ハの反り増加量は５μｍ以下と非常に少なく、本発明に
よりプラズマＣＶＤ膜を形成したシリコンウェーハの反
りが小さいこともわかる。
【００２４】なお、本発明は、上記実施の形態に限定さ
れるものではない。上記実施の形態は例示であり、本発
明の特許請求の範囲に記載された技術的思想と実質的に
同一な構成を有し、同様な作用効果を奏するものは、い
かなるものであっても本発明の技術的範囲に包含され
る。
れるものではない。上記実施の形態は例示であり、本発
明の特許請求の範囲に記載された技術的思想と実質的に
同一な構成を有し、同様な作用効果を奏するものは、い
かなるものであっても本発明の技術的範囲に包含され
る。
【００２５】
【発明の効果】本発明によれば、持続性に優れたゲッタ
リング能力とオートドープ防止効果を持っていて、しか
も、シリコンウェーハに働くストレスが小さく、そのた
め反りが小さいシリコンウェーハ及びシリコンエピタキ
シャルウェーハを提供することができる。
リング能力とオートドープ防止効果を持っていて、しか
も、シリコンウェーハに働くストレスが小さく、そのた
め反りが小さいシリコンウェーハ及びシリコンエピタキ
シャルウェーハを提供することができる。
【図１】 （ａ）〜（ｄ）は、本発明によるシリコンウ
ェーハの製造方法の工程の一例を示す図である。図
（ｄ）中、点線より上部は、鏡面研磨により削り取られ
る部分を示している。
ェーハの製造方法の工程の一例を示す図である。図
（ｄ）中、点線より上部は、鏡面研磨により削り取られ
る部分を示している。
【図２】 （ａ）〜（ｄ）は、本発明によるシリコンエ
ピタキシャルウェーハの製造方法の工程の一例を示す図
である。図（ｃ）中、点線より上部は、鏡面研磨により
削り取られる部分を示している。
ピタキシャルウェーハの製造方法の工程の一例を示す図
である。図（ｃ）中、点線より上部は、鏡面研磨により
削り取られる部分を示している。
１…シリコンウェーハ、 ２…プラズマＣＶＤ膜、 ３…歪層、 ５…エピタキシャル層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｃ３０Ｂ 33/02 Ｃ３０Ｂ 33/02 Ｈ０１Ｌ 21/205 Ｈ０１Ｌ 21/205 21/31 21/31 Ｃ
Claims (11)
- 【請求項１】 一主面にプラズマ化学気相成長膜を有す
るシリコンウェーハの製造方法において、シリコンウェ
ーハの一主面に、該プラズマ化学気相成長膜と該シリコ
ンウェーハとの間のストレスが１×１０８ 〜１×１０
９ ｄｙｎｅ／ｃｍ２ になるようにプラズマ化学気相
成長膜を形成することを特徴とする、シリコンウェーハ
の製造方法。 - 【請求項２】 プラズマ化学気相成長膜の形成後、プラ
ズマ化学気相成長膜が形成されていない他方の一主面を
研磨する、請求項１記載の製造方法。 - 【請求項３】 プラズマ化学気相成長膜を、少なくとも
一主面が鏡面研磨されたシリコンウェーハの一鏡面を除
く一主面に形成する、請求項１に記載の製造方法。 - 【請求項４】 一主面にプラズマ化学気相成長膜を有す
るシリコンウェーハの製造方法において、シリコンウェ
ーハの一主面にプラズマ化学気相成長膜を形成した後、
該プラズマ化学気相成長膜と該シリコンウェーハとの間
のストレスが１×１０８ 〜１×１０９ ｄｙｎｅ／ｃ
ｍ２ になるように該シリコンウェーハを熱処理するこ
とを特徴とするシリコンウェーハの製造方法。 - 【請求項５】 シリコンウェーハの熱処理後、プラズマ
化学気相成長膜が形成されていない他方の一主面を研磨
する、請求項４記載の製造方法。 - 【請求項６】 プラズマ化学気相成長膜を、少なくとも
一主面が鏡面研磨されたシリコンウェーハの一鏡面を除
く一主面に形成する、請求項４に記載の製造方法。 - 【請求項７】 前記プラズマ化学気相成長膜が酸化珪素
膜、窒化珪素膜またはシリコンオキシナイトライド膜の
いずれかであることを特徴とする請求項１ないし６のい
ずれか１項に記載のシリコンウェーハの製造方法。 - 【請求項８】 請求項１ないし７のいずれか１項に記載
された方法で製造されたシリコンウェーハ。 - 【請求項９】 請求項１ないし７のいずれか１項に記載
された方法で製造されたシリコンウェーハのプラズマ化
学気相成長膜が形成されていない他方の一主面にシリコ
ン薄膜がエピタキシャル成長された、シリコンエピタキ
シャルウェーハ。 - 【請求項１０】 請求項１ないし７のいずれか１項に記
載された方法によりシリコンウェーハの一主面にプラズ
マ化学気相成長膜を形成した後、プラズマ化学気相成長
膜が形成されていない他方の一主面にシリコン薄膜をエ
ピタキシャル成長させることを特徴とする、シリコンエ
ピタキシャルウェーハの製造方法。 - 【請求項１１】 前記プラズマ化学気相成長膜を形成し
た後に加える熱処理を、その後行われる、エピタキシャ
ル成長で代用することを特徴とする請求項４ないし７の
いずれか１項に記載のシリコンウェーハの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09936996A JP3344205B2 (ja) | 1996-03-28 | 1996-03-28 | シリコンウェーハの製造方法及びシリコンウェーハ |
| EP97302067A EP0798765A3 (en) | 1996-03-28 | 1997-03-26 | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| US08/826,137 US5834363A (en) | 1996-03-28 | 1997-03-27 | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09936996A JP3344205B2 (ja) | 1996-03-28 | 1996-03-28 | シリコンウェーハの製造方法及びシリコンウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09266214A JPH09266214A (ja) | 1997-10-07 |
| JP3344205B2 true JP3344205B2 (ja) | 2002-11-11 |
Family
ID=14245638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09936996A Expired - Fee Related JP3344205B2 (ja) | 1996-03-28 | 1996-03-28 | シリコンウェーハの製造方法及びシリコンウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3344205B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10559479B2 (en) | 2018-02-27 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100855A (ja) | 2001-09-27 | 2003-04-04 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法 |
| US7033912B2 (en) * | 2004-01-22 | 2006-04-25 | Cree, Inc. | Silicon carbide on diamond substrates and related devices and methods |
| CN100400722C (zh) * | 2006-06-06 | 2008-07-09 | 河北工业大学 | 消除半导体硅晶片表面应力的方法 |
| JP5272329B2 (ja) * | 2007-05-22 | 2013-08-28 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JP5933189B2 (ja) * | 2011-05-12 | 2016-06-08 | 株式会社ディスコ | デバイスの加工方法 |
| US9490116B2 (en) * | 2015-01-09 | 2016-11-08 | Applied Materials, Inc. | Gate stack materials for semiconductor applications for lithographic overlay improvement |
| CN113161229A (zh) * | 2021-04-12 | 2021-07-23 | 上海新昇半导体科技有限公司 | 多晶硅薄膜衬底的制备方法 |
-
1996
- 1996-03-28 JP JP09936996A patent/JP3344205B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10559479B2 (en) | 2018-02-27 | 2020-02-11 | Toshiba Memory Corporation | Semiconductor manufacturing apparatus and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09266214A (ja) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834363A (en) | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer | |
| JP2004537161A (ja) | 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御 | |
| KR20080084941A (ko) | 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판 | |
| JP2020504069A (ja) | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 | |
| US7537657B2 (en) | Silicon wafer and process for producing it | |
| JP3454033B2 (ja) | シリコンウェーハおよびその製造方法 | |
| JP3344205B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JP3138174B2 (ja) | シリコンまたはシリコン合金の低温選択的成長方法 | |
| WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH06151864A (ja) | 半導体基板及びその製造方法 | |
| US8216921B2 (en) | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate | |
| WO2021140763A1 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JPH09266212A (ja) | シリコンウエーハおよびその製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH09266175A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP3861524B2 (ja) | シリコンウエーハ及びその製造方法 | |
| JP3922674B2 (ja) | シリコンウエハの製造方法 | |
| WO2024009705A1 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0472718A (ja) | エピタキシャル成長方法 | |
| JPH0653209A (ja) | 半導体装置の製造方法 | |
| JPH05291134A (ja) | エピタキシャル層の形成方法 | |
| JPS61131434A (ja) | 半導体装置の製造方法 | |
| JPS60154524A (ja) | エピタキシヤル層の成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |