JP3138174B2 - シリコンまたはシリコン合金の低温選択的成長方法 - Google Patents

シリコンまたはシリコン合金の低温選択的成長方法

Info

Publication number
JP3138174B2
JP3138174B2 JP07097111A JP9711195A JP3138174B2 JP 3138174 B2 JP3138174 B2 JP 3138174B2 JP 07097111 A JP07097111 A JP 07097111A JP 9711195 A JP9711195 A JP 9711195A JP 3138174 B2 JP3138174 B2 JP 3138174B2
Authority
JP
Japan
Prior art keywords
layer
silicon
epitaxial
mask layer
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07097111A
Other languages
English (en)
Other versions
JPH07307302A (ja
Inventor
シリル・カブラル・ジュニア
ケヴィン・コク・チャン
ジャック・オン・チュー
ジェームズ・マッケル・エドウィン・ハーパー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07307302A publication Critical patent/JPH07307302A/ja
Application granted granted Critical
Publication of JP3138174B2 publication Critical patent/JP3138174B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイスに関し、
より詳しくはエピタキシャル層の低温での選択的成長の
ためのマスク材料に関する。
【０００２】
【従来の技術】シリコンおよびシリコン・ゲルマニウム
合金層の選択的エピタキシャル成長（ＳＥＧ）はＣＭＯ
Ｓ半導体デバイスとバイポーラ半導体デバイスの両方に
用いることができる。ＳＥＧ法においては、エピタキシ
ャル層は露出したシリコン表面上にのみ選択的に成長
し、デバイスの電界領域には成長しない。この選択的付
着により、アスペクト比の高い形状を有し、有効溝幅の
設計幅からのずれが小さい、分離寸法の微細なデバイス
構造が形成される。その結果、チップの大きさおよび面
積（ＣＭＯＳの場合）の削減が達成される。
【０００３】エピタキシャル・シリコン層の既知の選択
的成長法は、通常二酸化シリコンであるマスク層を用い
て、電界領域上へのエピタキシャル層の成長を防止する
ものである。ＳｉＨ2Ｃｌ2／ＨＣｌまたはＳｉＣｌ4／
Ｈ2の化学反応を利用した、常圧または低圧の化学蒸着
法により、二酸化シリコンに対して、エピタキシャル層
を選択的に成長させるための方法は数多く知られてい
る。
【０００４】しかし、既知のすべての方法において、エ
ピタキシャル層付着のプロセス温度は常に６５０℃ない
し１１００℃の範囲にある。このような高温は、大きい
応力、シリコンのそり、微細構造の変形、ドーピング・
プロフィルの劣化、および半導体デバイス全体の熱劣化
等の問題の原因になる。周知の通り、６５０℃より低い
温度でエピタキシャル・シリコン層を選択的に成長させ
る方法は現在知られていない。
【０００５】
【発明が解決しようとする課題】本発明の目的は、６５
０℃より低い温度で、半導体基板上にシリコンまたはシ
リコン合金のエピタキシャル層を選択的に成長させる方
法を提供することである。
【０００６】本発明の他の目的は、６５０℃より低い温
度で、半導体基板上の誘電層上に、シリコンなどの多結
晶層を選択的に成長させる方法を提供することである。
【０００７】本発明のもう一つの目的は、６５０℃より
低い温度での、半導体基板上へのエピタキシャル層の選
択的付着、および、半導体基板上の誘電層上への多結晶
層の選択的付着に適した薄膜マスク層を提供することで
ある。
【０００８】
【課題を解決するための手段】スカンジウム、イットリ
ウム、ランタン、セリウム、プラセオジム、ネオジム、
サマリウム、ユウロピウム、ガドリニウム、テルビウ
ム、ジスプロシウム、ホルミウム、エルビウム、ツリウ
ム、イッテルビウム、およびルテチウムからなる群から
選択された元素の酸化物の薄膜マスク層をウェーハ上に
形成することにより、エピタキシャル層は半導体基板ま
たはウェーハ上に選択的に成長する。その際、エピタキ
シャル層は６５０℃より低い温度でウェーハ上に成長す
るが、マスク層の上には成長しない。
【０００９】
【実施例】次に、エピタキシャル層の成長を図示し分析
した添付の図面を参照して、本発明の例示的実施例につ
いてさらに詳しく説明する。図１は、本発明による、
（６５０℃より低い）低温で選択的エピタキシャル成長
を行うためのマスク層の有用性を例示したものである。
図２は、多結晶成長を行うための、本発明によるマスク
層の有用性を示す。図３および図４は、半導体基板また
はウェーハ上の中間層上への低温多結晶成長、および半
導体ウェーハ自体上へのエピタキシャル成長を示すもの
である。これらの図は概略図であって原寸に比例してい
ない。図５および図６は、他の図に示した構造の分析で
ある。
【００１０】エピタキシャル層は、本発明の実施例によ
れば、下記の方法で、低温で半導体基板またはウェーハ
上に成長させることができる。
【００１１】図１の（ａ）に示すように、出発物質は半
導体基板またはウェーハ１０である。このウェーハはシ
リコン、炭化ケイ素、ゲルマニウム、およびこれらの混
合物および合金でよい。基板またはウェーハの実際の大
きさや形状はそれほど重要ではなく、所望の数の回路要
素をその上に形成させることができるように選べばよい
ことを理解されたい。
【００１２】たとえば酸化イットリウム（Ｙ2Ｏ3）のマ
スク層１１を、図１の（ｂ）に示すようにウェーハ１０
上に所望のパターンで付着させる。酸化物の付着は、ス
パッタリングなど既知の物理蒸着法、または既知の化学
蒸着法によって行うことができ、（光または電子ビー
ム）リソグラフィ法を用いて所望のパターンを作成する
ことができる。
【００１３】パターニングされた酸化物マスク層１１を
使ってシリコンなどのエピタキシャル層１２をウェーハ
１０上に成長させる。エピタキシャル層１２（図１
（ｃ））はシリコン−ゲルマニウム合金でもよく、化学
蒸着法で成長させる。成長は６５０℃より低い温度で実
施される。参照により本明細書に合体する、米国特許第
５２９８４５２号は、シリコン層の低温エピタキシャル
成長プロセスを記載している。エピタキシャル層１２が
酸化物マスク層１１の上に成長していないことを確認す
るために、ＲＢＳ（ラザフォード後方散乱スペクトル分
析）や光学顕微鏡検査等の技法を用いることができる。
次いで酸化物マスク層１１をＨＣｌ：Ｈ2Ｏ溶液などで
エッチングして除去すると、図１の（ｄ）に示すような
所望の構造１３が得られる。
【００１４】酸化物マスク層１１はまた、図２の（ａ）
に示すように、半導体ウェーハ１０の上に形成された、
たとえば二酸化ケイ素（ＳｉＯ2）や窒化ケイ素（Ｓｉ3
Ｎ4）などの誘電性材料の、中間層１４を覆う有効なマ
スク層である。中間層１４は当業界で周知の技法を用い
て形成され、詳細に述べる必要はない。
【００１５】Ｙ2Ｏ3などの酸化物マスク層１１を、上記
と同じ技法に従って中間層１４の上にパターン化する。
その後、図２の（ｂ）に示すように、シリコンなどの多
結晶層１５を、図２の（ａ）に示す構造の上に付着させ
る。酸化物マスク層１１を横切って多結晶層１５の横方
向への過成長が少し見られるが、多結晶層１５が実際に
選択的に成長していること、すなわち酸化物マスク層１
１の上には成長していないことがＲＢＳおよび光学顕微
鏡の検査手法で確認される。次に酸化物マスク層１１を
上記のようにエッチングで除去すると、図２の（ｃ）に
示す構造が得られる。
【００１６】図３に示すように、上記と同じエピタキシ
ャル成長条件で、６５０℃より低い温度で、マスク層１
１なしでウェーハ１０上に形成された中間層１４の上に
多結晶層１５が成長する。二酸化ケイ素は６５０℃以上
の温度ではマスク材料として作用するが、本発明で使用
する低温ＵＨＶ−ＣＶＤプロセスでは多結晶成長は二酸
化ケイ素上で行われる。同様に、本発明で述べる条件に
おいてエピタキシャル層１２はウェーハ１０の上で成長
し、その結果図４に示すような構造が得られる。
【００１７】例１ 直径８２ｍｍの＜１００＞シリコン・ウェーハ１０上に
厚さ１００ｎｍのＹ2Ｏ3膜１１を付着させた（図１）。
ＭＲＣ６４３サイド・スキャン・マグネトロン・スパッ
タリング装置を用いて、平面状酸化物マグネトロン・タ
ーゲットからＹ2Ｏ3マスク層１１を付着させた。ＭＲＣ
スパッタリング装置の基底圧は０．５〜１×１０-7ト
ル、使用したスパッタリング・ガスは、純粋な（純度９
９．９９５％）酸素を０．８−１．２％含む純度９９．
９９９５％のＡｒであった。ガス組成は光学的ガス分析
計を用いて制御した。Ｏ2は、Ｙ2Ｏ3ターゲットが金属
になるのを防止するために使用した。１ＫＷの無線周波
（ＲＦ）電力をＹ2Ｏ3ターゲットに印加し、１分間あた
り１．３３ｎｍの付着速度を得た。Ｙ2Ｏ3付着温度は２
５０℃以下に保った。Ｙ2Ｏ3膜１１は化学量論的であり
結晶性であることがＲＢＳおよびＸＲＤによって確認さ
れた。
【００１８】Ｙ2Ｏ3層１１を有するシリコン・ウェーハ
１０を次にＨＦに浸漬し、超高真空化学蒸着反応器（Ｕ
ＨＶ−ＣＶＤ）に入れて、ＳｉおよびＳｉ0.9Ｇｅ0.1を
成長させた。この種の反応器の一つは、参照により本出
願に合体する、米国特許第５１８１９６４号に記載され
ている。ＵＨＶ−ＣＶＤ反応器内の温度は５５０℃、圧
力は１ｍトル、ガスは１００％シラン１ｓｃｃｍとゲル
マンを１０％含むヘリウム５ｓｃｃｍの混合物であっ
て、成長速度は１分間１０−２０Åの範囲であって、１
分間１５Åで実施した。得られた構造の分析にはＲＢＳ
を使用した。図５の２０に示すように、この分析の結果
は、Ｙ2Ｏ3膜１１上へのＳｉまたはＳｉ0.9Ｇｅ0.1の核
形成および成長がなかったことを示している。また、光
学顕微鏡写真により、Ｙ2Ｏ3層上にＳｉがないことが確
認された。
【００１９】例２ シリコン・ウェーハ１０（図２）上に加熱酸化によって
形成された厚さ約４００ｎｍのＳｉＯ2層の上に、上記
と同じスパッタリング装置を用いて、厚さ約１００ｎｍ
のＹ2Ｏ3膜を成長させた。得られた構造を次にＵＨＶ−
ＣＶＤ反応器に入れて１４０ｎｍのＳｉ0.9Ｇｅ0.1を成
長させ、続いて１００ｎｍのＳｉを成長させた。上記と
同じ層付着条件をこの例でも使用した。得られた構造の
分析に再びＲＢＳを使用した。図５の３０に示すよう
に、Ｙ2Ｏ3膜上へのＳｉまたはＳｉ0.9Ｇｅ0.1の核形成
および成長は起こらなかった。（水平方向への多少の過
成長を除いて）シリコンが存在しないことが光学顕微鏡
写真によって確認された。
【００２０】例３ マスク層としてＹ2Ｏ3が有効であることを例証するため
に、全面Ｓｉウェーハ１０を対照として使用した（図
４）。この基板上にはＹ2Ｏ3層が付着されなかった。Ｈ
Ｆ浸漬の後、シリコン・ウェーハをＵＨＶ−ＣＶＤに加
えて、１４０ｎｍのＳｉ0.9Ｇｅ0.1を、続いて１００ｎ
ｍのＳｉをエピタキシャル成長させた。この付着の条件
は上記の例と同じであった。図６の４０に示すように、
厚さ１００ｎｍのＳｉおよび厚さ１４０ｎｍのＳｉ0.9
Ｇｅ0.1が実際にＳｉ基板上に核形成され、成長してい
ることがＲＢＳによって決定された。シリコン上でのエ
ピタキシャル・シリコンの成長が光学顕微鏡写真によっ
て確認された。
【００２１】例４ もう１つの対照例として、上に厚さ４００ｎｍのＳｉＯ
2層１４を形成させたＳｉウェーハ１０（図３）に多結
晶Ｓｉ0.9Ｇｅ0.1およびＳｉをＵＨＶ−ＣＶＤ成長させ
た。この付着の条件は上記の例と同じであった。得られ
た構造をＲＢＳを用いて分析した結果、厚さ１００ｎｍ
の多結晶シリコン層、および厚さ１４０ｎｍのＳｉ0.9
Ｇｅ0.1が実際にＳｉＯ2層１４上に核形成し、成長して
いることが判明した。これは図６の５０に示されてい
る。ＳｉＯ2層上に多結晶シリコンが存在することが光
学顕微鏡写真によって確認された。
【００２２】ＨＣｌ：Ｈ2Ｏ混合物でエッチングした後
の上記の例１−４を光学顕微鏡写真で観察した。ＨＣ
ｌ：Ｈ2Ｏ混合物はシリコンまたは二酸化ケイ素をエッ
チングせず、Ｙ2Ｏ3だけを攻撃する。Ｙ2Ｏ3がエッチン
グ除去されると、シリコン基板およびＳｉＯ2層だけが
残る。ＳｉＯ2層からＹ2Ｏ3層が容易にエッチング除去
されたことは、Ｙ2Ｏ3層上に観察された多結晶Ｓｉがす
べてＳｉＯ2層上への多結晶シリコンの成長に由来する
水平方向への過成長であったことを証明するものと考え
られる。これは、この過成長領域がＹ2Ｏ3を除去してＳ
ｉＯ2を露出させるエッチングによって容易にアンダー
カットされるからである。
【００２３】上記の諸例を、直径１２５ｍｍの＜１００
＞Ｓｉウェーハおよび熱酸化した＜１００＞Ｓｉウェー
ハを用いて繰り返した。これらの基板でも、それぞれ上
記の例と同じ結果が得られた。
【００２４】イットリウムはIIIＡ族元素であり、IIIＡ
族元素は希土類元素と同様にすべて類似の性質を示すの
で、IIIＡ族元素酸化物および希土類元素酸化物はすべ
て、６５０℃より低い温度でＵＨＶ−ＣＶＤエピタキシ
ャル層の選択的成長のためのマスク材料として機能する
と結論することは妥当である。したがってこれらすべて
の元素の酸化物は本発明の範囲に含まれるが、アクチニ
ウムおよびプロメチウムは放射性であるので、酸化アク
チニウムおよび酸化プロメチウムは除外される。下記の
想定例は他の元素の開示として提出するものである。
【００２５】想定例１ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＳｃ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｓｃ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｓｃ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００２６】想定例２ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＬａ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｌａ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｌａ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００２７】想定例３ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＣｅＯ2をパターン形
成させる。次に、ＨＦ浸漬の後、ＣｅＯ2マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。ＣｅＯ2層上にエピタキシャルＳｉまたはＳｉ0.9Ｇ
ｅ0.1の核形成または成長がないことが、ＲＢＳおよび
光学顕微鏡写真によって確認されるはずである。
【００２８】想定例４ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＰｒ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｐｒ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｐｒ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００２９】想定例５ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＮｄ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｎｄ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｎｄ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３０】想定例６ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＳｍ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｓｍ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｓｍ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３１】想定例７ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＥｕ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｅｕ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｅｕ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３２】想定例８ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＧｄ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｇｄ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｇｄ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３３】想定例９ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＴｂ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｔｂ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｔｂ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３４】想定例１０ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＤｙ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｄｙ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｄｙ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３５】想定例１１ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＨｏ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｈｏ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｈｏ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３６】想定例１２ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＥｒ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｅｒ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｅｒ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３７】想定例１３ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＴｍ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｔｍ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｔｍ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３８】想定例１４ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＹｂ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｙｂ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｔｂ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００３９】想定例１５ 上記諸例に記載されたスパッタリング技法に従って、た
とえばシリコンの半導体基板上にＬｕ2Ｏ3をパターン形
成させる。次に、ＨＦ浸漬の後、Ｌｕ2Ｏ3マスク層付き
のウェーハをＵＨＶ−ＣＶＤ反応器に入れ、上記諸例と
同じ条件で１４０ｎｍのエピタキシャルＳｉ0.9Ｇｅ0.1
を成長させ、続いて１００ｎｍのシリコンを成長させ
る。Ｌｕ2Ｏ3層上にエピタキシャルＳｉまたはＳｉ0.9
Ｇｅ0.1の核形成または成長がないことが、ＲＢＳおよ
び光学顕微鏡写真によって確認されるはずである。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）半導体基板上にエピタキシャル層を
選択的に成長させる方法において、（ａ）ウェーハ上
に、スカンジウム、イットリウム、ランタン、セリウ
ム、プラセオジム、ネオジム、サマリウム、ユウロピウ
ム、ガドリニウム、テルビウム、ジスプロシウム、ホル
ミウム、エルビウム、ツリウム、イッテルビウム、およ
びルテチウムからなる群から選択された元素の酸化物の
マスク層を形成させる段階と、（ｂ）６５０℃より低い
温度で、上記エピタキシャル層が上記マスク層の上には
成長しないように、上記エピタキシャル層を基板上に成
長させる段階とを含む方法。 （２）上記マスク層が２０ｎｍないし１０００ｎｍの範
囲の薄膜マスク層であることを特徴とする、上記（１）
に記載の方法。 （３）上記半導体基板が、シリコン、炭化ケイ素、ゲル
マニウム、並びにそれらの化合物および合金からなる群
から選択されることを特徴とする、上記（１）に記載の
方法。 （４）上記エピタキシャル層が、シリコン、およびシリ
コン−ゲルマニウム合金からなる群から選択されること
を特徴とする、上記（１）に記載の方法。 （５）上記エピタキシャル層が化学蒸着法で付着される
ことを特徴とする、上記（１）に記載の方法。 （６）上記マスク層が物理蒸着法で付着されることを特
徴とする、上記（１）に記載の方法。 （７）上記マスク層がスパッタリング法で付着されるこ
とを特徴とする、上記（１）に記載の方法。 （８）上記マスク層が化学蒸着法で付着されることを特
徴とする、上記（１）に記載の方法。 （９）半導体基板上に多結晶層を選択的に成長させる方
法において、（ａ）上記基板上に中間層を付着させる段
階と、（ｂ）上記中間層の上に、スカンジウム、イット
リウム、ランタン、セリウム、プラセオジム、ネオジ
ム、サマリウム、ユウロピウム、ガドリニウム、テルビ
ウム、ジスプロシウム、ホルミウム、エルビウム、ツリ
ウム、イッテルビウム、およびルテチウムからなる群か
ら選択された元素の酸化物のマスク層を形成させる段階
と、（ｃ）６５０℃より低い温度で、上記多結晶層が上
記マスク層の上に成長しないように、上記多結晶層を上
記基板上に成長させる段階とを含む方法。 （１０）上記中間層が誘電材料であることを特徴とす
る、上記（９）に記載の方法。 （１１）上記中間層がＳｉ3Ｎ4およびＳｉＯ2からなる
群から選択されることを特徴とする、上記（１０）に記
載の方法。 （１２）６５０℃より低い温度で、半導体基板上に層を
選択的に成長させるのに用いられる、スカンジウム、イ
ットリウム、ランタン、セリウム、プラセオジム、ネオ
ジム、サマリウム、ユウロピウム、ガドリニウム、テル
ビウム、ジスプロシウム、ホルミウム、エルビウム、ツ
リウム、イッテルビウム、およびルテチウムからなる群
から選択された元素の酸化物を含むマスク材料。 （１３）６５０℃より低い温度で、半導体基板上に形成
されたマスク層の上に成長させる層の選択的な成長にお
ける、スカンジウム、イットリウム、ランタン、セリウ
ム、プラセオジム、ネオジム、サマリウム、ユウロピウ
ム、ガドリニウム、テルビウム、ジスプロシウム、ホル
ミウム、エルビウム、ツリウム、イッテルビウム、およ
びルテチウムからなる群から選択された元素の酸化物を
含むマスク材料。
【００４２】
【発明の効果】本発明の方法に従って、半導体基板の上
にシリコンまたはシリコン合金のエピタキシャル層、あ
るいは多結晶層を、６５０℃より低い温度で選択的に成
長させることができた。
【００４３】本発明で開示されたIIIＡ族元素および希
土類元素の酸化物からなる薄膜マスクを用いた、６５０
℃より低い温度でのＵＨＶ−ＣＶＤによるシリコンまた
はシリコン合金のエピタキシャル層、あるいは多結晶層
の選択的付着によって、アスペクト比の高い、有効溝幅
のずれが小さい、微細なデバイスを形成することができ
た。
【図面の簡単な説明】
【図１】本発明の典型的なマスク材料を用いた、半導体
ウェーハ上への選択的低温エピタキシャル成長を示す断
面図である。
【図２】本発明の典型的なマスク材料を用いた、半導体
ウェーハの上の中間層上への選択的低温多結晶成長を示
す断面図である。
【図３】半導体ウェーハ上の中間層上への選択的低温多
結晶成長を示す断面図である。
【図４】半導体ウェーハ上への低温エピタキシャル成長
を示す断面図である。
【図５】図１および図２に示した実施例のラザフォード
後方散乱スペクトル（ＲＢＳ）図である。
【図６】図３および図４に示した実施例のＲＢＳ図であ
る。
【符号の説明】
１０ ウェーハ １１ 酸化物マスク層 １２ エピタキシャル層 １３ 構造 １４ 中間層 １５ 多結晶層
フロントページの続き (72)発明者 ケヴィン・コク・チャン アメリカ合衆国10314 ニューヨーク州 スタテン・アイランド トラヴィス・ア ベニュー 635 (72)発明者 ジャック・オン・チュー アメリカ合衆国11103 ニューヨーク州 アストリア フォーティーセカンド・ス トリート 32−46 (72)発明者 ジェームズ・マッケル・エドウィン・ハ ーパー アメリカ合衆国10598 ニューヨーク州 ヨークタウン・ハイツ エリザベス・ロ ード 507 (56)参考文献 特開 平６−85264（ＪＰ，Ａ) 特開 平７−149508（ＪＰ，Ａ) 特開 平１−128428（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 C23C 14/00 - 14/58 C23C 16/00 - 16/56 C30B 23/00 - 25/22

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板上にエピタキシャル層を選択的
    に成長させる方法において、 （ａ）半導体基板上に、スカンジウム、イットリウム、
    ランタン、セリウム、プラセオジム、ネオジム、サマリ
    ウム、ユウロピウム、ガドリニウム、テルビウム、ジス
    プロシウム、ホルミウム、エルビウム、ツリウム、イッ
    テルビウム、およびルテチウムからなる群から選択され
    た元素の酸化物のマスク層を形成させる段階と、 （ｂ）６５０℃より低い温度で、上記エピタキシャル層
    を基板上に成長させる段階とを含む方法。
  2. 【請求項２】上記マスク層が２０ｎｍないし１０００ｎ
    ｍの範囲の薄膜マスク層であることを特徴とする、請求
    項１に記載の方法。
  3. 【請求項３】上記半導体基板が、シリコン、炭化ケイ
    素、ゲルマニウム、並びにそれらの化合物および合金か
    らなる群から選択されることを特徴とする、請求項１に
    記載の方法。
  4. 【請求項４】上記エピタキシャル層が、シリコン、およ
    びシリコン−ゲルマニウム合金からなる群から選択され
    ることを特徴とする、請求項１に記載の方法。
  5. 【請求項５】上記エピタキシャル層が化学蒸着法で付着
    されることを特徴とする、請求項１に記載の方法。
  6. 【請求項６】上記マスク層が物理蒸着法で付着されるこ
    とを特徴とする、請求項１に記載の方法。
  7. 【請求項７】上記マスク層がスパッタリング法で付着さ
    れることを特徴とする、請求項１に記載の方法。
  8. 【請求項８】上記マスク層が化学蒸着法で付着されるこ
    とを特徴とする、請求項１に記載の方法。
  9. 【請求項９】半導体基板上に多結晶層を選択的に成長さ
    せる方法において、 （ａ）上記基板上に中間層を付着させる段階と、 （ｂ）上記中間層の上に、スカンジウム、イットリウ
    ム、ランタン、セリウム、プラセオジム、ネオジム、サ
    マリウム、ユウロピウム、ガドリニウム、テルビウム、
    ジスプロシウム、ホルミウム、エルビウム、ツリウム、
    イッテルビウム、およびルテチウムからなる群から選択
    された元素の酸化物のマスク層を形成させる段階と、 （ｃ）６５０℃より低い温度で、上記多結晶層を上記中
    間層上に成長させる段階とを含む方法。
  10. 【請求項１０】上記中間層が誘電材料であることを特徴
    とする、請求項９に記載の方法。
  11. 【請求項１１】上記中間層がＳｉ3Ｎ4およびＳｉＯ2か
    らなる群から選択されることを特徴とする、請求項１０
    に記載の方法。
  12. 【請求項１２】６５０℃より低い温度で、半導体基板上
    に層を選択的に成長させるのに用いられる、スカンジウ
    ム、イットリウム、ランタン、セリウム、プラセオジ
    ム、ネオジム、サマリウム、ユウロピウム、ガドリニウ
    ム、テルビウム、ジスプロシウム、ホルミウム、エルビ
    ウム、ツリウム、イッテルビウム、およびルテチウムか
    らなる群から選択された元素の酸化物を含むマスク材
    料。
  13. 【請求項１３】６５０℃より低い温度で、半導体基板上
    に形成された中間層の上に成長させる層の選択的な成長
    に用いられる、スカンジウム、イットリウム、ランタ
    ン、セリウム、プラセオジム、ネオジム、サマリウム、
    ユウロピウム、ガドリニウム、テルビウム、ジスプロシ
    ウム、ホルミウム、エルビウム、ツリウム、イッテルビ
    ウム、およびルテチウムからなる群から選択された元素
    の酸化物を含むマスク材料。
JP07097111A 1994-05-09 1995-04-21 シリコンまたはシリコン合金の低温選択的成長方法 Expired - Fee Related JP3138174B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US240060 1994-05-09
US08/240,060 US5427630A (en) 1994-05-09 1994-05-09 Mask material for low temperature selective growth of silicon or silicon alloys

Publications (2)

Publication Number Publication Date
JPH07307302A JPH07307302A (ja) 1995-11-21
JP3138174B2 true JP3138174B2 (ja) 2001-02-26

Family

ID=22904951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07097111A Expired - Fee Related JP3138174B2 (ja) 1994-05-09 1995-04-21 シリコンまたはシリコン合金の低温選択的成長方法

Country Status (4)

Country Link
US (4) US5427630A (ja)
JP (1) JP3138174B2 (ja)
KR (1) KR0147498B1 (ja)
DE (1) DE19515346C2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974385B1 (ko) * 2007-03-22 2010-08-05 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251183B1 (en) * 1998-05-21 2001-06-26 Midwest Research Institute Rapid low-temperature epitaxial growth using a hot-element assisted chemical vapor deposition process
JP2003530131A (ja) * 1999-03-07 2003-10-14 ディスクレ リミテッド コンピューターを利用する手術方法及び装置
US6734453B2 (en) 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
DE10244862B4 (de) * 2002-09-23 2006-09-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht
FR2849531A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Procede de formation d'une region localisee d'un materiau difficilement gravable
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
EP1898449B1 (en) * 2006-09-06 2011-06-08 Siltron Inc. Compound semiconductor devices and methods of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
DE1289188B (de) * 1964-12-15 1969-02-13 Telefunken Patent Metallbasistransistor
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
JPS5942749B2 (ja) * 1979-07-11 1984-10-17 株式会社東芝 多層膜のエツチング方法
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4526629A (en) * 1984-05-15 1985-07-02 International Business Machines Corporation Catalytic oxidation of solid materials
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US4661176A (en) * 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5181964A (en) * 1990-06-13 1993-01-26 International Business Machines Corporation Single ended ultra-high vacuum chemical vapor deposition (uhv/cvd) reactor
JPH04124090A (ja) * 1990-09-17 1992-04-24 Fujitsu Ltd ダイヤモンド膜の形成方法
FR2667617B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5227330A (en) * 1991-10-31 1993-07-13 International Business Machines Corporation Comprehensive process for low temperature SI epit axial growth
US5292402A (en) * 1992-07-09 1994-03-08 National Semiconductor Corporation Masking material for applications in plasma etching
JPH06310687A (ja) * 1993-04-20 1994-11-04 Kawasaki Steel Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974385B1 (ko) * 2007-03-22 2010-08-05 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그것을 이용한 유기 ｅｌ 표시 장치

Also Published As

Publication number Publication date
US5595600A (en) 1997-01-21
US5565031A (en) 1996-10-15
US5634973A (en) 1997-06-03
DE19515346A1 (de) 1995-11-23
DE19515346C2 (de) 1997-04-17
US5427630A (en) 1995-06-27
KR0147498B1 (ko) 1998-11-02
JPH07307302A (ja) 1995-11-21

Similar Documents

Publication Publication Date Title
US3620833A (en) Integrated circuit fabrication
EP0553852A2 (en) Process for producing semiconductor substrate
JP5015134B2 (ja) 基板から酸化物を除去する方法
KR20080084941A (ko) 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판
WO2000001005A1 (fr) Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur
JP3138174B2 (ja) シリコンまたはシリコン合金の低温選択的成長方法
KR100611108B1 (ko) 박막 형성 방법
JPS5833693B2 (ja) 半導体装置の製造方法
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
JP3956487B2 (ja) 炭化けい素半導体素子の製造方法
JPH06104268A (ja) ゲッタリング効果を持たせた半導体基板およびその製造方法
US6838391B2 (en) Method of semiconductor processing including fluoride
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
US3698947A (en) Process for forming monocrystalline and poly
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JP2005057295A (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
JPS5840820A (ja) シリコン単結晶膜形成法
JP3261444B2 (ja) 半導体薄膜の製造方法
JP3922674B2 (ja) シリコンウエハの製造方法
JPH02105517A (ja) 半導体装置の製造方法
EP0093848A2 (en) Semiconductor device fabrication process utilizing an added annealing step
JP2622604B2 (ja) 酸化物薄膜形成方法
JP3160269B2 (ja) 半導体装置の作製方法
JPH0334533A (ja) 半導体結晶層の製造方法
EP1001458A1 (en) Isotropic etching of silicon using hydrogen chloride

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees