KR20080084941A - 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판 - Google Patents

고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판 Download PDF

Info

Publication number
KR20080084941A
KR20080084941A KR1020087013837A KR20087013837A KR20080084941A KR 20080084941 A KR20080084941 A KR 20080084941A KR 1020087013837 A KR1020087013837 A KR 1020087013837A KR 20087013837 A KR20087013837 A KR 20087013837A KR 20080084941 A KR20080084941 A KR 20080084941A
Authority
KR
South Korea
Prior art keywords
wafer
concentration
oxygen
atoms
temperature
Prior art date
Application number
KR1020087013837A
Other languages
English (en)
Inventor
로버트 제이. 팔스터
블라디미르 보론코프
가브리엘라 보리오네티
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20080084941A publication Critical patent/KR20080084941A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본질적으로 임의의 전자 장치 제조 공정의 열처리 사이클 동안 산소 석출물(oxygen precipitate)을 신뢰성 있게 형성하는, 저 저항률을 가지면서 비소(arsenic) 또는 인(phosphorus)으로 도핑된(N+/N++) 실리콘 웨이퍼의 준비 공정에 관한 것이다.
고유 게터링, 실리콘 웨이퍼

Description

고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼 기판{ARSENIC AND PHOSPHORUS DOPED SILICON WAFER SUBSTRATES HAVING INTRINSIC GETTERING}
일반적으로, 본 발명은 전자 부품(electronic component)의 제조에서 이용되는 실리콘 웨이퍼를 준비하는 방법에 관한 것이다. 보다 구체적으로, 본 발명은 본질적으로 임의의 전자 장치 제조 공정의 열처리 사이클 동안 산소 석출물(oxygen precipitate)을 신뢰성 있게 형성하는, 저 저항률을 가지면서 비소(arsenic) 또는 인(phosphorus)으로 도핑된(N+/N++) 실리콘 웨이퍼의 준비 공정에 관한 것이다.
반도체 전자 부품의 제조를 위한 대부분의 공정에서 시작 재료(starting material)인 단결정 실리콘은, 단일 종결정(single seed crystal)을 용융 실리콘에 침지(immerse)한 후 저속 추출에 의해 성장시키는 Cz(Czochralski) 공정으로 제조된다. 용융 실리콘이 석영 도가니에 포함되어 있는 시간 동안, 용융 실리콘은 주로 산소 같은 각종 불순물에 의해 오염된다. 용융체의 특정 온도에서의 실리콘 내의 산소 용해도 및 응고된 실리콘 내의 산소의 실제 편석 계수(actual segregation coefficient)에 의해 결정되는 일정 농도에 다다를 때까지, 실리콘 용융체의 특정 온도에서 산소는 결정 격자로 침투한다. 이 같은 농도는 전자 장치를 제조하는데 이용되는 공정을 위한 통상 온도에서의 고상 실리콘 내의 산소 용해도 보다 높다. 결정이 용융체로부터 성장하고 냉각되고, 따라서 결정 내의 산소 용해도가 급속하게 낮아지는 동안, 결정으로부터 슬라이스된(sliced) 웨이퍼에서 산소는 과포화 농도에서 불안정한 상태에 있다(resent).
전자 장치의 제조에서 통상적으로 사용되는 열처리 사이클은 산소로 과포화 실리콘 웨이퍼 내의 산소 석출물을 발생시킬 수 있다. 웨이퍼 내의 위치에 따라서, 석출물은 유해할 수도 유익할 수도 있다. 웨이퍼의 활성 장치 영역(active device region)에 위치한 산소 석출물은 장치의 작동을 해칠 수 있다. 그러나 웨이퍼의 벌크(bulk)에 위치한 산소 석출물은 웨이퍼와 접촉할 수 있는 바람직하지 않은 금속 불순물을 트래핑(trap)할 수 있다. 금속을 트래핑하는 웨이퍼의 벌크에 위치한 산소 석출물을 이용하는 것은 내부 또는 고유 게터링(internal or intrinsic gettering("IG"))으로 통상적으로 지칭된다.
MOSFET을 포함하는 전원 장치 같은 몇몇의 애플리케이션에 있어서, 비소와 인이 고농도 도핑되고 저 저항률을 가지는, 고유 게터링을 갖는 단결정 실리콘 웨이퍼가 필요하다. 이 같은 웨이퍼는 몇 가지 문제점이 있다. 5mΩ-cm 또는 그 미만의 바람직한 저항률을 달성하기 위해 필요한 비소 및 인의 농도에서, 비소 및 인 도펀트(dopant)는 고유 게터링에 필요한 임계 밀도 이하로 산소 석출물을 억제하는 경향이 있다.
미국 특허 No. 6,491,752, Kirscht et al.는 이러한 문제점을 결정 성장 공정 동안 단결정 실리콘에 탄소를 도핑하는 것으로 해결하려 했다. 단결정 실리콘 잉곳(ingot)의 시드 단부(seed end) 부근은 상대적으로 저농도(~4x1016atoms/cm3) 도핑되고, 단결정 실리콘 잉곳의 테일 단부(tail end) 부근은 상대적으로 고농도(~2x1017atoms/cm3) 도핑되면서 탄소량이 변화한다. Kirscht et al.에 따르면, 웨이퍼가 잉곳 시드 콘(ingot seed cone)으로부터 상당한 거리가 떨어진 위치에서 슬라이스된 경우, 고농도 탄소 도핑이 산소 석출물이 형성될 수 있는 웨이퍼를 산출하는데 있어서 필요하다. 그러나 이 같은 방법은 완전히 만족스럽지 못하다. 예를 들어, 산소 의존형 고유 게터링은 중간 지점으로부터 결정 축을 따라 콘 단부(end cone)로 슬라이스된 고농도 도핑된 웨이퍼에서는 발견되지 않는다. Kirscht et al.의 도 4를 참조하자. 또한, 이러한 방법은 탄소 농도를 잉곳 길이의 함수로서 증가시키는 것을 필요로 하며, 이로 인해 웨이퍼 간의 균일성의 부재 및 보다 복잡한 결정 성장 공정 제어를 야기한다.
그러므로, 본질적으로 임의의 전자 장치 제조 공정의 열처리 사이클 동안 산소 석출물(oxygen precipitate)을 신뢰성 있게 형성하는, 저 저항률을 가지면서 비소(arsenic) 또는 인(phosphorus)으로 도핑된(N+/N++) 단결정 실리콘 웨이퍼의 준비 및 준비 공정은 본 발명의 다양한 태양 중 하나이다. 유리하게, 본 공정은 웨이퍼간 더 높은 균일성을 가지는 웨이퍼를 산출하며, 부가하여 특정 종래의 접근 방법이 필요로 하는 단결정 성장에 대한 제약을 완화한다.
그러므로, 간략하게, 본 발명은 Czochralski 방법에 의해 성장한 단결정 실리콘 잉곳(ingot)으로터 슬라이스된 웨이퍼에 관한 발명으로서, 전면(front surface), 후면(back surface), 전면과 후면 사이의 가상 중앙 평면(imaginary central plane) 및 벌크 층을 포함하며, 전면은 전면과 전면으로부터 중앙 평면을 향해 측정된 거리인 D1 사이에 웨이퍼의 제 1 영역을 포함하고, 벌크 층은 중앙 평면과 제1 영역 사이에 웨이퍼의 제 2 영역을 포함한다. (a) 웨이퍼를 700℃를 초과하는 온도에서 산소 석출물 열처리 시 산소 석출물이 벌크 층에서 적어도 1×107 산소 석출물/㎤의 농도로 형성하고, (b) 웨이퍼를 700℃를 초과하는 온도에서 산소 석출물 열처리하기 전에 (ⅰ) 웨이퍼를 적어도 2℃/sec의 레이트에서 적어도 950℃의 어닐링 온도로 가열하고 (ⅱ) 웨이퍼를 어닐링 온도에서 700℃ 또는 미만으로 냉각함으로써, 과포화 농도의 결정 격자 공격자점이 감소되고 벌크 층에서의 1×107 산소 석출물/㎤의 농도로의 산소 석출물의 형성을 피하여, 웨이퍼는 5mΩ-㎝ 보다 작은 저항률을 가지고, 인 또는 비소로 도핑되며, 벌크 층에 과포화 농도의 결정 격자 공격자점을 가진다.
더 나아가 본 발명은, 후속 열 공정 단계에서의 웨이퍼의 산소의 석출물 거동에 영향을 주기 위해 Czochralski 방법에 의해 성장한 단결정 실리콘 잉곳(ingot)으로부터 슬라이스된 단결정 실리콘 웨이퍼를 열 처리하기 위한 공정에 관한 발명이며, 실리콘 웨이퍼는 전면(front surface), 후면(back surface), 전면과 후면 사이의 가상 중앙 평면(imaginary central plane), 및 벌크 층을 포함하고, 인 또는 비소로 도핑되며, 5mΩ-㎝ 보다 작은 저항률을 가지고, 전면은 전면과 전면으로부터 중앙 평면을 향해 측정된 거리인 D1 사이에 웨이퍼의 영역을 포함하고, 벌크 층은 중앙 평면과 전면 층 사이에 웨이퍼의 영역을 포함한다. 공정은 웨이퍼 벌크의 결정 격자 공격자들의 밀도를 증가시키기 위해 질소 포함 기체를 포함하는 분위기(atmosphere)에서 단결정 실리콘 웨이퍼를 열처리하는 단계 및 웨이퍼 벌크가 결정 격자 공격자점으로 과포화되도록 열처리된 웨이퍼를 냉각하는 단계를 포함한다.
본 발명의 기타 목적 및 특성이 이후에서 일부는 뚜렷하게 일부는 명백하게 나타날 것이다.
도 1은 본 발명의 공정의 도식적인 도면이다.
본 발명의 단결정 실리콘 웨이퍼는 비소 또는 인으로 고농도 도핑된 n 형(N+/N++)이다. 부가하여, 본 발명의 웨이퍼는 Cz(Czochralski) 성장 공정으로 달성 가능한 임의의 산소 농도를 기본적으로 포함할 수 있으며, 그럼에도 고유 게터링의 목적을 위해 웨이퍼 벌크 내의 충분한 산소 석출물을 신뢰성 있고 반복적으로 형성할 수 있다. 부가하여, 산소 석출물은 기본적으로 임의의 전자 장치 제조 공정의 열처리 사이클 과정에서 용이하게 형성될 것이다.
A. 시작 재료(starting material)
일 실시예에서, 본 발명의 웨이퍼를 위한 시작 재료는 종래의 Cz(Czochralski) 결정 성장 방법에 따라 성장한 150mm, 200mm, 300mm, 400mm 또는 그 이상의 공칭 직경(nominal diameter)을 통상적으로 가지는 단결정 잉곳으로부터 슬라이스된 실리콘 웨이퍼이다. 웨이퍼는 폴리싱(polish)되거나 또는 대체하여 랩핑(lap) 및 에칭(etch)되지만 폴리싱되지 않을 수 있다. 표준 실리콘 슬라이싱, 래핑, 에칭, 및 폴리싱 기술뿐만 아니라 이 같은 방법은 예를 들어 F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989와 Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, New York, 1982 (본 명세서에 참고로 포함되어 있음)에서 개시되고 있다. 양호하게, 웨이퍼는 당업자에게 알려진 표준 방법에 의해서 폴리싱 및 클리닝된다. 예컨대, W. C. O'Mara et al . , Handbook of Semiconductor Silicon Technology, Noyes Publications을 참고하자.
도 1을 참고하면, 양호하게는 웨이퍼(1)가 전면(front surface; 3), 후면(back surface; 5) 그리고 전면과 후면 사이에 가상 중앙 평면(7)을 포함한다. 문맥상, 용어 "전" 및 "후"는 웨이퍼(1)의 두 개의 주된, 일반적으로 평면인 표면을 구별하기 위해서 사용된다. (여기서 사용되는 구절의 의미처럼) 웨이퍼(1)의 전면(3)은 반드시 전자 장치가 후속적으로 제조되는 표면이 아니며, (여기서 사용되는 구의 의미처럼) 웨이퍼(1)의 후면(5)도 반드시 전자 장치가 제조되는 표면의 반대 방향의 웨이퍼(1)의 주 표면이 아니다. 부가하여, 통상적으로 실리콘 웨이퍼가 몇몇의 TTV(total thickness variation), 휨(warp) 그리고 구부러짐(bow)을 가지고 있기 때문에, 전면의 모든 부위와 후면의 모든 지점 사이의 중간 지점이 정확하게 평면에 부합하지 않을 수 있다. 그러나 실용적인 문제로서 TTV, 휨 그리고 구부러짐이 통상적으로 매우 근소하기 때문에, 이를 근사하여 중간 지점이 전면과 후면 사이의 거의 동일한 거리에 있는 가상 중앙 평면에 부합한다고 말할 수 있다.
웨이퍼에 저 저항률, 즉 5 mΩ-cm 이하의 저항률을 부여하기에 충분한 농도로 웨이퍼가 비소 또는 인으로 도핑된다. 일 실시예에서, 웨이퍼는 적어도 1×1019 atoms/cm3의 농도로 도핑된다. 예를 들어, 웨이퍼는 약 1×1019 atoms/cm3 내지 약 3×1019atoms/cm3의 비소 농도, 즉 약 200 PPMA 내지 약 600 PPMA를 가질 수 있다. 통상적으로 이러한 농도에서 비소로 도핑된 웨이퍼는 약 0.1 mΩ-cm 내지 약 5 mΩ-cm의 저항률을 가진다. 본 발명의 양호한 일 실시예에서, 웨이퍼는 약 1.7×1019 atoms/cm3 내지 약 3×1019 atoms/cm3(약 340 PPMA 내지 약 600 PPMA)의 농도의 비소로 도핑된다. 통상적으로 이러한 농도의 비소로 도핑된 웨이퍼는 약 2.6 mΩ-cm 내지 약 3.9 mΩ-cm의 저항률을 가진다. 인이 도펀트로 이용될 때, 통상적으로 웨이퍼는 적어도 1×1019 atoms/cm3의 농도의 인으로 도핑될 것이다. 예를 들어, 웨이퍼는 약 1×1019 atoms/cm3 내지 약 4.5×1019 atoms/cm3 즉, 약 200 PPMA 내지 약 900 PPMA의 인 농도를 가질 수 있다. 통상적으로 인으로 도핑된 이러한 농도의 웨이퍼는 약 0.1 mΩ-cm 내지 약 2 mΩ-cm의 저항률을 가진다. 또 다른 바람직한 실시예에서, 웨이퍼는 약 4.1×1019 atoms/cm3 내지 약 4.5×1019 atoms/cm3 (약 820 PPMA 내지 약 900 PPMA)의 농도의 인으로 도핑되며, 이는 약 1.1 mΩ-cm 내지 약 1.9 mΩ-cm의 저항률을 부여한다.
웨이퍼는 Cz 공정에 의해 달성 가능한 범위 내에 모두 부합하는 산소 농도를 가질 수 있다. 그러나, 통상적으로 비소 또는 인으로 고농도 도핑된 웨이퍼 같은 저 저항률 웨이퍼는 도핑되지 않거나 저농도 도핑된 웨이퍼보다 근소하게 더 낮은 산소 농도를 가진다. 예를 들어, 통상적으로 비소로 도핑된 웨이퍼는 약 4.5×1017 atoms/cm3 내지 약 5.5×1017 atoms/cm3 즉, 약 9 PPMA 내지 약 11 PPMA의 산소 농도를 가진다. 일 실시예에서, 비소로 도핑된 웨이퍼는 약 5.5×1017 atoms/cm3 내지 약 8×1017 atoms/cm3 즉, 약 11 PPMA 내지 약 16 PPMA의 산소 농도를 가진다. 통상적으로 인으로 도핑된 웨이퍼는 약 6×1017 atoms/cm3 내지 약 9×1017 atoms/cm3 즉, 약 12 PPMA 내지 약 18 PPMA의 산소 농도를 가진다. 일 실시예에서, 인으로 도핑된 웨이퍼는 약 7.5×1017 atoms/cm3 내지 약 8.5×1017 atoms/cm3 즉, 약 15 PPMA 내지 약 17 PPMA의 산소 농도를 가진다.
단결정 실리콘의 불순물로서 존재할 때 치환형 탄소는 산소 석출물 핵생성 센터(nucleation center)의 형성을 촉진할 수 있다. 그럼에도, 일반적으로 단결정 실리콘 시작 재료는 비교적 저농도의 탄소를 가지는 것이 바람직하다. 그러므로 일 실시예에서, 단결정 실리콘이 약 5×1016 atoms/cm3 이하, 보다 양호하게는 약 1×1016 atoms/cm3 이하, 더욱 보다 양호하게는 약 5×1015 atoms/cm3 이하의 탄소를 가지는 것이 바람직하다.
통상적으로, Cz 성장 공정 동안, 주요 고유 점결함(predominant intrinsic point defect)이 결정 격자 공격자점(vacancy) 또는 실리콘 자기 침입형 원자(self-interstitial atom)인 단결정 실리콘을 산출하도록 주변 환경을 선택할 수 있다. 결정 성장 공정 동안 실리콘 결정을 비소 또는 인으로 고농도 도핑하는 것은 공격자점 지배형(vacancy dominated) 단결정 실리콘을 성장시키는 것을 난해하게 만드는 경향이 있다. 임의의 특정 이론에 구속되지 않고, 비소 및 인 도핑은 두 가지 관점에서 침입형 원자(interstitial atom)의 농도를 증가시킨다. 비소와 인이 그 자체로서 치환형(substitutional) 또는 침입형(interstitial) 원자로서 실리콘 내에 존재할 수 있다. 부가하여, 비소와 인은 잉여 실리콘 자기 침입형 원자(excess silicon-interstitial)를 트랩핑할 수 있는 것으로 보인다. 그러므로, 동일 조건 하에서 성장한 도핑되지 않은 단결정 실리콘과 비교하여 평형 상태는 산소 석출물을 억압하는 경향이 있는 침입형 원자의 방향으로, 그리고 산소 석출물을 촉진하는 경향이 있는 결정 격자 공격자점으로부터 멀어지는 방향으로 이동되는 것으로 보인다.
B. 공격자점의 과포화 농도의 생성
본 발명의 공정에 따라, 저 저항률을 가지고 비소 또는 인으로 고농도 도핑된 웨이퍼는 결정 격자 공격자점(crystal lattice vacancy)을 시작 웨이퍼에 유입시키도록 열 어닐링 처리(subject to a thermal anneal)되며, 그 후 웨이퍼는 결정 격자 공격자점의 포화 농도를 웨이퍼 내로 고정시키도록(freeze) 급속 냉각된다. 다시 말해, 결정 격자 공격자점은 결과 웨이퍼의 주요 고유 점결함이며, 과포화 농도로 존재한다. 따라서, 이 같은 웨이퍼가 산소 석출물 열처리될 때, 결정 격자 공격자점은 산소 석출물을 촉진하고, 그 결과 웨이퍼는 웨이퍼 벌크 내에 고유 게터링을 위해 충분한 밀도의 산소 석출물을 형성한다.
도 1을 참고하면, 웨이퍼는, 웨이퍼가 상승된 온도로 열처리되어 웨이퍼(1) 내 결정 격자 공격자점들(9)을 형성하고 그로 인해 공격자점(9)의 수밀도(number density)를 증가시키는 열처리 단계에 인가된다. 양호하게는, 본 열처리 단계는 웨이퍼가 목표 온도로 급속히 가열되고 상대적으로 단기간의 시간 동안 목표 온도에서 어닐링(anneal)되는 급속 열 어닐링 장치(rapid thermal annealer)에서 수행된다. 통상적으로, 웨이퍼는 적어도 약 10 ℃/sec, 보다 바람직하게는 소정의 10 단위의 ℃/sec(예컨대, 20 ℃/sec, 30 ℃/sec, 40 ℃/sec, 50 ℃/sec, 60 ℃/sec 등)의 가열 레이트에서 어닐링 온도로 가열될 것이고, 보다 통상적으로는 적어도 100 ℃/sec의 가열 레이트에서 어닐링 온도로 가열될 것이다. 일반적으로, 어닐링 온도는 1200℃를 초과하여, 양호하게는 적어도 약 1230℃, 보다 양호하게는 적어도 약 1250℃, 그리고 가장 양호하게는 약 1250℃와 1300℃ 사이이다.
일반적으로, 급속 열 어닐링 단계 동안 유입된 결정 격자 공격자점의 수는 주로 어닐링 온도, 어닐링 단계가 수행되는 분위기(atmosphere)의 조성비, 웨이퍼가 어닐링되는 시간 길이의 함수이다. 일반적으로, 결정 격자 공격자점의 평형 농도는 온도와 비례관계에 있는 경향이 있다. 따라서, 더 높은 공정 온도는 급속 열 어닐링 단계 동안 웨이퍼로 유입되는 결정 격자 공격자점의 농도를 증가시키는 경 향이 있다. 일반적으로 산화 분위기(oxidizing atmosphere)는 중성 분위기(neutral atmosphere; 예컨대 비 산화, 비 질화 분위기)와 비교하여 실리콘 자기 침입형 원자의 형성에 보다 유리한 경향이 있으며, 반면 질화 분위기(nitriding atmosphere)는 중성 분위기와 비교하여 결정 격자 공격자점의 형성에 유리한 경향이 있다. 그리고 질화 분위기가 결정 격자 공격자점의 형성을 촉진하기 때문에, 웨이퍼 내의 결정 격자 공격자점의 농도는 질화 분위기의 어닐링 시간에 비례한다.
일반적으로, 분위기는, 결정 격자 공격자점을 주요 고유 점결함으로 가지고 냉각 후에는 결정 격자 공격자점으로 과포화 웨이퍼를 산출하는 급속 열 어닐링 단계를 고려하여 선택된다. 그러므로 예를 들어, 분위기는 산화 가스의 혼합물(예컨대, 산소 또는 수증기), 중성 가스(예컨대, 헬륨, 아르곤) 또는 질화 가스(예컨대, 질소 또는 암모니아 같은 질소-함유 화합물 가스)를 포함할 수 있다. 양호하게는, 분위기가 실질적으로 산화 및 중성 가스 없이 질화된다(nitriding). 즉, 분위기는 질소 또는 암모니아 같은 질화 가스를 양호하게 포함한다.
웨이퍼 전체에 공격자점 농도의 증가는 어닐링 온도를 달성 즉시, 또는 거의 즉시 달성된다. 전반적인 질화 분위기에서 어닐링 온도에서의 웨이퍼의 연속 어닐링(continued annealing)은 공격자점 농도를 보다 증가시킨다. 통상적으로, 웨이퍼는 적어도 1 초, 통상적으로는 적어도 수 초(적어도 3 초) 또는 수십 초 동안 어닐링 온도에서 유지될 것이다. 일 실시예에서, 웨이퍼는 적어도 10 초, 양호하게는 적어도 15 초 동안 어닐링 온도에서 유지된다. 웨이퍼는 (상업적으로 사용가능한 급속 열 어닐링 장치에서의 한계에 가까운) 약 60 초에 이르는 기간 동안 어닐 링될 수 있다. 어느 경우에나, 웨이퍼는, 웨이퍼 벌크에서 결정 격자 공격자점이 주요 고유 점결함이 되기에 충분한 기간 동안 선택된 분위기 및 어닐링 온도에서 어닐링되고, 단결정이 성장했을 때 실리콘 결정의 고유 점결함의 상대 농도에 비소 또는 인 도펀트가 끼쳐왔을 수 있는 임의의 영향을 극복할 수 있다. 수학적으로 고려할 때, [공격자점]유입 + [공격자점]Cz > [침입형]Si + [침입형]도펀트인 Cz 성장 조건 때문에, 공정은 실리콘 자기 침입형 및 도펀드 침입형의 합보다 큰 유입 공격자점 및 기존 공격자점의 합을 산출한다. 보다 단기간의 어닐링 기간에 대해, (실리콘이 성장한 그 상태에서 실리콘 자기 침입형을 주요 고유 점결함으로 가지고 있는 경우) 표면 부근 영역이 공격자점 지배형이 된다. 보다 장기간의 어닐링 기간 동안, 웨이퍼의 전체의 두께는 공격자점 지배형이 된다.
급속 열 어닐링은 웨이퍼가 일련의 고출력 램프 개별적으로 가열되는, 상업적으로 사용가능한 다수의 급속 열 어닐링 노(RTA; rapid thermal annealing furnace) 중 임의의 수의 급속 열 어닐링 노에서 실행될 수 있다. RTA 노는, 실리콘 웨이퍼를 수 초 내에 실온에서 1250℃까지 급속으로 가열하는 것과 같이, 실리콘을 급속으로 가열할 수 있다. 일 예시적인 상업적으로 사용가능한 RTA 노로는 47131 Bayside Parkway, Freemont, CA 94538에 위치한 Mattson Technology Inc 사의 3000 RTP 노를 들 수 있다.
금속 및 기타 원소 같은 결정 격자 공격자점은 단결정 실리콘을 통해 확산될 수 있으며, 확산의 레이트는 온도에 의존한다. 예를 들어, 결정 격자 공격자점은 700℃ 정도의 온도에서 상업적인 실시 기간 동안 기본적으로 이동 불가능한 반면, 웨이퍼가 급속 열 어닐링 단계에서 어닐링되는 온도 근처에서의 온도에서는 비교적 이동 가능하다. 최근에 얻은 연구 결과는 공격자점의 확산 레이트가 약 700℃ 그리고 800℃, 900℃ 심지어 1000℃ 이하의 온도에서 상당히 느리다는 것을 시사하고 있다.
급속 열 어닐링의 완료 시, 웨이퍼는 결정 격자 공격자점이 단결정 실리콘에서 비교적 이동 가능한 온도 범위를 통해 급속으로 냉각된다. 도 1을 참고하면, 웨이퍼(1)의 온도가 이러한 온도 범위를 통해 낮아지는 동안, 공격자점은 표면 층들(3, 5)로 확산되어 소멸되고, 따라서 공격자점 농도의 변화를 초래하며, 변화의 범위는 웨이퍼가 이러한 범위 내의 온도에서 유지되는 시간의 길이에 의존한다. 웨이퍼가 무한의 기간 동안 이러한 범위 내의 온도에서 유지된 경우, 공격자점 농도는 웨이퍼 벌크(11) 전체에 걸쳐서 실질적으로 균일하게 될 것이며, 농도는 열처리 단계의 완료 시의 결정 격자 공격자점의 농도보다 실질적으로 낮은 평형 값이 될 것이다. 이러한 결과를 피하기 위해, 웨이퍼는 웨이퍼 벌크 내의 결정 격자 공격자점의 과포화 농도를 고정시키기 위해 급속으로 냉각된다. 일반적으로, 이러한 온도 범위 내의 평균 냉각 레이트는 적어도 약 초당 5℃, 양호하게는 적어도 약 초당 20℃, 더 양호하게는 적어도 약 초당 50℃, 더욱 양호하게는 적어도 약 초당 100℃이며, 약 초당 100℃에서 약 초당 200℃의 범위의 냉각 레이트가 현재 가장 바람직하다. 무한대의 급속 냉각은 달성 불가능하기 때문에, 적어도 몇몇의 공격자점은 표면 층에서 웨이퍼 외부로 확산될 것이다. 냉각이 웨이퍼가 표면 영역 부 근 또는 벌크 전체에 걸쳐 공격자점 지배형이 되도록 웨이퍼 벌크의 전체에 걸친 공격자점의 과포화 농도를 고정하기에 충분한 급속 냉각으로 가정하면, 급속 열 어닐링의 마지막 시점에서 달성되는 밀도와 비교할 때 그보다 낮은 급속 냉각 이후의 공격자점의 밀도는 중요한 것은 아니다. 웨이퍼가 결정 격자 공격자점이 단결정 실리콘에서 비교적 이동 가능한 온도 범위 이외의 온도로 냉각되면, 냉각 레이트는 웨이퍼의 석출 특성에 현저하게 영향을 주는 것 같지 않으므로, 엄밀하게는 중요하지 않다.
일반적으로, 급속 냉각 단계는 어닐링 단계에 대해서 임의의 이전에 기술했던 분위기에서 수행될 수 있다. 그러나 편리함 및 간편함을 위해, 어닐링 및 냉각 단계는 동일 또는 적어도 실질적으로 동일한 분위기에서 수행되는 것이 양호하다.
급속 열 어닐링 및 냉각 단계의 결과로서, 결정 격자 공격자점의 과포화 농도가 고농도 도핑된 웨이퍼로 고정된다. 과포화 공격자점 농도가 직접적으로 용이하게 측정될 수 없어도, 과포화된 공격자점의 존재는 (ⅰ) (예를 들어, 800℃에서 4 내지 8 시간 동안 웨이퍼를 어닐링한 후 1000℃에서 16시간 동안 웨이퍼를 어닐링하는) 약 700℃를 초과하는 온도에서의 산소 석출물 열처리 또는 (ⅱ) (예를 들어, 1000℃에서 15 분 동안) 산소 석출물 핵 용해 열처리를 이용하는 대체 방법에 의해 간접적으로 설정될 수 있다. 산소 석출물 열처리에서, 과포화된 공격자점은 산소 석출물의 형성을 촉진하고 결과 웨이퍼는 적어도 약 1×107 산소 석출물/㎤ 의 산소 석출물 농도를 가진다. 그러나 웨이퍼가 산소 석출물 열처리되기에 앞서 산 소 석출물 핵 용해 열처리 된 경우, 용해 열처리는 웨이퍼의 결정 격자 공격자점의 농도를 석출물이 촉진되는 임계치 이하로 감소시킬 것이다. 예를 들어, 산소 석출물 핵 용해 열처리는 웨이퍼가 700℃를 초과하는 온도에서 산소 석출물 열처리되기 전에 (ⅰ) 웨이퍼를 적어도 2℃/sec의 레이트에서 적어도 950℃의 어닐링 온도로 가열하는 단계, 및 (ⅱ) 웨이퍼를 어닐링 온도에서 700℃ 또는 미만의 온도로 냉각시키는 단계를 포함할 수 있다. 그 결과, 산소 석출물 열처리에 앞서 산소 석출물 핵 용해 열처리된 웨이퍼는 적어도 1×107 산소 석출물/㎤의 농도의 산소 산출물을 생성하지 못하지만, (급속 열 어닐링 그리고 냉각 후 및 산소 석출물 열처리 전에 산소 석출물 핵 용해 단계 처리되지 않고) 산소 석출물 열처리된 웨이퍼는 산소 석출물을 적어도 1×107 산소 석출물/㎤, 통상적으로는 약 1×107 산소 석출물/㎤에서 약 1×1010 산소 석출물/㎤, 양호하게는 약 1×108 산소 석출물/㎤에서 약 1×1010 산소 석출물/㎤, 보다 양호하게는 약 1×109 산소 석출물/㎤에서 약 1×1010 산소 석출물/㎤의 농도에서 형성한다.
부분적으로, 본 발명의 웨이퍼에서의 결정 격자 공격자점의 농도 프로파일은 어닐링 온도에서 결정 격자 공격자점이 비교적 이동 불가능한 온도로의 냉각 레이트의 함수이다. 이전에 기술한 바와 같이, 어닐링 온도에서부터 냉각하는 레이트는 결정 격자 공격자점 농도에 현저한 영향을 끼친다. 웨이퍼가 무한대로 급속하게 냉각될 수 없기 때문에, 몇몇의 결정 격자 공격자점은 필연적으로 실리콘 표면 으로 확산되어 웨이퍼 내로 고정되기 전에 배출된다. 그 결과, 웨이퍼는 산소 석출물 거동에 있어서 서로 다른, 표면 부근 영역(도 1에서 도시된 바와 같이 표면과 표면으로부터 측정된 D1 거리 사이의 영역)과 웨이퍼 벌크(도 1의 가상 중앙 평면으로부터 연장된 영역)을 포함할 수 있다. 즉, 산소 석출물은 산소 석출물 열처리 동안 적어도 약 1×107 산소 석출물/㎤의 농도로 벌크에서 형성되지만, 표면 부근 영역에서는, 산소 석출물의 농도는 산소 석출물 열처리 동안 1×107 산소 석출물/㎤보다 작다. 일반적으로 표면 부근 영역의 깊이는 냉각 레이트가 감소함에 따라 증가하며, 통상적으로 표면 부근 영역의 깊이는 적어도 3 마이크론이며, 보다 통상적으로는 적어도 5 마이크론이며, 10 마이크론을 초과할 수 있다. 양호하게, 표면 부근 영약은 약 3 마이크론에서 약 5 마이크론의 깊이를 가지며, 보다 양호하게는 약 5 마이크론에서 10 마이크론의 깊이를 가진다.
또한, 본 발명의 웨이퍼에서의 결정 격자 공격자점의 농도 프로파일은 급속 열 어닐링 단계에 대해서 사용될 수 있는 분위기의 함수이다. 질화 분위기가 어닐링 단계 동안 사용될 때, 결정 격자 공격자점의 농도는 웨이퍼 표면으로부터 깊이의 함수로서 감소하는 경향이 있다 (즉, 벌크 층은 최고 농도가 웨이퍼 표면 또는 표면 부근이며, 농도가 가상 중앙 평면의 방향으로 일반적으로 감소하여, 최소 농도가 가상 중앙 평면 또는 그 부근인 비 균일한 결정 격자 공격자점의 농도를 포함한다). 이 같은 웨이퍼가 급속으로 냉각될 때, 표면 부근 영역의 몇몇의 공격자점이 시스템에서 배출될 시간을 가지며, 따라서 공격자점 최고 농도가 가상 중앙 평 면과 웨이퍼 표면의 중간 부위인 프로파일을 생성하며, 최고 밀도의 위치는 웨이퍼 표면에서 일정 거리 떨어져 있으며, 이 거리는 냉각 레이트가 감소함에 따라 증가하고, 이 같은 예시에서, 최고 농도가 웨이퍼 표면으로부터 약 20에서 약 70 마이크론의 깊이에서 발생한다(즉, 결정 격자 공격자점의 농도가 양 전면 층과 중앙 평면의 방향으로 일반적으로 감소하는 "M" 자형 프로파일을 가진다).
C. 웨이퍼의 후 공정
본 발명의 실리콘 웨이퍼는 다양한 애플리케이션에서 이용될 수 있다. 예를 들어, 베어 실리콘 표면(bare silicon surface)이 거울 피니쉬(specular finish)로 폴리싱된 웨이퍼(즉, 폴리싱된 웨이퍼)가 집적 회로 제조 공정에서 직접적으로 사용될 수 있다. 대체하여, (층 전송(layer transfer) 또는 산소 주입에 의해) 웨이퍼는 호모에피택셜 성막(homoepitaxial deposition) 또는 SOI를 위한 기판으로 이용될 수 있다.
1. 에칭
위에서 기술한 바와 같이, 본 발명의 급속 열 가열 및 냉각 단계는 일반적으로 산소 석출물 열처리에서 상이하게 거동하는, 즉 산소 석출물이 표면 부근 영역에서는 일반적으로 형성되지 않는 반면 웨이퍼 벌크에서는 형성되는, 영역을 가지는 웨이퍼의 형성을 야기한다. 필요에 따라, 표면 부근 영역은 화학 에칭(예컨대, 부식성의 또는 산의 에칭액(caustic or acid etchant)의 에칭)에 의해 제거되어 산화 석출물 열처리에서 전면에서 후면까지 산소 석출물을 형성한 웨이퍼를 생산할 수 있다. 필요에 따라, 표면 부근 영역은 화학 에칭에 의해 실질적으로, 그러나 완전하지 제거되어 산화 석출물 열처리에서 2㎛보다 작은 깊이(D1)를 가지는 전면 층으로부터 연장된 벌크 영역에서 산소 석출물을 형성한 웨이퍼를 생산할 수 있다.
2. 폴리싱
급속 열 어닐링 단계에서 사용되는 웨이퍼가 거울 피니쉬로 미리 폴리싱되지 않은 경우, 웨이퍼는 급속 열 어닐링 및 냉각 단계 후에 거울 피니쉬로 화학적으로 또는 기계화학적(chemomechanically)으로 폴리싱될 수 있다. 다시 한번, 필요에 따라, 표면 부근 영역은 이 같은 폴리싱 단계에서 제거되어 산화 석출물 열처리에서 전면에서 후면까지 산소 석출물을 형성한 웨이퍼를 생산할 수 있다.
3. 에피택셜 층
웨이퍼는 에피택셜 층 성막(epitaxial layer deposition)을 위해 준비될 수 있다. 에피택셜 층이 웨이퍼 상에 성막되어야 하는 경우, 본 발명의 공정이 에피택셜 성막 이전 또는 이후에 수행될 수 있다. 이전에 수행되는 경우, 본 발명의 공정 이후 그리고 에피택셜 성막 이전에 웨이퍼의 산소 석출물 핵생성 센터를 안정화하는 것이 바람직할 수 있다. 이후에 수행되는 경우, 본 발명의 공정이 필요로 하는 냉각 레이트가 달성될 수 있다고 가정할 때, 에피택셜 성막 직후 에피택셜 반응기에서 본 발명의 공정을 수행하는 것이 바람직할 수 있다.
에피택셜 층은 전체 웨이퍼에 또는 대체하여, 웨이퍼의 일 부분에만 성막될 수 있다. 도 1을 참고하여, 에피택셜 층(13)은 웨이퍼의 전면(front surface; 3) 에 양호하게 성막된다. 보다 양호하게는, 에피택셜 층(13)은 웨이퍼의 전면(front surface; 3) 전체에 성막된다. 에피택셜 층을 웨이퍼의 임의의 다른 부분에 성막 시키는 것이 바람직한지는 웨이퍼의 소기의 사용처에 달려있다. 대부분의 애플리케이션에 대해, 웨이퍼의 임의의 다른 부분의 에피택셜 층의 존재 또는 부재는 중요하지 않다.
웨이퍼 표면은 산화 또는 질화 층을 포함할 수 있다. 예를 들어, 실리콘 산화 층은 실온에서 공기로 노출될 때 실리콘 표면에 형성되며, 일반적으로 약 10에서 약 15의 두께를 가진다. 실리콘 질화 층은 질화 분위기에서 급속 열 어닐링으로부터 생성될 수 있다. 웨이퍼는 혼합 화학량론(mixed stoichiometry)에 따라 산화물 및 질화물을 포함하는 표면 층(이하 질화/산화 층)을 가질 수 있다. 양호하게, 질화 층, 산화 또는 질화/산화 층이 에피택셜 층이 표면에 성막되기 전에 웨이퍼의 표면으로부터 제거된다.
실리콘 산화 또는 질화/산화 층의 제거는 산화 또는 질화/산화 층이 표면으로부터 제거될 때까지 산화체(oxidant) 없는 분위기에서 웨이퍼의 표면을 가열하는 것에 의해 달성될 수 있다. 예를 들어, 양호하게는 웨이퍼의 표면이 적어도 약 1100℃의 온도로 가열되며, 보다 양호하게는 적어도 약 1150℃의 온도로 가열된다. 양호하게는, 이러한 가열이 웨이퍼의 표면을 H2 또는 비활성 기체(예컨대, He, Ne 또는 Ar)를 포함하는 분위기로 노출시키는 동안 수행된다. 보다 양호하게는 분위기가 H2를 포함한다. 가장 양호하게는, 기타 분위기의 사용이 에치 피트(etch pit)가 웨이퍼의 표면에 형성되도록 하는 경향이 있기 때문에, 분위기는 본질적으로 H2로 구성된다.
일반적으로, 웨이퍼를 가열하여 실리콘 산화 또는 질화/산화 층을 제거하고 산화 또는 질화/산화 층이 제거된 후에 30초 이내로(보다 양호하게는 약 10초 이내로) 실리콘 성막을 개시하는 것이 양호하다. 일반적으로, 이는, 웨이퍼 표면을 적어도 약 1100℃(보다 양호하게는 적어도 약 1150℃)의 온도로 가열한 후, 웨이퍼 표면이 이 온도에 도달한 후 30 초 이내로(보다 양호하게는 약 10초 이내) 실리콘 성막을 개시함으로써 달성될 수 있다. 실리콘 산화 또는 질화/산화 층의 제거 후에 약 10초에 이르는 기간 동안 실리콘 성막을 개시하는 것을 기다리는 것에 의해 웨이퍼의 온도가 안정화되고 균일하게 될 수 있다.
대체하여, 산화 또는 질화/산화 층이 화학적으로 스트립(strip)될 수 있다. 실리콘 표면이 질화/산화 층을 가지는 실시예에서, 화학적 스트립은 질화/산화 층을 제거하기 위한 양호한 수단이다. 화학적 스트립은 인산(phosphoric acid), 플루오르화수소산(hydrofluoric acid) 또는 기타 종래의 산을 이용해서 종래의 수단에 의해 이루어질 수 있다. 또 다른 대체예에서, 산화 또는 질화/산화 층은 예를 들어 Applied Materials 사의 eMAC 또는 기타 종래의 방법을 이용하는 플라즈마 에칭에 의해 에칭될 수 있다.
표면 층이 주로 실리콘 질화 층인 실시예에서, 질화 층은 폴리싱, 화학적 에칭 또는 (예컨대, Applied Materials 사의 eMAX 또는 기타 종래 에칭 방법 같은) 플라즈마 에칭에 의해 제거될 수 있다.
에피택셜 성막은 화학적 증착에 의해 양호하게 수행된다. 일반적으로, 화학적 증착은 웨이퍼의 표면을 예컨대 Applied Materials 사의 Centura 반응기 같은 에피택셜 성막 반응기(epitaxial deposition reactor)에서 실리콘을 포함하는 분위기로 노출시키는 것을 수반한다. 양호하게는, 웨이퍼의 표면은 실리콘을 포함하는 휘발성 기체(SiCl4, SiHCl3, SiH2Cl2, SiH3Cl 또는 SiH4)를 포함하는 분위기로 노출된다. 또한, 양호하게는 분위기는 캐리어 가스(carrier gas; 양호하게는 H2)를 포함한다. 예를 들어, 에피택셜 성막 동안 실리콘의 소스는 SiH2Cl2 또는 SiH4일 수 있다. SiH2Cl2가 사용되는 경우, 양호하게는 성막 동안의 반응기 진공 압력이 약 500 Torr에서 약 760 Torr이다. 한편, SiH4가 사용되는 경우, 양호하게는 반응기 압력이 약 100 Torr이다. 가장 양호하게는, 성막 과정에서의 실리콘 소스가 SiHCl3이다. SiHCl3는 다른 소스보다 매우 저가인 경향이 있다. 부가하여, SiHCl3를 이용하는 에피택셜 성막은 대기압에서 수행될 수 있다. 진공 펌프가 필요하지 않고 반응기 챔버가 붕괴를 방지할 정도로 견고할 필요가 없는 점에서 유리하다. 게다가, 몇몇의 안전 위험이 방지되며, 대기 또는 기타 기체가 반응기 챔버로 새어 들어갈 가능성이 줄어든다.
에피택셜 성막 동안, 양호하게는, 웨이퍼 표면의 온도가 양호하게 서서히 줄어들어, 실리콘을 포함하는 분위기가 표면에 다결정 실리콘을 성막하는 것을 방지하기에 충분한 온도에서 유지된다. 일반적으로, 양호하게는, 이 기간 동안 표면의 온도는 적어도 약 900℃이다. 더욱 양호하게는, 표면의 온도는 약 1050℃과 약 1150℃ 사이의 범위에서 유지된다. 가장 양호하게는 표면의 온도는 실리콘 산화 제거 온도에서 유지된다. 에피택셜 층이 본 발명의 급속 열 어닐링 후에 성막된 경우, 급격한 온도 하강이 결정 격자 공격자점을 용해시킬 수 있다. 그 후, 웨이퍼는 침입형 지배형이 되며, 침입형 지배형은 산소 석출물 열처리 형성 및 성장을 산소 석출물 열처리 동안 억제할 수 있다. 이러한 결과는 결정 격자 공격자점이 보다 높은 온도로 평형상태가 되도록 비교적 평탄한 온도 하강 또는 단계적 하강을 선택하는 것에 의해 피할 수 있다. 또한, 유리하게는, 비교적 평탄한 온도 하강이 웨이퍼 벌크의 산소 석출물 핵을 안정화한다.
에피택셜 성막의 성장의 레이트는 양호하게는 약 0.5 ㎛/min에서 약 0.7㎛/min이다. 예를 들어, 약 1150℃의 온도와 약 1 atm에 이르는 절대 압력에서 약 2.5 mole % SiHCl3 및 약 97.5 mole % H2 로 기본적으로 구성된 분위기를 이용하여 약 3.5에서 약 4.0㎛/min의 레이트가 달성될 수 있다.
몇몇 응용예에서, 웨이퍼는 전기적 특성을 부여하는 에피택셜 층을 포함한다. 호모에피택셜 층 성막에서, 에피택셜 층은 인으로 저농도로 도핑된다. 그러므로, 에피텍셜 성막을 위한 대기는 예를 들어, 인화수소(phosphine), PH3 같은 휘발성 화합물로 존재하는 인을 포함한다. 대체하여, 호모에피택셜 층은 붕소를 포함할 수 있다. 이 같은 층은 예를 들어, 성막 동안 분위기에 B2H6를 포함시키는 것에 의해 준비될 수 있다.
일반적으로 에피택셜 성막은 에피택셜 성막 동안 형성된 부산물을 제거하기 위해 에피택셜 성막 이후에 후-에피 세정 단계(post-epi cleansing step)를 필요로 한다. 이러한 단계는 이 같은 부산물이 대기와 반응한 경우 발생하는 시간 종속 헤이즈(time-dependent haze)를 방지하는데 이용된다. 부가하여, 수많은 후-에피 세정 기술은 에피택셜 표면에 표면을 패시베이션하는(passivate;즉 보호하는) 경향이 있는 실리콘 산화 층을 형성하는 경향이 있다. 본 발명의 에피택셜 웨이퍼는 종래 기술에 의해 세정될 수 있다.
4. SOI(Silicon on Insulator)
일반적으로 SOI는 디바이스 층(device layer), 핸들 웨이퍼(handle wafer) 또는 지지 층(supporting layer), 그리고 지지 층과 디바이스 층 사이에 절연막 또는 층(통상적으로 산화 층)을 포함한다. 일반적으로, 디바이스 층은 0.5 마이크로미터에서 20 마이크로미터 사이의 두께이다. SOI 구조는 SIMOX 또는 BESOI 같은 종래의 각종 기술을 이용하여 준비될 수 있다.
예를 들어, SOI 구조는 웨이퍼를 관련 기술 분야에서 표준 공정인 이온 주입 공정 처리하는 것에 의해 SIMOX 공정에 의해 준비될 수 있다(모두 참조로 본 명세서에 포함되어 있는 미국특허 제5,436,175호 및 Plasma Immersion Ion Implantation for Semiconductor Processing, Materials Chemistry and Physics 46 (1996) 132-139 참조).
또한, SOI 구조는 두 개의 웨이퍼를 본딩(bonding)하고 본딩된 웨이퍼 중 하나의 일부분을 제거하는 것에 의해 준비될 수 있다. 예를 들어, SOI 구조는 BESOI 공정에 의해 준비될 수 있으며, BESOI 공정에서 웨이퍼는 또 다른 웨이퍼에 본딩된 후, 웨이퍼들 중 웨이퍼 한 개의 실질적인 부분이 디바이스 층을 얻기 위해 종래의 웨이퍼 박화 기술(wafer thinning technique)을 이용하여 에칭된다(모두 참조로 본 명세서에 포함되어 있는 미국특허 제5,024,723호 및 제5,189,500호 참조).
이하의 예시는 본 발명의 예시를 설명한다.
예시
적린(red phosphorus) 도핑된 실리콘 단결정이 Cz 법에 의해 인출되었으며, 슬라이스되고 폴리싱되어 실리콘 웨이퍼를 형성했다. 각 웨이퍼의 초기 산소 농도는 약 12 PPMA에서 약 18 PPMA이었으며, 저항률은 약 1.2 mΩ-㎝에서 약 1.7 mΩ-㎝이었다. 그 후, 웨이퍼는 질소에서 급속 열 어닐링 처리된 후 급속 냉각되고 산소 석출물 안정화 및 성장 처리되었다. 급속 열 어닐링의 온도는 표 Ⅰ에서 도시된 바와 같이 다양했지만, 모든 샘플은 15초 동안 어닐링되었다. 샘플들은 60℃/sec에서 냉각되었다. 산소 석출물 형성 및 안정화는 16 시간 동안 1000℃에서 실행된 후에 4시간 동안 800℃에서 실행되었다. 산소 석출물의 평균 농도 및 피크 농도는 웨이퍼의 중앙에서, 웨이퍼 반경의 절반에서, 웨이퍼의 모서리에서 측정되었다. 모든 샘플에 대해서 피크 농도가 웨이퍼 표면 부근에서 발생한 것이 관찰되었다. 결과가 표 Ⅰ에서 기술된다.
표 Ⅰ 고농도 인 도핑된 웨이퍼의 BMD 농도
Figure 112008040972116-PCT00001
이상의 견지에서, 본 발명의 여러 목적이 달성된 것을 이해할 것이다.
각종 변경이 본 발명의 범위에서 벗어나지 않은 채 전술한 구성 및 공정에서 이루어질 수 있기 때문에, 전술한 명세서에 포함된 모든 물건는 한정의 의미가 아닌 예시의 의미로 해석되도록 의도되었다.
본 발명의 요소들 또는 본 발명의 양호한 실시예(들)를 도입할 때, 수식어 "일" 및 "상기"는 하나 이상의 요소가 있다는 것을 의미하도록 의도되었다. 용어 " 포함하는" 및 "가지는"은 포괄적 의미를 같도록 의도되었고 나열된 요소 이외의 추가적인 요소가 있을 수 있다는 것을 의미하도록 의도되었다.

Claims (44)

  1. 초크랄스키(Czochralski) 방법에 의해 성장한 단결정 실리콘 잉곳(ingot)으로부터 슬라이스된 웨이퍼로서,
    전면(front surface);
    후면(back surface);
    상기 전면과 상기 후면 사이의 가상 중앙 평면(imaginary central plane); 및
    벌크 층
    을 포함하며,
    상기 전면은 상기 전면과 상기 전면으로부터 상기 중앙 평면을 향해 측정된 거리인 D1 사이에 상기 웨이퍼의 제 1 영역을 포함하고, 상기 벌크 층은 상기 중앙 평면과 상기 제1 영역 사이에 상기 웨이퍼의 제 2 영역을 포함하고,
    상기 웨이퍼는
    (a) 상기 웨이퍼를 700℃를 초과하는 온도에서 산소 석출물 열처리 시 산소 석출물이 상기 벌크 층에서 적어도 1×107 산소 석출물/㎤의 농도로 형성되고,
    (b) 상기 웨이퍼를 700℃를 초과하는 온도에서 산소 석출물 열처리하기 전에 (ⅰ) 상기 웨이퍼를 적어도 2℃/sec의 레이트에서 적어도 950℃의 어닐링 온도로 가열하고 (ⅱ) 상기 웨이퍼를 상기 어닐링 온도에서 700℃ 이하로 냉각함으로써, 상기 과포화 농도의 결정 격자 공격자점들이 감소되고 상기 벌크 층에서의 상기 적어도 1×107 산소 석출물/㎤의 농도에서의 산소 석출물의 형성을 피하며,
    5mΩ-㎝ 보다 작은 저항률을 가지고, 인 또는 비소로 도핑되며, 상기 벌크 층에 과포화 농도의 결정 격자 공격자점들을 가지는
    웨이퍼.
  2. 제1항에 있어서,
    상기 벌크 층은 적어도 약 1×108 산소 석출물/㎤의 산소 석출물 밀도를 가지는 웨이퍼.
  3. 제1항에 있어서,
    상기 벌크 층은 적어도 약 1×109 산소 석출물/㎤의 산소 석출물 밀도를 가지는 웨이퍼.
  4. 제1항에 있어서,
    상기 전면은 폴리싱된 웨이퍼.
  5. 제1항에 있어서,
    상기 전면은 래핑(lap)되고 에칭(etch)된 웨이퍼.
  6. 제1항에 있어서,
    상기 전면에 에피택셜 층(epitaxial layer)을 더 포함하는 웨이퍼.
  7. 제1항에 있어서,
    약 5×1016 원자/㎤ 보다 작은 탄소 농도를 가지는 웨이퍼.
  8. 제1항에 있어서,
    약 1×1016 원자/㎤ 보다 작은 탄소 농도를 가지는 웨이퍼.
  9. 제1항에 있어서,
    약 5×1015 원자/㎤ 보다 작은 탄소 농도를 가지는 웨이퍼.
  10. 제1항에 있어서,
    상기 도펀트는 비소인 웨이퍼.
  11. 제10항에 있어서,
    비소는 적어도 약 1×1019 원자/㎤의 농도로 존재하는 웨이퍼.
  12. 제10항에 있어서,
    비소는 약 1×1019 원자/㎤에서 약 3×1019 원자/㎤의 농도로 존재하는 웨이퍼.
  13. 제10항에 있어서,
    비소는 약 1.7×1019 원자/㎤에서 약 3×1019 원자/㎤ 의 농도로 존재하는 웨이퍼.
  14. 제10항에 있어서,
    상기 웨이퍼의 상기 저항률은 약 2.6 mΩ-㎝에서 약 3.9 mΩ-㎝인 웨이퍼.
  15. 제1항에 있어서,
    상기 도펀트는 인(phosphorous)인 웨이퍼.
  16. 제15항에 있어서,
    인은 적어도 약 1×1019 원자/㎤의 농도로 존재하는 웨이퍼.
  17. 제15항에 있어서,
    인은 약 1×1019 원자/㎤에서 약 4.5×1019 원자/㎤의 농도로 존재하는 웨이퍼.
  18. 제15항에 있어서,
    인은 약 4.1×1019 원자/㎤에서 약 4.5×1019 원자/㎤의 농도로 존재하는 웨이퍼.
  19. 제15항에 있어서,
    상기 웨이퍼의 상기 저항률은 약 0.1 mΩ-㎝에서 약 2 mΩ-㎝인 웨이퍼.
  20. 제15항에 있어서,
    상기 웨이퍼의 상기 저항률은 약 1.1 mΩ-㎝에서 약 1.9 mΩ-㎝인 웨이퍼.
  21. 제1항에 있어서,
    상기 벌크 층의 결정 격자 공격자점들의 상기 과포화 농도는, 피크 농도가 상기 중앙 평면과 상기 전면 층 사이의 상기 벌크 층에 있는 결정 격자 공격자점들의 비균일 농도이며, 상기 농도는 상기 전면 층 및 상기 중앙 평면 양 방향으로 일반적으로 감소하는 웨이퍼.
  22. 제1항에 있어서,
    상기 벌크 층의 결정 격자 공격자점들의 과포화 농도는, 피크 농도가 상기 전면 층에 또는 상기 전면 층 부근에 있는 결정 격자 공격자점들의 비균일 농도이며, 상기 농도는 상기 중앙 평면 방향으로 일반적으로 감소하는 웨이퍼.
  23. 제1항에 있어서,
    상기 전면과 상기 전면으로부터 상기 중앙 평면을 향해 측정된 거리인 D1 사이의 상기 웨이퍼의 상기 제 1 영역은 상기 웨이퍼를 700℃를 초과하는 온도에서 산소 석출물 열처리 시에 1×107 산소 석출물/㎤ 보다 작은 농도의 산소 석출물을 포함하는 웨이퍼.
  24. 제23항에 있어서,
    D1은 10㎛보다 큰 웨이퍼.
  25. 제23항에 있어서,
    D1은 10㎛보다 작은 웨이퍼.
  26. 제23항에 있어서,
    D1은 2㎛보다 작은 웨이퍼.
  27. 후속 열 공정 단계에서의 웨이퍼의 산소의 석출물 거동에 영향을 주기 위해 초크랄스키(Czochralski) 방법에 의해 성장한 단결정 실리콘 잉곳(ingot)으로부터 슬라이스된 단결정 실리콘 웨이퍼를 열 처리하기 위한 공정으로서,
    상기 실리콘 웨이퍼는 전면(front surface), 후면(back surface), 상기 전면과 상기 후면 사이의 가상 중앙 평면(imaginary central plane), 및 벌크 층을 포함하고, 인 또는 비소로 도핑되며, 5mΩ-㎝ 보다 작은 저항률을 가지고,
    상기 전면은 상기 전면과 상기 전면으로부터 상기 중앙 평면을 향해 측정된 거리인 D1 사이에 상기 웨이퍼의 영역을 포함하고, 상기 벌크 층은 상기 중앙 평면과 상기 전면 층 사이에 상기 웨이퍼의 영역을 포함하며,
    상기 웨이퍼 벌크의 결정 격자 공격자들의 밀도를 증가시키기 위해 질소 포함 기체를 포함하는 분위기(atmosphere)에서 단결정 실리콘 웨이퍼를 열처리하는 단계; 및
    상기 웨이퍼 벌크가 결정 격자 공격자점들로 과포화되도록 상기 열처리된 웨이퍼를 냉각하는 단계
    를 포함하는 공정.
  28. 제27항에 있어서,
    상기 냉각된 웨이퍼를 약 700℃를 초과하는 온도에서 산소 석출물 열처리하는 단계는 상기 벌크 층에 상기 산소 석출물의 형성을 야기하는 공정.
  29. 제28항에 있어서,
    상기 산소 석출물 열처리 단계는 적어도 약 1×107 산소 석출물/㎤의 밀도에서 상기 산소 석출물의 형성을 야기하는 공정.
  30. 제28항에 있어서,
    상기 산소 석출물 열처리 단계는 적어도 약 1×108 산소 석출물/㎤의 밀도에서 상기 산소 석출물의 형성을 야기하는 공정.
  31. 제28항에 있어서,
    상기 산소 석출물 열처리 단계는 적어도 약 1×109 산소 석출물/㎤의 밀도에서 상기 산소 석출물의 형성을 야기하는 공정.
  32. 제27항에 있어서,
    상기 질소 포함 기체를 포함하는 상기 분위기는 질소 또는 암모니아를 포함하는 공정.
  33. 제27항에 있어서,
    상기 단결정 실리콘 웨이퍼를 열처리하는 단계는 상기 웨이퍼를 적어도 약 10℃/sec의 가열 레이트에서 적어도 약 1200℃의 온도로 가열하는 단계, 및 상기 웨이퍼를 적어도 약 1 초에서 약 60 초보다 짧은 기간 동안 그 온도에서 유지하는 단계를 포함하는 공정.
  34. 제33항에 있어서,
    상기 가열 레이트는 적어도 약 60℃/sec인 공정.
  35. 제27항에 있어서,
    상기 단결정 실리콘 웨이퍼를 열처리하는 단계는 상기 웨이퍼를 적어도 약 10℃/sec의 가열 레이트에서 적어도 약 1230℃의 온도로 가열하는 단계, 및 상기 웨이퍼를 적어도 약 1 초에서 약 60 초보다 짧은 기간 동안 그 온도에서 유지하는 단계를 포함하는 공정.
  36. 제35항에 있어서,
    상기 가열 레이트는 적어도 약 60℃/sec인 공정.
  37. 제27항에 있어서,
    상기 단결정 실리콘 웨이퍼를 열처리하는 단계는 상기 웨이퍼를 적어도 약 10℃/sec의 가열 레이트에서 적어도 약 1230℃의 온도로 가열하는 단계, 및 상기 웨이퍼를 약 15 초의 기간 동안 그 온도에서 유지하는 단계를 포함하는 공정.
  38. 제37항에 있어서,
    상기 가열 레이트는 적어도 약 60℃/sec인 공정.
  39. 제27항에 있어서,
    상기 열처리된 웨이퍼는 결정 격자 공격자들이 실리콘에서 비교적 이동 가능한 온도 범위를 통해 적어도 약 20℃/sec의 레이트에서 냉각되는 공정.
  40. 제27항에 있어서,
    상기 열처리된 웨이퍼는 결정 격자 공격자들이 실리콘에서 비교적 이동 가능한 온도 범위를 통해 적어도 약 50℃/sec의 레이트에서 냉각되는 공정.
  41. 제27항에 있어서,
    상기 열처리된 웨이퍼는 결정 격자 공격자들이 실리콘에서 비교적 이동 가능한 온도 범위를 통해 적어도 약 100℃/sec의 레이트에서 냉각되는 공정.
  42. 제27항에 있어서,
    상기 웨이퍼는 에피택시(epitaxy)를 위한 기판이고, 상기 공정은 에피택셜 층을 상기 웨이퍼의 상기 전면에 성막하는 단계를 더 포함하는 공정.
  43. 제42항에 있어서,
    상기 에피택셜 층을 상기 가열처리 단계 후에 성막하는 공정.
  44. 제42항에 있어서,
    상기 에피택셜 층을 성막하는 단계는 상기 웨이퍼를 SiHCl3, H2 및 PH3를 포함하는 분위기로 노출시키는 단계를 포함하는 공정.
KR1020087013837A 2005-11-09 2006-11-08 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판 KR20080084941A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/270,790 US7485928B2 (en) 2005-11-09 2005-11-09 Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US11/270,790 2005-11-09

Publications (1)

Publication Number Publication Date
KR20080084941A true KR20080084941A (ko) 2008-09-22

Family

ID=37968129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013837A KR20080084941A (ko) 2005-11-09 2006-11-08 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판

Country Status (7)

Country Link
US (2) US7485928B2 (ko)
EP (1) EP1945838A2 (ko)
JP (1) JP2009515370A (ko)
KR (1) KR20080084941A (ko)
CN (1) CN101351580A (ko)
TW (1) TWI397619B (ko)
WO (1) WO2007056745A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133041A (ko) * 2017-04-25 2019-11-29 가부시키가이샤 사무코 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685161B1 (ko) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP5161492B2 (ja) * 2007-05-31 2013-03-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP4395812B2 (ja) 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
JP5830215B2 (ja) * 2008-10-01 2015-12-09 信越半導体株式会社 エピタキシャルウエーハ並びにその製造方法
KR101420025B1 (ko) * 2009-06-30 2014-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
DE112013005512B4 (de) * 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP6642410B2 (ja) * 2016-12-20 2020-02-05 株式会社Sumco シリコン単結晶の製造方法
CN114606567B (zh) * 2017-04-25 2024-10-01 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
CN115279954A (zh) * 2020-03-12 2022-11-01 尤米科尔公司 重掺杂n型锗

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH08203913A (ja) 1995-01-27 1996-08-09 Toshiba Corp 半導体ウェーハの熱処理方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6720627B1 (en) 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
JP4189041B2 (ja) 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1146150B1 (en) 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1110236B1 (en) 1998-08-05 2006-10-18 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
DE69941196D1 (de) * 1998-09-02 2009-09-10 Memc Electronic Materials Wärmebehandelte Siliziumscheiben mit verbesserter Eigengetterung
US6171389B1 (en) * 1998-09-30 2001-01-09 Seh America, Inc. Methods of producing doped semiconductors
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4270713B2 (ja) * 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
EP1295324A1 (en) 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
DE10106138B4 (de) * 2001-02-10 2006-02-23 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Modulares Meß- und/oder Prüfgerät
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2004537161A (ja) 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
US7186429B2 (en) * 2003-02-19 2007-03-06 General Mills Marketing, Inc. Food product marking apparatuses and methods
JP2005089246A (ja) 2003-09-17 2005-04-07 Toshiba Ceramics Co Ltd 砒素ドープシリコンウェーハの製造方法
JP4682508B2 (ja) 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190133041A (ko) * 2017-04-25 2019-11-29 가부시키가이샤 사무코 n형 실리콘 단결정의 제조 방법, n형 실리콘 단결정의 잉곳, 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
US11377755B2 (en) 2017-04-25 2022-07-05 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Also Published As

Publication number Publication date
EP1945838A2 (en) 2008-07-23
US20090130824A1 (en) 2009-05-21
US7485928B2 (en) 2009-02-03
WO2007056745A2 (en) 2007-05-18
WO2007056745A3 (en) 2007-08-02
TWI397619B (zh) 2013-06-01
TW200736422A (en) 2007-10-01
CN101351580A (zh) 2009-01-21
US8026145B2 (en) 2011-09-27
JP2009515370A (ja) 2009-04-09
US20070105279A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
KR20080084941A (ko) 고유 게터링을 갖는 비소와 인으로 도핑된 실리콘 웨이퍼기판
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP6289621B2 (ja) チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
WO2002052643A2 (en) Semiconductor wafer manufacturing process
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid