TWI397619B - 經砷及磷掺雜之具內部去疵之矽晶圓基材 - Google Patents

經砷及磷掺雜之具內部去疵之矽晶圓基材 Download PDF

Info

Publication number
TWI397619B
TWI397619B TW095141552A TW95141552A TWI397619B TW I397619 B TWI397619 B TW I397619B TW 095141552 A TW095141552 A TW 095141552A TW 95141552 A TW95141552 A TW 95141552A TW I397619 B TWI397619 B TW I397619B
Authority
TW
Taiwan
Prior art keywords
wafer
concentration
front surface
oxygen
single crystal
Prior art date
Application number
TW095141552A
Other languages
English (en)
Other versions
TW200736422A (en
Inventor
Robert J Falster
Vladimir Voronkov
Gabriella Borionetti
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW200736422A publication Critical patent/TW200736422A/zh
Application granted granted Critical
Publication of TWI397619B publication Critical patent/TWI397619B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

經砷及磷掺雜之具內部去疵之矽晶圓基材
本發明大體上係關於在電子元件中使用之矽晶圓的製備。更明確言之，本發明係關於一種用於製備低電阻率之經砷或磷摻雜之(N＋/N＋＋)矽晶圓的方法，基本上在任何任意電子裝置製造過程之熱處理循環期間，該等矽晶圓可靠地形成氧沉澱。
用於半導體電子元件之大多數製造方法之起始材料的單晶矽通常以所謂的丘克拉斯基(Czochralski(Cz))方法來製備，其中將單晶種浸入熔融矽中，且該單晶種接著藉由緩慢萃取而成長。熔融矽在其包含於石英坩鍋期間被多種雜質污染，該等雜質主要為氧。氧在矽熔融體之溫度下進入晶格，直至其達至由在熔融體之溫度下氧在矽中的溶解度及由氧在固態矽中之實際偏析係數所決定的濃度。該等濃度大於在用於製造電子裝置之方法的典型溫度下氧在固態矽中的溶解度。因為晶體自熔融體成長且冷卻，因此在該晶體中之氧的溶解度快速下降，因而在由該晶體切割之晶圓中，氧以過飽和濃度存在。
通常在電子裝置之製造中採用的熱處理循環可在其中有過飽和氧存在之矽晶圓中產生氧之沉澱作用。視在晶圓中之位置而定，該等沉澱可有害或有益。位於該晶圓之作用裝置區域中之氧沉澱可對該裝置之操作不利。然而，位於晶圓主體(bulk)中之氧沉澱可捕獲不需要之可接觸到該晶圓的金屬雜質。通常將位於晶圓之主體中的氧沉澱捕獲金屬之用途稱為內在或內部去疵("IG")。
諸如包含MOSFET之電力裝置的某些應用非常需要經砷及磷摻雜之具有內部去疵之低電阻率單晶矽晶圓。該等晶圓已表現出挑戰性。在需要達成5 mΩ－cm或更小之所要電阻率之砷及磷的濃度上，砷及磷摻雜物趨於將氧沉澱作用抑制在內部去疵所要的臨限密度之下。
在美國專利第6,491,752號中，Kirscht等人嘗試在晶體成長方法期間藉由用碳摻雜單晶矽來解決該問題。碳之量自靠近單晶矽錠之晶種端的相對輕度摻雜(~4×101 6 原子/立方公分)至靠近該單晶矽錠之尾端的相對重度摻雜(~2×101 7 原子/立方公分)而改變；根據Kirscht等人之方法，需要重度碳摻雜來產生如下晶圓：其中若在距該錠晶種錐體任何明顯距離的位置上切割該晶圓，則可形成氧沉澱。然而，該方法並非完全令人滿意。舉例而言，對自沿該晶體軸之約中點處至末端錐體而切割之重度摻雜晶圓而言，未觀察到依賴氧之內部去疵。參看Kirscht等人之圖4。而且，該方法需要碳濃度作為錠長之函數而增加；其導致缺乏晶圓與晶圓之均一性及更複雜之晶體成長方法控制。
因此，在本發明之多種態樣中提供低電阻率(N＋/N＋＋)之經砷或磷摻雜的單晶矽晶圓以及用於該等晶圓製備之方法，基本上在任何電子裝置製造方法之熱處理循環期間，該等晶圓可靠地形成氧沉澱。有利地，該方法產生具有更好之晶圓與晶圓之均一性的晶圓。此外該方法亦放寬某些先前方法所需之某些單晶成長約束。
因此，簡言之，本發明係針對一種晶圓，其自一由丘克拉斯基方法成長之單晶矽錠切割，該晶圓包括一前表面；一後表面；一假想中心平面，其在該前表面與該後表面之間；一前表面層，其包括在該前表面與自該前表面且朝該中心平面量測之一距離D1之間的該晶圓之一第一區域；及一主體層，其包括在該中心平面與該第一區域之間的該晶圓之一第二區域。該晶圓具有一小於5 mΩ－cm之電阻率，且係經磷或砷摻雜，且在該主體層中具有過飽和濃度之晶格空位，藉此(a)當在一超過700℃之溫度使該晶圓經受氧沉澱熱處理的情況下，在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱，及(b)藉由以下方式使晶格空位之該過飽和濃度降低且避免在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱：(i)以一至少2℃/sec之速率將該晶圓加熱至一至少950℃之退火溫度，及(ii)在該晶圓於一超過700℃之溫度下經受氧沉澱熱處理之前將該晶圓自該退火溫度冷卻至700℃或更低的溫度。
本發明進一步係針對一種用於熱處理一單晶矽晶圓以在一隨後之熱處理步驟中影響氧在該晶圓中的沉澱行為的方法，該晶圓自一由丘克拉斯基方法成長之單晶矽錠切割，該矽晶圓具有一前表面；一後表面；一中心平面，其在該前表面與該後表面之間；一前表面層，其包括在該前表面與自該前表面且朝該中心平面量測之一距離D1之間的該晶圓之區域；一主體層，其包括在該中心平面與該前表面層之間的該晶圓之區域，該矽晶圓係經砷或磷摻雜且具有一小於約5 mΩ－cm之電阻率。該方法包括在一包括含氮氣體之大氣中熱處理該單晶矽晶圓以增加在晶圓主體中之晶格空位之密度，及冷卻該經熱處理之晶圓以使該晶圓主體之晶格空位過飽和。
本發明之其他目標及特徵的一部分將顯而易見，而一部分將在下文中指出。
本發明之單晶矽晶圓為N型(N＋/N＋＋)，其係經砷或磷重度摻雜。此外，該等晶圓基本上可含有由丘克拉斯基生長方法可獲得之任何氧沉澱，且仍可靠地且可再現地在晶圓主體中形成足以達成內部去疵目的之氧沉澱。此外，該氧沉澱將基本上在任何電子裝置製造方法之熱處理循環期間便利地形成。
A.起始材料
在一實施例中，用於本發明之晶圓的起始材料為自根據習知丘克拉斯基("Cz")晶體成長方法成長之單晶錠切割的矽晶圓，該矽晶圓通常具有150 mm、200 mm、300 mm、400 mm或更大之標稱直徑。可將該晶圓拋光，或者不拋光但將其研磨或蝕刻。該等方法以及標準矽切割、研磨、蝕刻及拋光技術在(例如)F.Shimura,Semiconductor Silicon Crystal Technology,Academic Press,1989及Silicon Chemical Etching,(J.Grabmaier編)Springer－Verlag,New York,1982(以引用的方式併入本文中)中揭示。較佳為藉由熟習此項技術者所已知之標準方法來拋光及清洗該等晶圓。參看(例如)W.C.O'Mara等人，Handbook of Semiconductor Silicon Technology,Noyes Publications。
參看圖1，晶圓1較佳具有一前表面3、一後表面5及一在該前表面與該後表面之間的假想中心平面7。在本文中之術語"前"及"後"用於區分晶圓1之兩個通常為平面的主表面。晶圓1之前表面3(因在本文中使用該短語)並非必須為隨後將在其上製造電子裝置的表面，且晶圓1之後表面5(因在本文中使用該短語)並非必須為該晶圓1與在其上製造電子裝置之表面相對的主表面。此外，因矽晶圓通常具有某些總厚度變化(TTV)、翹曲及彎曲，因此在前表面上之每個點與後表面上之每個點之間的中點並非可精確落於一平面之內。然而，在實際情況下，TTV、翹曲及彎曲通常很微小，因此就近似估計而言，可將該等中點視為落於大致與前表面及該後表面等距的一假想中心平面內。
用足以賦予晶圓低電阻率(亦即小於約5 mΩ－cm之電阻率)(N＋/N＋＋)之濃度的砷抑或磷來摻雜該晶圓。在一實施例中，用濃度為至少1×101 9 原子/立方公分的砷來摻雜該晶圓。舉例而言，該晶圓可具有約1×101 9 原子/立方公分至約3×101 9 原子/立方公分之砷濃度，亦即約200 PPMA至約600 PPMA。經該等濃度之砷摻雜的晶圓通常具有約0.1 mΩ－cm至約5 mΩ－cm之電阻率。在一當前較佳實施例中，用濃度為約1.7×101 9 原子/立方公分至約3×101 9 原子/立方公分(約340 PPMA至約600 PPMA)的砷來摻雜該晶圓；經該等濃度之砷摻雜的晶圓通常具有約2.6 mΩ－cm至約3.9 mΩ－cm之電阻率。當用磷作為摻雜物時，通常將用濃度為至少1×101 9 原子/立方公分的磷來摻雜該晶圓。舉例而言，該晶圓可具有約1×101 9 原子/立方公分至約4.5×101 9 原子/立方公分之磷濃度，亦即約200 PPMA至約900 PPMA。經該等濃度之磷摻雜的晶圓通常具有約0.1 mΩ－cm至約2 mΩ－cm之電阻率。在另一較佳實施例中，用濃度為約4.1×101 9 原子/立方公分至約4.5×101 9 原子/立方公分(約820 PPMA至約900 PPMA)的磷來摻雜該晶圓，該濃度賦予約1.1 mΩ－cm至約1.9 mΩ－cm之電阻率。
該晶圓可具有落於Cz方法可獲得之範圍內的任何氧沉澱。然而，諸如彼等用砷或磷重度摻雜之低電阻率晶圓通常具有比未經摻雜或輕度摻雜之晶圓稍低的氧沉澱。舉例而言，用砷摻雜之晶圓通常具有約4.5×101 7 原子/立方公分至約5.5×101 7 原子/立方公分之氧沉澱，亦即約9 PPMA至約11 PPMA。在一實施例中，經砷摻雜之晶圓具有約5.5×101 7 原子/立方公分至約8×101 7 原子/立方公分之氧沉澱，亦即約11 PPMA至約16 PPMA。用磷摻雜之晶圓通常具有約6×101 7 原子/立方公分至約9×101 7 原子/立方公分之氧沉澱，亦即約12 PPMA至約18 PPMA。在一實施例中，經磷摻雜之晶圓具有約7.5×101 7 原子/立方公分至約8.5×101 7 原子/立方公分之氧沉澱，亦即約15 PPMA至約17 PPMA。
取代碳當在單晶矽中作為雜質出現時，具有催化氧沉澱成核中心形成之能力。然而，通常較佳為單晶矽起始材料具有相對低濃度之碳。因此，在一實施例中，單晶矽較佳具有小於約5×101 6 原子/立方公分、更佳小於約1×101 6 原子/立方公分、且再佳小於約5×101 5 原子/立方公分的碳。
在Cz成長方法期間，可正常地選擇條件以產生單晶矽，其中主要固有點缺陷為晶格空位或自占間隙矽原子。在晶體成長方法期間，用經砷或磷來重度摻雜矽晶體趨於使空位支配之單晶矽更難以成長。不受任何特定理論限制，在兩個態樣中顯示出摻雜砷及磷增加間隙原子之濃度。砷及磷自身可在矽中作為取代原子或間隙原子存在。此外，砷及磷看來具有捕獲過量之矽自占間隙的能力。因此，較之在相同條件下成長之未經摻雜的單晶矽而言，平衡看來在趨於抑制氧沉澱作用之間隙原子之方向上且遠離趨於促進氧沉澱之晶格空位移動。
B.建立過飽和濃度之空位
根據本發明之方法，低電阻率之經砷或磷摻雜之晶圓經受熱退火以將晶格空位注入至起始晶圓中，且接著將該晶圓快速冷卻以在該晶圓中凝固過飽和濃度之晶格空位。換言之，在所得晶圓中，晶格空位為所得晶圓中之主要固有點缺陷且以過飽和濃度存在。當該等晶圓其後經受氧沉澱熱處理時，該等晶格空位促進氧沉澱作用，且因此，該等晶圓在晶圓主體中形成足以內部去疵之密度的氧沉澱。
參看圖1，晶圓經受一熱處理步驟，其中將該晶圓加熱至一高溫以形成晶格空位，且藉此增加在晶圓1中之晶格空位9的數量密度。較佳為該熱處理步驟係在一快速熱緩冷器中進行，其中將晶圓快速加熱至一目標溫度，且在該溫度下以相對短之時段將該晶圓退火。該等晶圓通常將以至少約10℃/sec、更佳以每秒數十攝氏度級(亦即至少約20℃/sec、30℃/sec、40℃/sec、50℃/sec、60℃/sec或更打)之加熱速率、且更通常以至少100℃/sec之加熱速率加熱至退火溫度。一般而言，該退火溫度超過1200℃，較佳至少約1230℃，更佳至少約1250℃，且最佳在約1250℃與約1300℃之間。
一般而言，在快速熱退火步驟期間注入晶格空位之數量主要與該退火溫度、大氣(在其中進行該退火步驟)組成及退火該等晶圓之時間長度相關。一般而言，晶格空位之平衡濃度作為增加之溫度的函數而趨於增加。因此，較高之處理溫度趨於在快速熱退火步驟期間增加注入至晶圓之晶格空位的濃度。一般而言，較中性大氣(亦即非氧化、非氮化大氣)而言，氧化大氣趨於促進矽自占間隙之形成，而較中性大氣而言，氮化大氣趨於促進晶格空位之形成。且因氮化大氣促進晶格空位之形成，故在晶圓中之晶格空位的濃度作為在氮化大氣中之退火時間的函數而增加。
一般而言，選擇一大氣以用於快速退火步驟，使得該步驟產生具有作為主要固有點缺陷之晶格空位的晶圓，且在冷卻之後，該晶圓之晶格空位過飽和。因此，舉例而言，該大氣可含有氧化氣體(例如氧氣或水蒸氣)、中性氣體(例如氦氣、氬氣)或氮化氣體(例如氮氣或諸如氨氣之含氮化合物氣體)之混合物。較佳為該大氣為大體上不含氧化氣體及中性氣體之氮化氣體。亦即該大氣較佳包括諸如氮氣或氨氣之氮化氣體。
在達成退火溫度後將接近(若非立即)達成遍及晶圓內之空位濃度的增加。在完全之氮化大氣中，晶圓在該溫度下之持續退火將進一步增加空位濃度。晶圓通常將維持在該溫度下至少一秒，通常至少數秒(例如至少3秒)或甚至數十秒。在一實施例中，晶圓維持在該溫度下至少10秒，較佳至少15秒。可將晶圓退火歷經至多約60秒(其接近市售之快速熱緩冷器的極限)。在任何情況下，在所選擇之環境下且在退火溫度下使該晶圓退火歷經足以使晶格空位在晶圓主體中成為主要固有點缺陷之時段，藉此克服當該單晶成長時，砷或磷摻雜物在該矽晶體中可對固有點缺陷之相關濃度施加的任何影響。自數學上考慮，該方法產生注入之空位與因Cz成長條件而存在之空位的和，其大於矽自占間隙與摻雜物間隙之和，亦即[空位]i n j ＋[空位]C z >[間隙]S i ＋[間隙]d o p a n t 。對較短之退火時段而言，僅靠近表面區域變為空位支配區域(若矽具有在生長後狀態中作為主要固有點缺陷之矽自占間隙)。對較長之退火時段而言，整個晶圓厚度將變為空位支配區域。
快速熱退火可在大量市售快速熱退火("RTA")爐中之任一者中進行，其中晶圓由成排之高功率燈個別加熱。RTA爐可快速加熱矽晶圓，例如，該等RTA爐可在數秒內將一晶圓自室溫加熱至1250℃。一種該類市售RTA爐為3000 RTP爐，其可自Mattson Technology Inc(47131 Bayside Parkway,Freemont,CA 94538)購得。
晶格空位如同金屬及其他元素般能以視溫度而定之擴散速率擴散通過單晶矽。舉例而言，在鄰近晶圓於快速熱退火步驟中退火之溫度的溫度下，晶格空位相對可運動，而在高達700℃之溫度下持續任何商業上可行之時段的情況下，該等空位基本上不運動。迄今獲得之試驗證據表明空位之擴散速率在低於約700℃之溫度下顯著變慢，且也許當溫度高達800℃、900℃或甚至1000℃時，可認為該等空位在任何商業上可行之時段內不運動。
在快速熱退火完成之情況下，該晶圓快速冷卻通過晶格空位在單晶矽中相對可運動之溫度範圍。再次參看圖1，當晶圓1之溫度下降通過該溫度範圍時，空位擴散至表面層3、5且變消失，因此導致空位濃度之改變，其中改變程度係視該晶圓在該範圍內之一溫度下維持之時間長度而定。若將該晶圓在該範圍內之該溫度下保持一極長之時段，則該空位濃度將在晶圓主體11內再次變為大體上均一，其中該濃度為一平衡值，其大體上小於在熱處理步驟完成時立即得到之晶格空位濃度。為避免該結果，將該晶圓快速冷卻以在晶圓主體內凝固過飽和密度之晶格空位。一般而言，在該溫度範圍內之平均冷卻速率為每秒至少約5℃，較佳每秒至少約20℃，更佳每秒至少約50℃，且再佳每秒至少約100℃，目前最佳使用之冷卻速率在每秒約100℃至約200℃的範圍內。因無限快速之冷卻不可達成，因此至少某些空位將在表面層上擴散出該晶圓。較之在快速熱退火結束時達成之密度，在快速冷卻之後的空位之較低密度並不關鍵，其限制條件為冷卻足夠快以遍及晶圓主體而凝固過飽和濃度之空位，從而使在靠近表面區域抑或在遍及主體之晶圓處於空位支配狀態。一旦該晶圓冷卻至在該溫度範圍之外的溫度(在該溫度下晶格空位在單晶矽中相對可運動)，則冷卻速率將不會表現出對該晶圓之沉澱特徵的顯著影響，且因此將不會表現出嚴密決定性。
一般而言，快速冷卻步驟可在先前提及之任何用於退火步驟的大氣中進行。然而，出於便利及簡易之目的，退火及冷卻步驟通常較佳在相同或至少大體上相同之大氣中進行。
作為快速熱退火及冷卻步驟之結果，過飽和濃度之晶格空間在重度摻雜之晶圓中凝固。雖然該過飽和空位濃度不易於直接量測，但藉由替代使用以下兩種方法可間接確定其存在：(i)在高於約700℃之溫度下的氧沉澱熱處理(例如，將該晶圓在800℃下退火4小時至8小時且接著在1000℃下退火16小時)或(ii)氧沉澱晶核溶解熱處理(例如，在1000℃下15分鐘)。在氧沉澱熱處理中，過飽和之空位促進氧沉澱之形成，且所得之晶圓將具有至少約1×107 氧沉澱/立方公分之氧沉澱濃度。然而，若該等晶圓在經受氧沉澱熱處理之前經受氧沉澱晶核溶解熱處理，則該溶解熱處理將使晶格空位在該晶圓中之濃度降低至促進沉澱的臨限值之下。舉例而言，氧沉澱晶核溶解熱處理可包括以下步驟：(i)以至少2℃/sec之速率將晶圓加熱至至少950℃的退火溫度，及(ii)在該晶圓經受溫度超過700℃的氧沉澱熱處理之前，將該晶圓自退火溫度冷卻至700℃或700℃以下。因此，在氧沉澱熱處理之前經受氧沉澱晶核溶解熱處理的晶圓將不形成濃度為至少1×107 氧沉澱/立方公分的氧沉澱，而經受氧沉澱熱處理之晶圓(在快速熱退火及冷卻之後且在氧沉澱熱處理之前並未經受氧沉澱晶核溶解處理步驟)將形成濃度為至少1×107 氧沉澱/立方公分、通常約1×107 氧沉澱/立方公分至約1×101 0 氧沉澱/立方公分、較佳約1×108 氧沉澱/立方公分至約1×101 0 氧沉澱/立方公分、再佳約1×109 氧沉澱/立方公分至約1×101 0 氧沉澱/立方公分之氧沉澱。
在本發明之晶圓中之晶格空位的濃度分佈概況在某種程度上為自退火溫度至晶格空位相對不運動之溫度的冷卻速率之函數。如先前所提及，自退火溫度起始之冷卻速率可對晶格空位濃度有明顯影響。因不可無限快地冷卻晶圓，故某些晶格空位將最終在擴散至矽表面且在該等晶格空位變得凝固於晶圓中之前逸出。因此，該晶圓可擁有一近表面區域(如圖1中所示，在表面與自表面量測距離D1之間的區域)及一晶圓主體(在圖1中自假想中心平面延伸至近表面區域的區域)，該近表面區域與該晶圓主體之氧沉澱行為相異。亦即，在氧沉澱熱處理期間，在該主體中形成濃度為至少約1×107 氧沉澱/立方公分之氧沉澱，但在該近表面區域內，氧沉澱熱處理期間之氧沉澱濃度小於1×107 氧沉澱/立方公分。一般而言，該近表面區域之深度隨冷卻速率之降低而增加；通常，該近表面區域之深度將為至少3微米，更通常為至少5微米，且該深度甚至可超過10微米。較佳為該靠近表面區域之深度為約3微米至約5微米，更佳為約5微米至約10微米。
在本發明之晶圓中之晶格空位的濃度分佈概況亦與快速退火步驟所採用之大氣相關。當在退火步驟期間使用氮化大氣時，晶格空位濃度作為自晶圓表面之深度的函數而趨於降低(亦即，主體層包括非均一濃度之晶格空位，其中最大濃度在該晶圓表面處或靠近該晶圓表面處，且該濃度一般朝假想中心平面之方向降低，其中最小濃度在該假想中心平面處或靠近該假想中心平面處)。當將該等晶圓快速冷卻時，在近表面區域中之某些空位有時間逸出該系統，因此引起一濃度分佈概況，其中最大空位濃度在該假想中心平面與該晶圓表面之間某處(亦即，其具有"M"形之分佈概況，其中晶格空位濃度大體上朝前表面層及中心平面之方向而降低)，其中最大密度處於距該晶圓表面某一距離處，該距離隨冷卻速率之降低而增加；在該等情況下，該最大濃度將出現在距該晶圓表面約20微米至約70微米之深度處。
C.晶圓之後處理
可在多種應用中使用本發明之矽晶圓。舉例而言，可直接在積體電路製造方法中使用具有拋光為鏡面修飾面層之裸矽表面的該等晶圓(亦即經拋光之晶圓)。或者該晶圓可用作用於同質磊晶沈積之基材或SOI(由層轉移或氧植入達成)。
1.蝕刻如上文所提及，本發明之快速熱加熱及冷卻步驟通常將導致形成一晶圓，該晶圓具有在氧沉澱熱處理中行為不同的區域：在近表面區域中一般將不形成氧沉澱，而在晶圓主體中將形成氧沉澱。若需要，則可藉由化學蝕刻來移除(例如在苛性或酸性蝕刻劑中蝕刻)該近表面區域以產生將在氧化沉澱熱處理中自前表面至後表面形成氧沉澱的晶圓。若需要，則可藉由化學蝕刻來大體上(並非完全)移除該近表面區域以產生將在氧化沉澱熱處理中於自深度D1小於2 μm之前表面層延伸的主體區域內形成氧沉澱的晶圓。
2.拋光若在快速熱退火步驟中使用之晶圓未提前拋光為鏡面修飾面層，則該晶圓可在快速熱退火及冷卻步驟之後化學拋光或化學機械拋光為鏡面修飾面層。此外，若需要，則可在該拋光步驟中移除近表面區域以產生將在氧化沉澱熱處理中自前表面至後表面形成氧沉澱之晶圓。
3.磊晶層可製備用於磊晶層沈積之晶圓。若要在晶圓上沈積一磊晶層，則本發明之方法可在磊晶沈積之前抑或之後進行。若在磊晶沈積之前進行，則可需要在本發明之方法之後且在該磊晶沈積之前穩定在該晶圓中之氧沉澱成核中心。若在磊晶沈積之後進行，則可需要在該磊晶沈積之後立即在磊晶反應器中進行本發明之方法，其限制條件為可達成本發明之方法所需之冷卻速率。
磊晶層可在整個晶圓上沈積，或者僅在該晶圓之一部分上沈積。參看圖1，磊晶層13較佳在晶圓之前表面3上沈積。更佳為在該晶圓之整個前表面3上沈積。在該晶圓之任何其他部分上沈積磊晶層是否較佳將視該晶圓意欲之用途而定。對多數應用而言，在晶圓之任何其他部分上是否存在磊晶層並不關鍵。
晶圓表面可包括氧化物層或氮化物層。舉例而言，當在室溫下將矽表面暴露在空氣中時，在該表面上將形成氧化矽層，且該氧化矽層通常具有約10至約15之厚度。可在氮化大氣中由快速熱退火得到氮化矽層。晶圓可具有包括以化學計量混合之氧化物及氮化物的表面層(在下文中被稱為"氮化物/氧化物層")。較佳為在將磊晶層沈積於該表面上之前，將該氮化層、氧化層或氮化物/氧化物層自該表面上移除。
可在無氧化劑之大氣中藉由加熱晶圓之表面，直至氧化物或氮化物/氧化物自該表面移除來實現氧化矽層或氮化矽/氧化矽層之移除。舉例而言，較佳將該晶圓之表面加熱至至少約1100℃之溫度，且更佳至至少約1150℃之溫度。較佳在該晶圓之表面暴露在包括H2 或稀有氣體(例如，He、Ne或Ar)之大氣中時進行此加熱。更佳為該大氣包括H2 。最佳為該大氣基本上由H2 組成，因使用其他大氣趨於在該晶圓之表面中引起形成蝕刻凹坑。
通常，較佳為加熱該晶圓表面以移除氧化矽層或氮化矽/氧化矽層，且接著在移除氧化物或氮化物/氧化物之後的小於30秒時間內(更佳在約10秒內)開始矽沈積。通常，其可由以下方法實現：將該晶圓表面加熱至至少約1100℃之溫度(更佳至少約1150℃)且接著在該晶圓表面達至該溫度之後的小於30秒時間內(更佳在約10秒內)開始矽沈積。在移除氧化矽層或氮化矽/氧化矽層之後，等待至多約10秒鐘再開始矽沈積，將使該晶圓之溫度穩定且變得均一。
或者，可化學剝離該氧化物層或氮化物/氧化物層。在矽表面具有氮化物/氧化物層之實施例中，移除氮化物/氧化物層之較佳方法為化學剝離。可利用在此項技術中已知之方法，使用磷酸、氫氟酸或已知之其他酸來完成化學剝離。在另一替代方法中，可藉由使用(例如)購自Applied Materials之eMAX的電漿蝕刻或此項技術中已知之其他方法來蝕刻氧化物層或氮化物/氧化物層。
在表面層主要為氮化矽層之實施例中，可藉由拋光、化學蝕刻或電漿蝕刻(例如購自Applied Materials之eMAX，或在此項技術中已知之其他蝕刻方法)來移除該氮化物層。
較佳由化學氣相沈積來進行磊晶沈積。一般而言，化學氣相沈積涉及在磊晶沈積反應器中(例如購自Applied Materials之Centura反應器)將晶圓之表面暴露在含矽大氣中。較佳為將該晶圓之表面暴露在包括含矽揮發性氣體(例如：SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl或SiH4 )之大氣中。該大氣亦較佳含有載氣(較佳為H2 )。舉例而言，在磊晶沈積期間之矽源可為SiH2 Cl2 或SiH4 。若使用SiH2 Cl2 ，則反應器在沈積期間之真空壓力較佳為約500托至約760托。另一方面，若使用SiH4 ，則反應器壓力較佳為約100托。最佳為在沈積期間之矽源為SiHCl3 。該矽源遠較其他源便宜。此外，使用SiHCl3 之磊晶沈積可在大氣壓力下進行。此係有利的，因其不需要真空泵且反應器室不必很堅固以避免破裂。此外，其表現出較小之安全隱患，且減少空氣或其他氣體洩漏至該反應器中的概率。
在磊晶沈積期間，晶圓表面之溫度較佳斜坡升高且維持在足以避免含矽大氣在該表面上沈積多晶矽的溫度上。通常，該表面之溫度在該階段內較佳為至少約900℃。更佳為該表面之溫度維持在約1050℃與約1150℃之間的範圍內。最佳為該表面之溫度維持在氧化矽移除溫度下。若在本發明之快速熱退火之後沈積磊晶層，則急劇之溫度斜坡可溶解晶格空位。然後，該晶圓可變為間隙支配性，其可在氧沉澱熱處理期間抑制氧沉澱之形成及成長。藉由選擇相對平穩之溫度斜坡或步進斜坡來避免該結果，使得晶格空位可對較高之溫度平衡。有利地，相對平穩之溫度斜坡亦穩定晶圓主體中之氧沉澱晶核。
磊晶沉澱之成長速率較佳為約0.5 μm/min至約7.0 μm/min。舉例而言，藉由在約1150℃之溫度及至多約1 atm之絕對壓力下使用基本上由約2.5莫耳% SiHCl3 與約97.5莫耳% H2 組成之大氣，可達成約3.5 μm/min至約4.0 μm/min之成長速率。
在某些應用中，晶圓包括一賦予電學性質之磊晶層。在同質磊晶層沈積中，用磷來輕度摻雜該磊晶層。因此，用於磊晶沈積之環境包括作為諸如磷化氫(PH3 )之揮發性化合物存在的磷。或者，該同質磊晶層可含有硼。可藉由(例如)使沈積期間之大氣包含B2 H6 來製備該層。
磊晶沈積通常需要一在磊晶沈積之後的磊晶後清洗步驟以移除在該磊晶沈積期間形成之副產物。該步驟用於避免依時濁度，其可在該等副產物與空氣反應時產生。此外，許多磊晶後清洗技術趨於在磊晶表面上形成氧化矽層，該層趨於鈍化(亦即保護)該表面。可由此項技術中已知之方法來清洗本發明之磊晶晶圓。
4.絕緣層上覆矽(SOI)絕緣層上覆矽結構通常包括一裝置層、一處理晶圓或支撐層及一在該支撐層與該裝置層之間的絕緣膜或層(通常為一個氧化物層)。通常，該裝置層之厚度在約0.5微米與20微米之間。可使用在此項技術中已知之多種技術(諸如SIMOX或BESOI)來製備絕緣層上覆矽結構。
舉例而言，可由SIMOX方法來製備SOI結構，該處理藉由使晶圓經受在此項技術中標準的離子植入方法而實現。(參看(例如)美國專利第5,436,175號及Plasma Immersion Ion Implantation for Semiconductor Processing,Materials Chemistry and Physics 46(1996)132－139，該兩者之全文以引入的方式併入本文中)。
亦可藉由黏結兩個晶圓且移除該等黏結晶圓中之一者的一部分來製備SOI結構。舉例而言，可由BESOI方法來製備SOI結構，其中將晶圓黏結至另一晶圓，且接著使用已知之晶圓減薄技術來蝕刻該等晶圓中之一者的一實質部分以獲得裝置層。(參看(例如)美國專利第5,024,723號及第5,189,500號，該等案之全文以引用的方式併入本文中。)
以下實例將說明本發明。
實例
經紅磷摻雜之矽單晶經丘克拉斯基方法提拉、切割及拋光以形成矽晶圓。各晶圓之初始氧沉澱為約12 PPMA至約18 PPMA，且電阻率為約1.2 mΩ－cm至約1.7 mΩ－cm。然後，該等晶圓經受在氮中之快速熱退火、快速冷卻且經受氧沉澱穩定化及成長。該快速熱退火之溫度如表I中所示而改變，但所有樣品均退火15秒。以60℃/sec之速率冷卻該等樣品。在800℃溫度下4小時，繼而在1000℃下16小時使氧沉澱形成且穩定。在各晶圓之中心處、半徑之一半處及邊緣處量測氧沉澱之平均濃度及峰值濃度。可觀察到：對所有樣品而言，峰值濃度在靠近晶圓表面處出現。在表I中描述該等結果。
慮及以上結果，可見已達成本發明之若干目標。
因可在不脫離本發明之範疇下在以上組成及方法中實現多種變化，故意欲將以上描述中含有的所有內容解釋為例示性內容，而非以限制性觀點來解釋。
當介紹本發明或其較佳實施例之要件時，詞"一"及"該"意欲意謂存在一或多個要件。術語"包括"、"包含"及"具有"意欲為包含性的，且意謂可存在除列出要件外的額外要件。
1．．．晶圓
3．．．前表面
5．．．後表面
7．．．假想中心平面
9．．．晶格空位
11．．．晶圓主體
圖1為本發明之方法的示意圖。
1．．．晶圓
3．．．前表面
5．．．後表面
7．．．假想中心平面
9．．．晶格空位
11．．．晶圓主體

Claims (40)

  1. 一種晶圓，其自一由丘克拉斯基(Czochralski)方法成長之單晶矽錠切割，該晶圓包括：一前表面；一後表面；一假想中心平面，其在該前表面與該後表面之間；一前表面層，其包括在該前表面與自該前表面且朝該中心平面量測之一深度D1之間的該晶圓之一第一區域；及一主體層(bulk layer)，其包括在該中心平面與該第一區域之間的該晶圓之一第二區域；且該晶圓具有一約2.6 mΩ-cm至約3.9 mΩ-cm之電阻率，其係經砷摻雜，且在該主體層中具有過飽和濃度之晶格空位，藉此(a)當在一超過700℃之溫度使該晶圓經受氧沉澱熱處理的情況下，在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱，及(b)藉由以下方式使晶格空位之該過飽和濃度降低且避免在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱：(i)以一至少2℃/sec之速率將該晶圓加熱至一至少950℃之退火溫度，及(ii)在該晶圓於一超過700℃之溫度下經受氧沉澱熱處理之前將該晶圓自該退火溫度冷卻至700℃或更低的溫度。
  2. 如請求項1之晶圓，其中砷以一約1.7×1019 原子/立方公分至約3×1019 原子/立方公分之濃度存在。
  3. 一種晶圓，其自一由丘克拉斯基方法成長之單晶矽錠切割，該晶圓包括：一前表面；一後表面；一假想中心平面，其在該前表 面與該後表面之間；一前表面層，其包括在該前表面與自該前表面且朝該中心平面量測之一深度D1之間的該晶圓之一第一區域；及一主體層，其包括在該中心平面與該第一區域之間的該晶圓之一第二區域；且該晶圓具有一小於5 mΩ-cm之電阻率，其係經磷摻雜，且在該主體層中具有過飽和濃度之晶格空位，藉此(a)當在一超過700℃之溫度使該晶圓經受氧沉澱熱處理的情況下，在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱，及(b)藉由以下方式使晶格空位之該過飽和濃度降低且避免在該主體層中形成一濃度為至少1×107 氧沉澱/立方公分之氧沉澱：(i)以一至少2℃/sec之速率將該晶圓加熱至一至少950℃之退火溫度，及(ii)在該晶圓於一超過700℃之溫度下經受氧沉澱熱處理之前將該晶圓自該退火溫度冷卻至700℃或更低的溫度。
  4. 如請求項3之晶圓，其中該主體層具有一至少約1×108 氧沉澱/立方公分之氧沉澱密度。
  5. 如請求項3之晶圓，其中該主體層具有一至少約1×109 氧沉澱/立方公分之氧沉澱密度。
  6. 如請求項3之晶圓，其中該前表面係經拋光。
  7. 如請求項3之晶圓，其中該前表面係經研磨及蝕刻。
  8. 如請求項3之晶圓，其進一步包括一在該前表面上之磊晶層。
  9. 如請求項3之晶圓，其具有一小於約5×1016 原子/立方公分之碳濃度。
  10. 如請求項3之晶圓，其具有一小於約1×1016 原子/立方公分之碳濃度。
  11. 如請求項3之晶圓，其具有一小於約5×1015 原子/立方公分之碳濃度。
  12. 如請求項3之晶圓，其中磷以一至少約1×1019 原子/立方公分之濃度存在。
  13. 如請求項3之晶圓，其中磷以一約1×1019 原子/立方公分至約4.5×1019 原子/立方公分之濃度存在。
  14. 如請求項3之晶圓，其中磷以一約4.1×1019 原子/立方公分至約4.5×1019 原子/立方公分之濃度存在。
  15. 如請求項3之晶圓，其中該晶圓之該電阻率為約0.1 mΩ-cm至約2 mΩ-cm。
  16. 如請求項3之晶圓，其中該晶圓之該電阻率為約1.1 mΩ-cm至約1.9 mΩ-cm。
  17. 如請求項3之晶圓，其中在該主體層中之晶格空位之該過飽和濃度為晶格空位之一非均一濃度，其中一峰值濃度係在該中心平面與該前表面層之間的該主體層中出現，該濃度大體上朝該前表面層及該中心平面之方向而降低。
  18. 如請求項3之晶圓，其中在該主體層中之晶格空位之該過飽和濃度為晶格空位之一非均一濃度，其中一峰值濃度係在該前表面層處或靠近該前表面層處出現，該濃度大體上朝該中心平面之方向而降低。
  19. 如請求項3之晶圓，其中在該前表面與自該前表面且朝 該中心平面量測之一深度D1之間的該晶圓之該第一區域包括一濃度小於1×107 氧沉澱/立方公分之氧沉澱，其在使該晶圓在一超過700℃之溫度下經受氧沉澱熱處理後實現。
  20. 如請求項19之晶圓，其中D1大於10 μm。
  21. 如請求項19之晶圓，其中D1小於10 μm。
  22. 如請求項19之晶圓，其中D1小於2 μm。
  23. 一種用於熱處理一單晶矽晶圓之方法，其係用以在一隨後之熱處理步驟中影響氧在該單晶矽晶圓中的沉澱行為，該單晶矽晶圓自一由丘克拉斯基方法成長之單晶矽錠切割，該單晶矽晶圓具有一前表面；一後表面；一中心平面，其在該前表面與該後表面之間；一前表面層，其包括在該前表面與自該前表面且朝該中心平面量測之一深度D1之間的該晶圓之區域；一主體層，其包括在該中心平面與該前表面層之間的該晶圓之區域，該單晶矽晶圓係經磷摻雜且具有一小於約5 mΩ-cm之電阻率，該方法包括以下步驟：在一包括含氮氣體之大氣中熱處理該單晶矽晶圓以增加在該晶圓主體中之晶格空位之密度；及冷卻該經熱處理之單晶矽晶圓以使該晶圓主體之晶格空位過飽和。
  24. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中在一超過約700℃之溫度下使該冷卻晶圓經受氧沉澱熱處理導致在該主體層中形成氧沉澱。
  25. 如請求項24之用於熱處理一單晶矽晶圓之方法，其中該氧沉澱熱處理步驟導致形成一至少約1×107 氧沉澱/立方公分之密度的氧沉澱。
  26. 如請求項24之用於熱處理一單晶矽晶圓之方法，其中該氧沉澱熱處理步驟導致形成一至少約1×108 氧沉澱/立方公分之密度的氧沉澱。
  27. 如請求項24之用於熱處理一單晶矽晶圓之方法，其中該氧沉澱熱處理步驟導致形成一至少約1×109 氧沉澱/立方公分之密度的氧沉澱。
  28. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中該包括含氮氣體之大氣包括氮或氨。
  29. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中熱處理該單晶矽晶圓包括以一至少約10℃/sec之加熱速率將該晶圓加熱至至少約1200℃之溫度，且使該晶圓維持在該溫度下歷經至少約1秒且小於約60秒之期間。
  30. 如請求項29之用於熱處理一單晶矽晶圓之方法，其中該加熱速率為至少約60℃/sec。
  31. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中熱處理該單晶矽晶圓包括以一至少約10℃/sec之加熱速率將該晶圓加熱至至少約1230℃之溫度，且使該晶圓維持在該溫度下歷經至少約1秒且小於約60秒之期間。
  32. 如請求項31之方法，其中該加熱速率為至少約60℃/sec。
  33. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中熱 處理該單晶矽晶圓包括以一至少約10℃/sec之加熱速率將該晶圓加熱至至少約1230℃之溫度，且使該晶圓維持在該溫度下歷經約15秒之期間。
  34. 如請求項33之用於熱處理一單晶矽晶圓之方法，其中該加熱速率為至少約60℃/sec。
  35. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中將該經熱處理之晶圓以一至少約20℃/sec之速率冷卻通過晶格空位在矽中相對可運動之溫度範圍。
  36. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中將該經熱處理之晶圓以一至少約50℃/sec之速率冷卻通過晶格空位在矽中相對可運動之溫度範圍。
  37. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中將該經熱處理之晶圓以一至少約100℃/sec之速率冷卻通過晶格空位在矽中相對可運動之溫度範圍。
  38. 如請求項23之用於熱處理一單晶矽晶圓之方法，其中該晶圓為一用於磊晶法之基材，且該方法進一步包括在該晶圓之該前表面上沈積一磊晶層的步驟。
  39. 如請求項38之用於熱處理一單晶矽晶圓之方法，其中該磊晶層係在該熱處理步驟之後沈積。
  40. 如請求項38之用於熱處理一單晶矽晶圓之方法，其中該沈積一磊晶層包括以下步驟：將該晶圓暴露於一包括SiHCl3 、H2 及PH3 之大氣中。
TW095141552A 2005-11-09 2006-11-09 經砷及磷掺雜之具內部去疵之矽晶圓基材 TWI397619B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/270,790 US7485928B2 (en) 2005-11-09 2005-11-09 Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Publications (2)

Publication Number Publication Date
TW200736422A TW200736422A (en) 2007-10-01
TWI397619B true TWI397619B (zh) 2013-06-01

Family

ID=37968129

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095141552A TWI397619B (zh) 2005-11-09 2006-11-09 經砷及磷掺雜之具內部去疵之矽晶圓基材

Country Status (7)

Country Link
US (2) US7485928B2 (zh)
EP (1) EP1945838A2 (zh)
JP (1) JP2009515370A (zh)
KR (1) KR20080084941A (zh)
CN (1) CN101351580A (zh)
TW (1) TWI397619B (zh)
WO (1) WO2007056745A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170391A1 (en) * 2020-03-12 2023-06-01 Umicore N-type doped germanium monocrystals and wafers derived therefrom

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP5161492B2 (ja) * 2007-05-31 2013-03-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
JP5830215B2 (ja) * 2008-10-01 2015-12-09 信越半導体株式会社 エピタキシャルウエーハ並びにその製造方法
KR101645146B1 (ko) 2009-06-30 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5544859B2 (ja) * 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US9129919B2 (en) * 2012-11-19 2015-09-08 Sunedison Semiconductor Limited Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP6642410B2 (ja) * 2016-12-20 2020-02-05 株式会社Sumco シリコン単結晶の製造方法
JP7080017B2 (ja) * 2017-04-25 2022-06-03 株式会社Sumco ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
CN114606567A (zh) 2017-04-25 2022-06-10 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1202334A1 (en) * 2000-05-09 2002-05-02 Shin-Etsu Handotai Co., Ltd Method of producing silicon epitaxial wafers
TW564500B (en) * 2002-04-10 2003-12-01 Memc Electronic Materials Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH08203913A (ja) 1995-01-27 1996-08-09 Toshiba Corp 半導体ウェーハの熱処理方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6720627B1 (en) * 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
JP4189041B2 (ja) 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
KR100240023B1 (ko) * 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1110236B1 (en) 1998-08-05 2006-10-18 MEMC Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
KR100816696B1 (ko) * 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
KR100957729B1 (ko) * 1998-09-02 2010-05-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6171389B1 (en) * 1998-09-30 2001-01-09 Seh America, Inc. Methods of producing doped semiconductors
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
KR100701341B1 (ko) * 1999-03-16 2007-03-29 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
US6444027B1 (en) * 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
EP1295324A1 (en) 2000-06-30 2003-03-26 MEMC Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
DE10106138B4 (de) * 2001-02-10 2006-02-23 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Modulares Meß- und/oder Prüfgerät
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
WO2002084728A1 (en) 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
US7186429B2 (en) * 2003-02-19 2007-03-06 General Mills Marketing, Inc. Food product marking apparatuses and methods
JP2005089246A (ja) 2003-09-17 2005-04-07 Toshiba Ceramics Co Ltd 砒素ドープシリコンウェーハの製造方法
JP4682508B2 (ja) 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1202334A1 (en) * 2000-05-09 2002-05-02 Shin-Etsu Handotai Co., Ltd Method of producing silicon epitaxial wafers
TW564500B (en) * 2002-04-10 2003-12-01 Memc Electronic Materials Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230170391A1 (en) * 2020-03-12 2023-06-01 Umicore N-type doped germanium monocrystals and wafers derived therefrom

Also Published As

Publication number Publication date
WO2007056745A2 (en) 2007-05-18
KR20080084941A (ko) 2008-09-22
JP2009515370A (ja) 2009-04-09
US20090130824A1 (en) 2009-05-21
TW200736422A (en) 2007-10-01
CN101351580A (zh) 2009-01-21
EP1945838A2 (en) 2008-07-23
WO2007056745A3 (en) 2007-08-02
US7485928B2 (en) 2009-02-03
US20070105279A1 (en) 2007-05-10
US8026145B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
TW541581B (en) Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
EP1493179B1 (en) Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
US9634098B2 (en) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20050158969A1 (en) Control of thermal donor formation in high resistivity CZ silicon
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
WO2002052643A2 (en) Semiconductor wafer manufacturing process
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer