DE10244862B4 - Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht - Google Patents
Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht Download PDFInfo
- Publication number
- DE10244862B4 DE10244862B4 DE2002144862 DE10244862A DE10244862B4 DE 10244862 B4 DE10244862 B4 DE 10244862B4 DE 2002144862 DE2002144862 DE 2002144862 DE 10244862 A DE10244862 A DE 10244862A DE 10244862 B4 DE10244862 B4 DE 10244862B4
- Authority
- DE
- Germany
- Prior art keywords
- silicon
- substrate
- praseodymium oxide
- layer
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 title claims abstract description 14
- 229910003447 praseodymium oxide Inorganic materials 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000012495 reaction gas Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 abstract description 21
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000000460 chlorine Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 210000002381 plasma Anatomy 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Silicon Compounds (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
Verfahren
zum selektiven anisotropen Entfernen mindestens eines Teils einer
Silizium enthaltenden Schicht von einem siliziumhaltigen Substrat
mit einer zwischen dem Substrat und der Silizium enthaltenden Schicht
angeordneten und Praseodymoxid enthaltenden Zwischenschicht, umfassend
die Schritte:
Bereitstellen eines siliziumhaltigen Substrats mit einer Silizium enthaltenden Schicht und einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht in einer Reaktionskammer,
Ausbilden eines Plasmas in der Reaktionskammer aus einem Reaktionsgas unter elektrischer Wechselspannung, wobei das Reaktionsgas SF6/Cl2 enthält, und
selektives anisotropes Entfernen mindestens eines Teils der Silizium enthaltenden Schicht durch Inberührungtreten des Plasmas mit dem Substrat in der Reaktionskammer.
Bereitstellen eines siliziumhaltigen Substrats mit einer Silizium enthaltenden Schicht und einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht in einer Reaktionskammer,
Ausbilden eines Plasmas in der Reaktionskammer aus einem Reaktionsgas unter elektrischer Wechselspannung, wobei das Reaktionsgas SF6/Cl2 enthält, und
selektives anisotropes Entfernen mindestens eines Teils der Silizium enthaltenden Schicht durch Inberührungtreten des Plasmas mit dem Substrat in der Reaktionskammer.
Description
- Die Erfindung betrifft ein Verfahren zum selektiven anisotropen Entfernen mindestens eines Teils einer Siliziumschicht von einem siliziumhaltigen Substrat mit einer zwischen dem Substrat und der Siliziumschicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht.
- Mit dem Vordringen der CMOS-Technologie zu immer kleineren Bauelementabmessungen hat die Suche nach dielektrischen Materialien begonnen, die das standardmäßig verwendete Siliziumdioxid (SiO2) ersetzen können. In MOSFETs mit Gate-Längen von weniger 0,1 μm müsste ein Gate-Dielektrikum aus SiO2 eine Schichtdicke von weniger als 1,5 nm aufweisen. Bei einer solch geringen Schichtdicke treten durch das Dielektrikum hindurchfließende Leckströme auf, die einen MOSFET zur Anwendung in den meisten Schaltkreisen untauglich machen. Da der direkt tunnelnde Leckstrom exponentiell mit der Dicke des Dielektrikums abnimmt, kann ein dielektrisches Material mit größerer Dielektrizitätskonstante bei gleicher Gate-Kapazität die selbe dielektrische Eigenschaft wie SiO2 bei höherer Schichtdicke aufweisen.
-
DE 32 16 823 A1 beschreibt ein Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen. Als Ätzgase können Gemische aus Schwefelhexafluorid (SF6) und Chlor (Cl2) eingesetzt werden. - Die Zusammenfassung der japanischen Patentanmeldung
JP 58 007 829 A - Aus der
DE 100 39 327 A1 ist die Verwendung von Praseodymoxid, etwa in der Form von Pr2O3, bekannt. Praseodymoxid hat eine Dielektrizitätskonstante k von etwa 30 und erlaubt daher gegenüber einer äquivalenten SiO2-Schicht eine um den Faktor 30/3,9 erhöhte Schichtdicke. Damit können Tunnelströme unterdrückt werden. - Ein weitgehend unbekanntes Feld ist derzeit jedoch die prozesstechnische Integration von Praseodymoxid in moderne CMOS-Prozesse. Im Rahmen des CMOS-Prozesses muss ein Schritt des anisotropen reaktiven Ionenätzens (reactive ion etching, RIE) von siliziumhaltigem Material durchgeführt werden, so beispielsweise bei der Ausbildung des aus polykristallinem Silizium gebildeten, so genannten Poly-Silizium-Gates eines MOSFET. Das technische Problem besteht hier darin, das Verfahren so auszubilden, dass der Ätzschritt auf dem Dielektrikum stoppt und so eine Beschädigung des Siliziumsubstrats vermieden wird.
- Aufgabe der Erfindung ist es, das genannte technische Problem zu lösen, das bei der Integration von Praseodymoxid in CMOS-Prozesse auftritt.
- Erfindungsgemäß wird diese Aufgabe gelöst durch ein Verfahren zum selektiven anisotropen Entfernen mindestens eines Teils einer Silizium enthaltenden Schicht von einem siliziumhaltigen Substrat mit einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht, umfassend die Schritte:
- – Bereitstellen eines siliziumhaltigen Substrats mit einer Silizium enthaltenden Schicht und einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht in einer Reaktionskammer,
- – Ausbilden eines Plasmas in der Reaktionskammer aus einem Reaktionsgas unter elektrischer Wechselspannung, wobei das Reaktionsgas SF6/Cl2 enthält, und
- – Selektives anisotropes Entfernen mindestens eines Teils der, Silizium enthaltenden Schicht durch Inberührungtreten des Plasmas mit dem Substrat in der Reaktionskammer.
- Das Problem der Entwicklung eines selektiven RIE-Prozesses wird also durch ein Verfahren zum selektiven anisotropen Entfernen mindestens eines Teils einer Silizium enthaltenden Schicht von einem siliziumhaltigen Substrat mit einer zwischen dem Substrat und der Siliziumschicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht gelöst, bei dem ein aus einem Reaktionsgas unter elektrischer Wechselspannung gebildetes Plasma in einer Reaktionskammer mit dem Substrat in Berührung tritt, wobei das Reaktionsgas SF6/Cl2 enthält.
- Das erfindungsgemäße Verfahren vermeidet eine Beschädigung des Siliziumsubstrates. Es eignet sich insbesondere zur Ätzung einer Polysilizium-Gate-Struktur. Die Selektivität des Ätzprozesses ist gegenüber dem Polysilizium-Gate 300 mal größer als gegenüber Praseodymoxid. Neben dem RIE von reinem Silizium eignet sich das erfindungsgemäße Verfahren auch zum Ätzen von siliziumhaltigen Legierungen.
- Die Verwendung von SF6/Cl2 als Reaktionsgas ermöglicht die Verwendung eines ansonsten standardmäßigen RIE-Prozesses.
Claims (2)
- Verfahren zum selektiven anisotropen Entfernen mindestens eines Teils einer Silizium enthaltenden Schicht von einem siliziumhaltigen Substrat mit einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht, umfassend die Schritte: Bereitstellen eines siliziumhaltigen Substrats mit einer Silizium enthaltenden Schicht und einer zwischen dem Substrat und der Silizium enthaltenden Schicht angeordneten und Praseodymoxid enthaltenden Zwischenschicht in einer Reaktionskammer, Ausbilden eines Plasmas in der Reaktionskammer aus einem Reaktionsgas unter elektrischer Wechselspannung, wobei das Reaktionsgas SF6/Cl2 enthält, und selektives anisotropes Entfernen mindestens eines Teils der Silizium enthaltenden Schicht durch Inberührungtreten des Plasmas mit dem Substrat in der Reaktionskammer.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Reaktionsgas aus SF6/Cl2 besteht.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002144862 DE10244862B4 (de) | 2002-09-23 | 2002-09-23 | Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht |
| PCT/EP2003/010413 WO2004030068A1 (de) | 2002-09-23 | 2003-09-18 | Verfahren zur herstellung eines elektronischen bauelements mit einer praseodymoxid-schicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2002144862 DE10244862B4 (de) | 2002-09-23 | 2002-09-23 | Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10244862A1 DE10244862A1 (de) | 2004-04-01 |
| DE10244862B4 true DE10244862B4 (de) | 2006-09-14 |
Family
ID=31969614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2002144862 Expired - Fee Related DE10244862B4 (de) | 2002-09-23 | 2002-09-23 | Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE10244862B4 (de) |
| WO (1) | WO2004030068A1 (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602004005442T2 (de) | 2004-07-28 | 2007-12-06 | ICT Integrated Circuit Testing Gesellschaft für Halbleiterprüftechnik mbH | Emitter für eine Ionenquelle und Verfahren zu dessen Herstellung |
| SG176144A1 (en) * | 2009-06-25 | 2011-12-29 | Lam Res Ag | Method for treating a semiconductor wafer |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1920344A1 (de) * | 1969-04-22 | 1971-02-25 | Licentia Gmbh | Halbleiterbauelement |
| JPS587829A (ja) * | 1981-07-08 | 1983-01-17 | Toshiba Corp | ドライエツチング方法 |
| DE3216823A1 (de) * | 1982-05-05 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen |
| JPS61276327A (ja) * | 1985-05-31 | 1986-12-06 | Matsushita Electric Ind Co Ltd | 微細加工法 |
| EP0567063A2 (de) * | 1992-04-20 | 1993-10-27 | Texas Instruments Incorporated | Anisotropische Ätzung von Metalloxid |
| DE19515346A1 (de) * | 1994-05-09 | 1995-11-23 | Ibm | Selektives Aufwachsen von Silicium oder Siliciumlegierungen bei niedriger Temperatur |
| US5603848A (en) * | 1995-01-03 | 1997-02-18 | Texas Instruments Incorporated | Method for etching through a substrate to an attached coating |
| WO1997015955A1 (en) * | 1995-10-24 | 1997-05-01 | The Regents Of The University Of California | High temperature superconducting josephson junctions and squids |
| DE19937503C1 (de) * | 1999-08-09 | 2001-01-04 | Siemens Ag | Verfahren zum Ätzen von wismuthaltigen Oxidfilmen |
| DE10049831A1 (de) * | 1999-10-08 | 2001-08-30 | Samsung Electronics Co Ltd | Photoresist-Strippermittel und Verfahren zum Strippen von Photoresistaufträgen unter Verwendung des Mittels |
| US6358430B1 (en) * | 1999-07-28 | 2002-03-19 | Motorola, Inc. | Technique for etching oxides and/or insulators |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1252320A1 (ru) * | 1985-03-07 | 1986-08-23 | Белорусский Ордена Трудового Красного Знамени Технологический Институт Им.С.М.Кирова | Керамический материал |
| SU1709209A1 (ru) * | 1989-10-23 | 1992-01-30 | Физико-химический институт им.А.В.Богатского | Способ определени самари и европи |
| US6656852B2 (en) * | 2001-12-06 | 2003-12-02 | Texas Instruments Incorporated | Method for the selective removal of high-k dielectrics |
-
2002
- 2002-09-23 DE DE2002144862 patent/DE10244862B4/de not_active Expired - Fee Related
-
2003
- 2003-09-18 WO PCT/EP2003/010413 patent/WO2004030068A1/de not_active Application Discontinuation
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1920344A1 (de) * | 1969-04-22 | 1971-02-25 | Licentia Gmbh | Halbleiterbauelement |
| JPS587829A (ja) * | 1981-07-08 | 1983-01-17 | Toshiba Corp | ドライエツチング方法 |
| DE3216823A1 (de) * | 1982-05-05 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen |
| JPS61276327A (ja) * | 1985-05-31 | 1986-12-06 | Matsushita Electric Ind Co Ltd | 微細加工法 |
| EP0567063A2 (de) * | 1992-04-20 | 1993-10-27 | Texas Instruments Incorporated | Anisotropische Ätzung von Metalloxid |
| DE19515346A1 (de) * | 1994-05-09 | 1995-11-23 | Ibm | Selektives Aufwachsen von Silicium oder Siliciumlegierungen bei niedriger Temperatur |
| US5603848A (en) * | 1995-01-03 | 1997-02-18 | Texas Instruments Incorporated | Method for etching through a substrate to an attached coating |
| WO1997015955A1 (en) * | 1995-10-24 | 1997-05-01 | The Regents Of The University Of California | High temperature superconducting josephson junctions and squids |
| US6358430B1 (en) * | 1999-07-28 | 2002-03-19 | Motorola, Inc. | Technique for etching oxides and/or insulators |
| DE19937503C1 (de) * | 1999-08-09 | 2001-01-04 | Siemens Ag | Verfahren zum Ätzen von wismuthaltigen Oxidfilmen |
| DE10049831A1 (de) * | 1999-10-08 | 2001-08-30 | Samsung Electronics Co Ltd | Photoresist-Strippermittel und Verfahren zum Strippen von Photoresistaufträgen unter Verwendung des Mittels |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004030068A1 (de) | 2004-04-08 |
| DE10244862A1 (de) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008016427B4 (de) | Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht | |
| DE102005024798B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten | |
| DE102007026372B4 (de) | Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung | |
| DE102005057075B4 (de) | Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung | |
| DE102013104197B3 (de) | Gate Kontaktstruktur für FinFET und Verfahren zur Herstellung | |
| DE102008016425A1 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
| DE102006029229A1 (de) | Herstellungsverfahren für eine integrierte Halbleiterstruktur und entsprechende integrierte Halbleiterstruktur | |
| DE102010063907B4 (de) | Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials | |
| DE10224167B4 (de) | Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement | |
| DE19860780A1 (de) | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung | |
| DE102010040071B4 (de) | Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung | |
| DE102009046260B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE102006056624A1 (de) | Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement | |
| DE102009023250A1 (de) | Erhöhte Ätzstoppfähigkeit während der Strukturierung von siliziumnitridenthaltenden Schichtstapeln durch Vorsehen einer chemisch hergestellten Oxidschicht während der Halbleiterbearbeitung | |
| DE10240176A1 (de) | Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik | |
| DE19856082C1 (de) | Verfahren zum Strukturieren einer metallhaltigen Schicht | |
| DE10244862B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht | |
| DE102004042168B4 (de) | Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements | |
| DE10350038A1 (de) | Verfahren zum anodischen Bonden von Wafern und Vorrichtung | |
| EP1711958B1 (de) | Verfahren zum Herstellen eines Kondensators mit lokal erhöhter dielektrischer Konstante und eines Zwischendielektrikums mit niedriger dielektrischer Konstante | |
| DE102008045036B4 (de) | Verringern kritischer Abmessungen von Kontaktdurchführungen und Kontakten über der Bauteilebene von Halbleiterbauelementen | |
| DE10150822B4 (de) | Verfahren zum Entfernen oxidierter Bereiche auf einer Grenzfläche einer Metalloberfläche | |
| DE102009023378A1 (de) | Wiederherstellung einer hydrophoben Oberfläche empfindlicher dielektrischer Materialen mit kleinem ε in Mikrostrukturbauelementen | |
| DE10303925A1 (de) | Dielektrische Barrierenschicht für eine Kupfermetallisierungsschicht mit einer über die Dicke hinweg variierenden Siliziumkonzentration | |
| DE10255865B4 (de) | Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/3105 AFI20051017BHDE |
|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MI, DE Owner name: TECHNISCHE UNIVERSITAET DARMSTADT, 64289 DARMS, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20120403 |