DE19515346A1 - Selektives Aufwachsen von Silicium oder Siliciumlegierungen bei niedriger Temperatur - Google Patents

Selektives Aufwachsen von Silicium oder Siliciumlegierungen bei niedriger Temperatur

Info

Publication number
DE19515346A1
DE19515346A1 DE19515346A DE19515346A DE19515346A1 DE 19515346 A1 DE19515346 A1 DE 19515346A1 DE 19515346 A DE19515346 A DE 19515346A DE 19515346 A DE19515346 A DE 19515346A DE 19515346 A1 DE19515346 A1 DE 19515346A1
Authority
DE
Germany
Prior art keywords
layer
silicon
masking
epitaxial
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19515346A
Other languages
English (en)
Other versions
DE19515346C2 (de
Inventor
Jun Cyril Cabral
Kevin Kok Chan
Jack Oon Chu
Jamex Mckell Edwin Harper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE19515346A1 publication Critical patent/DE19515346A1/de
Application granted granted Critical
Publication of DE19515346C2 publication Critical patent/DE19515346C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Halbleiterbauelemente und spezieller auf Maskierungsmaterialien für ein selektives Aufwachsen von epitaxialen Schichten bei niedriger Temperatur.
HINTERGRUND DER ERFINDUNG
Selektives epitaxiales Aufwachsen (SEG) von Schichten aus Sili­ cium und Silicium-Germanium-Legierungen kann sowohl bei CMOS- als auch bei bipolaren Halbleiterbauelementen eingesetzt werden. Bei dem SEG-Verfahren wird die epitaxiale Schicht selektiv le­ diglich auf einer freiliegenden Siliciumoberfläche und nicht auf den Feldgebieten des Bauelementes aufgewachsen. Diese selektive Deposition führt zu einer Bauelementstruktur, die eine Isolation mit feinen Abmessungen mit hoher Aspektverhältnis-Geometrie und geringer Abweichung der effektiven Kanalbreite von der Entwurfs­ breite aufweist. Demzufolge wird eine Reduktion der Chipabmes­ sung und -fläche (bei CMOS-Bauelementen) erreicht.
Bekannte Verfahren zum selektiven Aufwachsen von epitaxialen Siliciumschichten beinhalten die Verwendung einer Maskierungs­ schicht, im allgemeinen Siliciumdioxid, um ein Aufwachsen der epitaxialen Schicht auf den Feldgebieten zu verhindern. Es ist eine Anzahl von Verfahren bekannt, um epitaxiales Silicium se­ lektiv bezüglich Siliciumdioxid unter Verwendung einer SiH₂Cl₂/ HCl- oder SiCl₄/H₂-Chemie mit chemischen Depositionstechniken entweder bei Atmosphären- oder bei niedrigem Druck aufzuwachsen.
Bei allen bekannten Verfahren liegt jedoch die Prozeßtemperatur für die Deposition der epitaxialen Schicht stets im Bereich von 650°C bis 1100°C. Diese hohen Temperaturen verursachen Proble­ me wie größere mechanische Spannung, Siliciumverwerfung, Defor­ mation von feinen Strukturen, Verschlechterung von Dotierprofi­ len und einer insgesamten thermischen Verschlechterung des Halb­ leiterbauelementes. Es ist wohl gegenwärtig kein derartiges Ver­ fahren für das selektive Aufwachsen einer Schicht aus epitaxia­ lem Silicium bei Temperaturen unterhalb von 650°C bekannt.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine epitaxiale Schicht wird auf einem Halbleitersubstrat oder -wafer dadurch selektiv aufgewachsen, daß über dem Wafer eine Dünnfilm-Maskierungsschicht aus einem Oxid eines Elementes er­ zeugt wird, das aus der Gruppe ausgewählt wird, die aus Scandi­ um, Yttrium, Lanthan, Cer, Praseodym, Neodym, Samarium, Europi­ um, Gadolinium, Terbiun, Dysprosium, Holmium, Erbium, Thulium, Ytterbium und Lutetium besteht. Die epitaxiale Schicht wird dann bei Temperaturen unterhalb von 650°C über dem Wafer aufgewach­ sen, sie wächst jedoch nicht auf der Maskierungsschicht auf.
BESCHREIBUNG DER ZEICHNUNGEN
Die Fig. 1(a) bis 1(d) sind Querschnittsansichten, die ein selektives epitaxiales Aufwachsen bei niedriger Temperatur auf einem Halbleiterwafer unter Verwendung eines exemplarischen Mas­ kierungsmaterials der vorliegenden Erfindung darstellen.
Die Fig. 2(a) bis 2(c) sind Querschnittsansichten, die ein selektives polykristallines Aufwachsen bei niedriger Temperatur auf einer Zwischenschicht auf einem Halbleiterwafer unter Ver­ wendung eines exemplarischen Maskierungsmaterials der vorliegen­ den Erfindung darstellen.
Fig. 3 ist eine Querschnittsansicht, die ein polykristallines Aufwachsen bei niedriger Temperatur auf einer Zwischenschicht auf einem Halbleiterwafer darstellt.
Fig. 4 ist eine Querschnittsansicht, die ein epitaxiales Auf­ wachsen bei niedriger Temperatur auf einem Halbleiterwafer dar­ stellt.
Fig. 5(a) ist eine graphische Darstellung von Rutherford-Rück­ streuspektroskopie(RBS)-Kurven der in den Fig. 1(a) bis 1(d) und 2(a) bis 2(c) dargestellten Beispiele. Fig. 5(b) ist eine graphische Darstellung von RBS-Kurven der in den Fig. 3 und 4 dargestellten Beispiele.
Fig. 6(a) ist eine optische Mikrophotographieaufnahme der in den Fig. 1(a) bis 1(d), 2(a) bis 2(c), 3 und 4 dargestellten Beispiele nach der Deposition der epitaxialen oder polykristal­ linen Schicht. Fig. 6(b) ist eine optische Mikrophotographie­ aufnahme der in den Fig. 1(a) bis 1(d), 2(a) bis 2(c), 3 und 4 dargestellten Beispiele nach einem HCl : H₂O-Ätzvorgang, der zur Entfernung der Maskierungsschicht verwendet wird.
DETAILLIERTE BESCHREIBUNG
Nun wird eine exemplarische Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Figuren voll­ ständiger beschrieben, in denen das Aufwachsen einer epitaxialen Schicht dargestellt und analysiert ist. Die Fig. 1(a) bis 1(d) und 2(a) bis 2(c) stellen die Wirksamkeit einer exemplari­ schen Maskierungsschicht gemäß der vorliegenden Erfindung zur Erzeugung eines selektiven epitaxialen Wachstums bei niedriger Temperatur (unterhalb von 650°C) dar, mit Ausnahme von Fig. 2, die ein polykristallines Wachstum zeigt. Die Fig. 3 und 4 stellen ein polykristallines Wachstum bei niedriger Temperatur über einer Zwischenschicht auf einem Halbleitersubstrat oder -wafer und ein epitaxiales Wachstum auf dem Halbleiterwafer selbst dar. Diese Figuren sind rein schematisch und sind nicht maßstabsgetreu gezeichnet. Die Fig. 5(a), 5(b), 6(a) und 6(b) sind Analysenergebnisse der in den anderen Figuren dargestellten Strukturen.
Eine epitaxiale Schicht kann bei niedriger Temperatur gemäß ei­ ner exemplarischen Ausführungsform der vorliegenden Erfindung in der folgenden Weise selektiv auf ein Halbleitersubstrat oder einen Halbleiterwafer aufgewachsen werden.
Wie in Fig. 1(a) gezeigt, ist das Ausgangsmaterial ein Halblei­ tersubstrat oder -wafer 10. Dieser Wafer kann aus einem Material wie Silicium, Siliciumcarbid, Germanium und Verbindungen sowie Legierungen derselben bestehen. Es versteht sich, daß die genaue Größe und Form des Substrates oder Wafers nicht von entscheiden­ der Wichtigkeit ist und so ausgewählt werden kann, daß die Bil­ dung der gewünschten Anzahl von Schaltkreiselementen auf demsel­ ben ermöglicht wird.
Eine Maskierungsschicht 11, z. B. Yttriumoxid (Y₂O₃), wird über dem Wafer 10 in einer gewünschten Struktur aufgebracht, wie in Fig. 1(b) gezeigt. Die Oxiddeposition kann durch bekannte phy­ sikalische Gasphasenabscheidungstechniken, wie Sputtern, oder durch bekannte chemische Gasphasenabscheidungstechniken ausge­ führt werden, und jegliche gewünschte Struktur kann unter Ver­ wendung von (optischer oder Elektronenstrahl-) Lithographie er­ zeugt werden.
Eine epitaxiale Schicht 12, z. B. Silicium, wird über dem Wafer 10 mit der strukturierten Maskierungsschicht 11 aus Oxid aufge­ wachsen. Die epitaxiale Schicht 12 (Fig. 1(c)), die auch aus einer Silicium-Germanium-Legierung bestehen kann, wird durch chemische Gasphasenaufwachstechniken aufgewachsen. Die Deposi­ tion wird bei Temperaturen unterhalb von 650°C ausgeführt. Das US-Patent Nr. 5 298 452, das auf die Anmelderin dieser Anmeldung übertragen ist und in diese Anmeldung durch Verweis aufgenommen wird, beschreibt eine Verfahren für eine epitaxiale Deposition von Siliciumschichten bei niedriger Temperatur. Es kann eine Technik wie RBS oder optische Mikrophotographie verwendet wer­ den, um zu bestätigen, daß die epitaxiale Schicht 12 nicht auf der Maskierungsschicht 11 aus Oxid aufwächst. Die Maskierungs­ schicht 11 aus Oxid wird dann weggeätzt, zum Beispiel unter Ver­ wendung einer HCl : H₂O-Lösung, um eine exemplarische gewünschte Struktur 13 zu erzielen, wie in Fig. 1(d) gezeigt.
Die Maskierungsschicht 11 aus Oxid stellt außerdem eine effek­ tive Maskierungsschicht über einer Zwischenschicht 14 dar, z. B. einem dielektrischen Material wie Siliciumdioxid (SiO₂) oder Si₃N₄, die auf dem Halbleiterwafer 10 ausgebildet ist, wie in Fig. 2(a) gezeigt. Die Zwischenschicht 14 kann unter Verwendung von auf dem Fachgebiet allgemein bekannten Techniken erzeugt werden, die nicht im Detail beschrieben zu werden brauchen.
Die Maskierungsschicht 11 aus Oxid, z. B. Y₂O₃, wird über der Zwi­ schenschicht 14 gemäß den gleichen Techniken, die oben beschrie­ ben sind, strukturiert. Nachfolgend wird, wie in Fig. 2(b) ge­ zeigt, eine polykristalline Schicht 15, z. B. Silicium, über der in Fig. 2(a) gezeigten Struktur aufgebracht. Wenngleich eine gewisse laterale Überwachsung der polykristallinen Schicht 15 über die Maskierungsschicht 11 aus Oxid hinweg beobachtet wird, bestätigen RBS und optische Mikrophotographie, daß die polykri­ stalline Schicht 15 tatsächlich selektiv aufwächst; das heißt, sie wächst nicht auf der Maskierungsschicht 11 aus Oxid auf. Die Maskierungsschicht 11 aus Oxid wird dann wie oben weggeätzt, so daß sich die in Fig. 2(c) gezeigte Struktur ergibt.
Wie in Fig. 3 gezeigt, wächst die polykristalline Schicht 15 unter den gleichen epitaxialen Depositionsbedingungen, die oben beschrieben sind, bei Temperaturen unterhalb 650°C auf der Zwi­ schenschicht 14 auf, die ohne die Maskierungsschicht 11 über dem Wafer 10 ausgebildet ist. Wenngleich Siliciumdioxid bei Tempera­ turen über 650°C als Maskierungsmaterial wirkt, tritt bei dem in dieser Erfindung herangezogenen UHV-CVD-Prozeß bei niedrige­ rer Temperatur polykristallines Wachstum auf dem Siliciumdioxid auf. In ähnlicher Weise wächst die epitaxiale Schicht 12 unter den in dieser Erfindung beschriebenen Bedingungen auf dem Wafer 10 auf und führt zu einer Struktur, wie sie in Fig. 4 gezeigt ist.
BEISPIEL 1
Ein 100 nm dicker Y₂O₃-Film 11 wurde auf einem <100<-Si-Wafer 10 mit einem Durchmesser von 82 mm aufgebracht (Fig. 1). Die Mas­ kierungsschicht 11 aus Y₂O₃ wurde unter Verwendung eines MRC-643- Magnetronsputtersystems mit seitlicher Abrasterung von einem planaren Magnetrontarget aus Oxid aufgebracht. Der Basisdruck des MRC-Sputtersystems lag zwischen 0,5×10-7 Torr und 1×10-7 Torr, und das verwendete Sputtergas bestand aus 99,9995% reinem Ar gemischt mit 0,8% bis 1,2% (99,995%) reinem O₂. Die Gaszusam­ mensetzung wurde mit einem optischen Gasanalysenapparat gesteu­ ert. O₂ wurde dazu verwendet zu verhindern, daß das Y₂O₃-Target metallisch wurde. An das Y₂O₃-Target wurde eine Hochfrequenzlei­ stung von 1 kW angelegt, was eine Depositionsrate von 1,33 nm pro Minute ergab. Die Y₂O₃-Depositionstemperatur wurde unterhalb von 250°C gehalten. RBS und XRD bestätigten, daß der Y₂O₃-Film 11 stöchiometrisch und kristallin war.
Dann wurde der Siliciumwafer 10 mit der Y₂O₃-Schicht 11 in HF getaucht und in einem Ultrahochvakuumreaktor für chemische Gas­ phasenabscheidung (UHV-CVD) für ein Aufwachsen von Si und Si0,9Ge0,1 angeordnet. Ein derartiger Reaktor ist in dem US-Patent Nr. 5 181 964, das auf die Anmelderin dieser Anmeldung übertra­ gen ist und durch Verweis in diese Anmeldung aufgenommen wird, beschrieben. In dem UHV-CVD-Reaktor betrug die Temperatur 550°C; der Druck war 1 mTorr; das Gas bestand aus einem Gemisch aus 100% Silan bei 1 sccm zuzüglich 10% German in He bei 5 sccm; und die Wachstumsrate lag im Bereich von 10 Å pro Minute bis 20 Å pro Minute und wurde mit 15 Å pro Minute durchgeführt. RBS wurde zum Analysieren der resultierenden Struktur verwendet. Die Ergebnisse dieser Analyse, die in Fig. 5(a) mit 20 gezeigt sind, illustrieren, daß keine Keimbildung von Si oder Si0,9Ge0,1 stattfand oder dieses auf dem Y₂O₃-Film 11 aufwuchs. Eine opti­ sche Mikrophotographieaufnahme, 21 in Fig. 6(a), bestätigte das Fehlen von Silicium auf der Y₂O₃-Schicht.
BEISPIEL 2
Unter Verwendung des gleichen Sputtersystems, wie oben beschrie­ ben, wurde ein 100 nm dicker Y₂O₃-Film auf einer ungefähr 400 nm dicken Schicht aus SiO₂ aufgebracht, die durch thermische Oxida­ tion auf dem Siliciumwafer 10 (Fig. 2) ausgebildet wurde. Die resultierende Struktur wurde dann in dem UHV-CVD-Reaktor für ein Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, angeordnet. In diesem Beispiel wurden die gleichen Schichtdepositionsbedingungen verwendet, wie oben beschrieben. Wiederum wurde RBS zum Analysieren der resultierenden Struktur verwendet. Wie mit 30 in Fig. 5(a) gezeigt, fand keine Keimbil­ dung von Si oder Si0,9Ge0,1 statt, und dieses wuchs nicht auf dem Y₂O₃-Film auf. Eine optische Mikrophotographieaufnahme bestätigte das Fehlen von Silicium (mit Ausnahme einer gewissen lateralen Überwachsung), wie bei 31 in Fig. 6(a) dargestellt.
BEISPIEL 3
Um die Wirksamkeit von Y₂O₃ als Maskierungsschicht zu illustrie­ ren, wurde ein unstrukturierter Si-Wafer 10 zur Kontrolle ver­ wendet (Fig. 4). Auf diesem Substrat wurde keine Y₂O₃-Schicht aufgebracht. Nach einem Eintauchen in HF wurde der Si-Wafer ei­ nem epitaxialen UHV-CVD-Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, ausgesetzt. Die Bedingungen für diese Deposition waren die gleichen wie jene, die in den Beispielen oben beschrieben wurden. RBS wurde dazu verwendet festzustellen, daß Si mit einer Dicke von 100 nm und Si0,9Ge0,1 mit einer Dicke von 140 nm tatsächlich Keime bildeten und auf dem Si-Substrat aufwuchsen, wie bei 40 in Fig. 5(b) gezeigt. Eine optische Mikrophotographieaufnahme bestätigte das Aufwachsen von epitaxialem Silicium auf dem Silicium, wie bei 41 in Fig. 6(a) gezeigt.
BEISPIEL 4
Als weitere Kontrolle wurde ein Si-Wafer 10 mit einer darauf ausgebildeten 400 nm dicken Schicht aus SiO₂ 14 (Fig. 3) einer UHV-CVD-Deposition von polykristallinem Si0,9Ge0,1 und einem Auf­ wachsen von Si unterworfen. Die Bedingungen für diese Deposition waren die gleichen wie jene, die in den Beispielen oben be­ schrieben wurden. RBS wurde zum Analysieren der resultierenden Struktur verwendet, und es wurde festgestellt, daß polykristal­ lines Si mit einer Dicke von 100 nm und Si0,9Ge0,1 mit einer Dicke von 140 nm tatsächlich Keime bildeten und auf der SiO₂-Schicht 14 aufwuchsen. Dies ist mit in Fig. 5(b) bei 50 dargestellt. Eine optische Mikrophotographieaufnahme bestätigte das Vorhandensein von polykristallinem Silicium über der SiO₂-Schicht, wie in Fig. 6(a) bei 51 gezeigt.
Fig. 6(b) ist eine optische Mikrophotographieaufnahme der obi­ gen Beispiele 1 bis 4, nachdem die Proben durch ein HCl : H₂O-Ge­ misch geätzt wurden. Das HCl : H₂O-Gemisch ätzt Silicium oder Sili­ ciumdioxid nicht; es greift lediglich das Y₂O₃ an. Die Bezugszei­ chen in Fig. 6(b) entsprechen jenen in Fig. 6(a) und bezeich­ nen die gleichen Beispiele. Wie ersichtlich ist, verbleibt, nachdem die Y₂O -Schicht weggeätzt war, bei 21 lediglich das ur­ sprüngliche Siliciumsubstrat, während bei 31 lediglich die SiO₂- Schicht verbleibt. Es wird angenommen, daß die Tatsache, daß die Y₂O₃-Schicht bei 31 so leicht von der SiO₂-Schicht weggeätzt wur­ de, beweist, daß jegliches polykristallines Si, das über der Y₂O₃-Schichv beobachtet wurde, eine laterale Überwachsung war, die aus dem Aufwachsen von polykristallinen Si auf der SiO₂-Schicht resultierte. Dies liegt daran, daß dieses Überwach­ sungsgebiet bei Verwenden des Ätzvorgangs zur Entfernung des Y₂O₃ und zur Freilegung des SiO₂ leicht unterätzt wurde.
Die obigen Beispiele wurden auf <100<-Si- und thermisch oxidier­ ten <100<-Si-Wafern mit einem Durchmesser von 125 mm wiederholt. Auf diesen Substraten wurden für jedes der oben aufgeführten Beispiele die gleichen Ergebnisse erzielt.
Da Yttrium ein Element der Gruppe IIIB ist und sowohl Elemente der Gruppe IIIB als auch Elemente der Seltenen Erden alle ähn­ liche Eigenschaften zeigen, ist die Schlußfolgerung vernünftig, daß alle Oxide der Gruppe IIIB und Oxide der Seltenen Erden als Maskierungsmaterial für das selektive Aufwachsen von epitaxialen UHV-CVD-Schichten bei Temperaturen unterhalb von 650°C wirken. Die Oxide aller dieser Elemente liegen daher innerhalb des Um­ fangs der vorliegenden Erfindung, mit der Ausnahme von Actinium­ oxid und Promethiumoxid, da Actinium und Promethium radioaktiv sind. Die folgenden vorhergesagten Beispiele werden als Offenba­ rung der anderen Elemente vorgelegt.
VORHERGESAGTES BEISPIEL 1
Sc₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Sc₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Sc₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 2
La₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus La₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der La₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 3
CeO₂ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus CeO₂ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie je­ nen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der CeO₂-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 4
Pr₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Pr₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Pr₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 5
Nd₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Nd₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Nd₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 6
Sm₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Sm₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Sm₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 7
Eu₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Eu₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Eu₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 8
Gd₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Gd₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Gd₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 9
Tb₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Tb₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Tb₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 10
Dy₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Dy₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialen Si oder Si0,9Ge0,1 auf der Dy₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 11
Ho₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Ho₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Ho₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 12
Er₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Er₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Er₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 13
Tm₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Tm₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographien würden bestätigen, daß keine Keim­ bildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Tm₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 14
Yb₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Yb₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Yb₂O₃-Schicht stattfindet.
VORHERGESAGTES BEISPIEL 15
Lu₂O₃ wird auf einem Halbleitersubstrat, zum Beispiel Silicium, gemäß der in den obigen Beispielen beschriebenen Sputtertechnik strukturiert. Nach einem Eintauchen in HF wird der Wafer mit der Maskierungsschicht aus Lu₂O₃ dann in einem UHV-CVD-Reaktor für ein epitaxiales Aufwachsen von 140 nm Si0,9Ge0,1, gefolgt von einem Aufwachsen von 100 nm Si, unter den gleichen Bedingungen wie jenen in den obigen Beispielen beschriebenen angeordnet. RBS und optische Mikrophotographieaufnahmen würden bestätigen, daß keine Keimbildung und kein Aufwachsen von epitaxialem Si oder Si0,9Ge0,1 auf der Lu₂O₃-Schicht stattfindet.
Wenngleich diese Erfindung anhand exemplarischer Ausführungsfor­ men beschrieben wurde, versteht es sich, daß sie mit Modifika­ tionen innerhalb des Bedeutungssinns und des Umfangs der beige­ fügten Ansprüche wie oben angegeben ausgeführt werden kann.

Claims (13)

1. Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat, das folgende Schritte umfaßt:
  • (a) Bilden einer Maskierungsschicht aus einem Oxid eines Elementes, das aus der Gruppe ausgewählt wird, die aus Scandium, Yttrium, Lanthan, Cer, Praseodym, Neodym, Samari­ um, Europium, Gadolinium, Terbium, Dysprosium, Holmium, Erbium, Thulium, Ytterbium und Lutetium besteht, über dem Wafer;
  • (b) Aufwachsen der epitaxialen Schicht über dem Substrat bei Temperaturen unterhalb 650°C, wobei die epitaxiale Schicht nicht auf der Maskierungsschicht aufwächst.
2. Verfahren nach Anspruch 1, wobei die Maskierungsschicht aus einer Dünnfilm-Maskierungsschicht im Bereich von 20 nm bis 1000 nm besteht.
3. Verfahren nach Anspruch 1, wobei das Halbleitersubstrat aus der Gruppe ausgewählt wird, die aus Silicium, Siliciumcar­ bid, Germanium und Verbindungen sowie Legierungen derselben besteht.
4. Verfahren nach Anspruch 1, wobei die epitaxiale Schicht aus der Gruppe ausgewählt wird, die aus Silicium und Silicium- Germanium-Legierungen besteht.
5. Verfahren nach Anspruch 1, wobei die epitaxiale Schicht durch chemische Gasphasenabscheidung aufgebracht wird.
6. Verfahren nach Anspruch 1, wobei die Maskierungsschicht durch physikalische Gasphasenabscheidung gebildet wird.
7. Verfahren nach Anspruch 1, wobei die Maskierungsschicht durch Sputtern gebildet wird.
8. Verfahren nach Anspruch 1, wobei die Maskierungsschicht durch chemische Gasphasenabscheidung gebildet wird.
9. Verfahren zum selektiven Aufwachsen einer polykristallinen Schicht auf einem Halbleitersubstrat, das folgende Schritte beinhaltet:
  • (a) Aufbringen einer Zwischenschicht über dem Substrat;
  • (b) Bilden einer Maskierungsschicht aus einem Oxid eines Elementes, das aus der Gruppe ausgewählt wird, die aus Scandium, Yttrium, Lanthan, Cer, Praseodym, Neodym, Samari­ um, Europium, Gadolinium, Terbium, Dysprosium, Holmium, Erbium, Thulium, Ytterbium und Lutetium besteht, auf der Zwischenschicht;
  • (c) Aufwachsen der polykristallinen Schicht über dem Sub­ strat bei Temperaturen unterhalb 650°C, wobei die polykri­ stalline Schicht nicht auf der Maskierungsschicht auf­ wächst.
10. Verfahren nach Anspruch 9, wobei die Zwischenschicht aus einem dielektrischen Material besteht.
11. Verfahren nach Anspruch 10, wobei die Zwischenschicht aus der Gruppe ausgewählt wird, die aus Si₃N₄ und SiO₂ besteht.
12. Maskierungsmaterial zur Verwendung beim selektiven Aufwach­ sen einer Schicht über einem Halbleitersubstrat bei Tempe­ raturen unterhalb 650°C, wobei das Maskierungsmaterial ein Oxid eines Elementes beinhaltet, das aus der Gruppe ausge­ wählt wird, die aus Scandium, Yttrium, Lanthan, Cer, Pra­ seodym, Neodym, Samarium, Europium, Gadolinium, Terbium, Dysprosium, Holmium, Erbium, Thulium, Ytterbium und Luteti­ um besteht.
13. Maskierungsmaterial, das ein Oxid eines Elementes beinhal­ tet, das aus der Gruppe ausgewählt wird, die aus Scandium, Yttrium, Lanthan, Cer, Praseodym, Neodym, Samarium, Europi­ um, Gadolinium, Terbium, Dysprosium, Holmium, Erbium, Thu­ lium, Ytterbium und Lutetium besteht, beim selektiven Auf­ wachsen einer Schicht, bei dem die Schicht bei Temperaturen unterhalb 650°C über einer Maskierungsschicht aufgewachsen wird, die über einem Halbleitersubstrat ausgebildet ist.
DE19515346A 1994-05-09 1995-04-26 Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat Expired - Fee Related DE19515346C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/240,060 US5427630A (en) 1994-05-09 1994-05-09 Mask material for low temperature selective growth of silicon or silicon alloys

Publications (2)

Publication Number Publication Date
DE19515346A1 true DE19515346A1 (de) 1995-11-23
DE19515346C2 DE19515346C2 (de) 1997-04-17

Family

ID=22904951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19515346A Expired - Fee Related DE19515346C2 (de) 1994-05-09 1995-04-26 Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat

Country Status (4)

Country Link
US (4) US5427630A (de)
JP (1) JP3138174B2 (de)
KR (1) KR0147498B1 (de)
DE (1) DE19515346C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244862B4 (de) * 2002-09-23 2006-09-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251183B1 (en) * 1998-05-21 2001-06-26 Midwest Research Institute Rapid low-temperature epitaxial growth using a hot-element assisted chemical vapor deposition process
EP1253854A4 (de) * 1999-03-07 2010-01-06 Discure Ltd Verfahren und vorrichtung für computerisierte chirurgie
US6734453B2 (en) 2000-08-08 2004-05-11 Translucent Photonics, Inc. Devices with optical gain in silicon
KR100685942B1 (ko) * 2000-08-30 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
FR2849531A1 (fr) * 2002-12-27 2004-07-02 St Microelectronics Sa Procede de formation d'une region localisee d'un materiau difficilement gravable
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
EP1898449B1 (de) * 2006-09-06 2011-06-08 Siltron Inc. Verbindungshalbleiterbauelement und Verfahren zu seiner Herstellung
JP5152827B2 (ja) * 2007-03-22 2013-02-27 株式会社日立製作所 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US5181964A (en) * 1990-06-13 1993-01-26 International Business Machines Corporation Single ended ultra-high vacuum chemical vapor deposition (uhv/cvd) reactor
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3206339A (en) * 1963-09-30 1965-09-14 Philco Corp Method of growing geometricallydefined epitaxial layer without formation of undesirable crystallites
DE1289188B (de) * 1964-12-15 1969-02-13 Telefunken Patent Metallbasistransistor
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
JPS5942749B2 (ja) * 1979-07-11 1984-10-17 株式会社東芝 多層膜のエツチング方法
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
JPS5861763A (ja) * 1981-10-09 1983-04-12 武笠　均 触感知器消化装置
US4526629A (en) * 1984-05-15 1985-07-02 International Business Machines Corporation Catalytic oxidation of solid materials
US4661176A (en) * 1985-02-27 1987-04-28 The United States Of America As Represented By The Secretary Of The Air Force Process for improving the quality of epitaxial silicon films grown on insulating substrates utilizing oxygen ion conductor substrates
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法
JPH04124090A (ja) * 1990-09-17 1992-04-24 Fujitsu Ltd ダイヤモンド膜の形成方法
FR2667617B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de croissance de couches heteroepitaxiales.
US5227330A (en) * 1991-10-31 1993-07-13 International Business Machines Corporation Comprehensive process for low temperature SI epit axial growth
US5292402A (en) * 1992-07-09 1994-03-08 National Semiconductor Corporation Masking material for applications in plasma etching
JPH06310687A (ja) * 1993-04-20 1994-11-04 Kawasaki Steel Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
US5298452A (en) * 1986-09-12 1994-03-29 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5181964A (en) * 1990-06-13 1993-01-26 International Business Machines Corporation Single ended ultra-high vacuum chemical vapor deposition (uhv/cvd) reactor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z: Solid State Technology, Mai 1990, S.135-141 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244862B4 (de) * 2002-09-23 2006-09-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Verfahren zur Herstellung eines elektronischen Bauelements mit einer Praseodymoxid-Schicht

Also Published As

Publication number Publication date
DE19515346C2 (de) 1997-04-17
JP3138174B2 (ja) 2001-02-26
JPH07307302A (ja) 1995-11-21
US5565031A (en) 1996-10-15
US5634973A (en) 1997-06-03
KR0147498B1 (ko) 1998-11-02
US5427630A (en) 1995-06-27
US5595600A (en) 1997-01-21

Similar Documents

Publication Publication Date Title
DE3219441C2 (de)
DE3177317T2 (de) Verfahren zur Herstellung von Blättern aus kristallinem Material
DE69333294T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
DE69317805T2 (de) Substrat für eine Halbleitervorrichtung und Verfahren zur Vorbereitung desselben
DE69232749T2 (de) Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat
DE69729158T2 (de) Auf einem Substrat hergestellte Quantendrähte und deren Herstellungsverfahren, sowie ein Bauteil mit Quantendrähten auf einem Substrat
EP0092540B1 (de) Verfahren zum Gettern von Halbleiterbauelementen
DE69225650T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69711344T2 (de) Verfahren zur Züchtung von Schichten aus III-V Nitrid Halbleiterverbindungen und Verfahren zur Herstellung von Substraten aus III-V Nitrid Halbleiterverbindungen
DE69228349T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69332511T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE68913419T2 (de) Herstellungsverfahren von feldemissions-elektronenquellen und anwendung zur herstellung von emitter-matrizen.
DE3224604C2 (de)
DE69319169T2 (de) Verfahren zur Herstellung von heteroepitaxischen dünnen Schichten und elektronischen Bauelementen
DE19515346C2 (de) Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat
DE3634140C2 (de)
DE10393440T5 (de) Verfahren zum Behandeln von Halbleitermaterial
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
EP1086488B1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE10009876B4 (de) Verfahren zum Bilden eines einkristallinen Films
DE10326578B4 (de) Verfahren zur Herstellung einer SOI-Scheibe
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE68912638T2 (de) Verfahren zur Herstellung einer Kristallschicht auf einem Substrat.
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee