WO2000013239A1 - VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS - Google Patents

VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS Download PDF

Info

Publication number
WO2000013239A1
WO2000013239A1 PCT/DE1999/002652 DE9902652W WO0013239A1 WO 2000013239 A1 WO2000013239 A1 WO 2000013239A1 DE 9902652 W DE9902652 W DE 9902652W WO 0013239 A1 WO0013239 A1 WO 0013239A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask layer
windows
wafer
substrate wafer
main surface
Prior art date
Application number
PCT/DE1999/002652
Other languages
English (en)
French (fr)
Inventor
Volker HÄRLE
Original Assignee
Osram Opto Semiconductors Gmbh & Co. Ohg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh & Co. Ohg filed Critical Osram Opto Semiconductors Gmbh & Co. Ohg
Publication of WO2000013239A1 publication Critical patent/WO2000013239A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Definitions

  • the invention relates to a method for producing a plurality of Ga (In, AI) N luminescent diode chips according to the preamble of patent claim 1.
  • Such a method is known for example from EP 0 599 224 AI.
  • This describes a method in which a plurality of In x Ga ⁇ - x N layers are epitaxially deposited on a substrate.
  • This plurality of In x Gaai x N layers form a luminescent diode (LED) layer sequence which extends over the entire wafer.
  • the wafer is separated into a multiplicity of individual luminescence diode chips by the wafer being severed between the contact metallizations, for example by means of saws.
  • Ga (In, Al) N luminescent diode structures Another problem that occurs with Ga (In, Al) N luminescent diode structures is that this material system is chemically very stable. This property poses major problems in device structuring. Structuring of the Ga (In, Al) N layer sequences on the wafer is only possible using technically complex methods, such as dry etching processes or UV-assisted wet chemical etching processes.
  • the object of the present invention is to develop a method for producing Ga (In, Al) N luminescent diode structures, with which crystal disturbances in the semiconductor structures are reduced and in which technically simple methods for structuring Ga x (In y Al ⁇ - y ) ⁇ _ x N - layer sequences with O ⁇ x ⁇ l, O ⁇ y ⁇ l can be used.
  • a mask layer is first applied to the substrate wafer, which is subsequently provided, for example by means of photo technology, with a plurality of mask openings (windows) in which the main surface of the substrate wafer is exposed.
  • the mask layer located between the luminescence diode structures can be removed, so that individual, separated luminescence diode structures remain on the substrate. Then only the
  • Substrate wafers and, if necessary, a contact metallization on the rear side thereof are severed between the luminescence diode structures.
  • Silicon oxide or silicon nitride is advantageously used as the mask layer and the windows are produced, for example, by means of an isotropic wet chemical etching process (for example using a conventional photoetching solution) which is selective with respect to the substrate material and the photomask material.
  • the optional removal of the mask layer after the deposition of the luminescent diode structures takes place, for example, by means of a wet chemical etching process in which the luminescent diode structures are not removed at all or only to a very small extent.
  • One advantage of this method is that the shape and dimension of the later luminescence diode chips are defined before the epitaxy of the Ga x (In y Al ⁇ _ y ) ⁇ _ x N semiconductor layer sequence, as a result of which several process steps in the manufacture are compared to the known methods the luminescence diode chips can be saved.
  • this method advantageously enables the deposition of heavily strained structures in the predefined windows.
  • the deposited crystal has the possibility of expanding in three spatial directions and thus reducing the potential tension energy in the volume without having to develop corresponding dislocations.
  • defects are generated in the crystal to reduce the potential stress energy. These defects have a lasting effect on the later component in such a way that, for example, the service life is shortened and / or the ESD stability is significantly reduced. A reduction of the defects by means of the method according to the invention therefore manifests itself directly in an improvement in these component properties.
  • An essential feature of the present method is the selective deposition of the Ga (In, Al) N luminescent diode structures in the mask openings (windows).
  • the mask layer is selected such that an epitaxial, i.e. H. single-crystal deposition of Ga (In, Al) N material did not take place.
  • This method can be used both on sapphire and on SiC, Si, GaAs etc. as a growth substrate material. This method avoids all of the difficulties that occur when breaking or etching disks produced by means of planar epitaxy for the production of various types of luminescent diodes.
  • a Ga x (In y Al- y ) ⁇ _ x N buffer layer is grown on a growth substrate wafer before the mask layer is applied which in the subsequent process steps the mask layer and the Ga x (In y Al ⁇ - y ) ⁇ - x N semiconductor layers are deposited for the luminescence diode structures.
  • This can additionally improve the growth conditions for the Ga x (In y Al ⁇ - y ) ⁇ _ x N semiconductor layer sequence.
  • FIGS 1 to 6 show schematically the process flow according to the embodiment.
  • FIG. 7 schematically shows a luminescence diode chip that is manufactured in accordance with the second exemplary embodiment.
  • an electrically conductive semiconductor layer 6 (e.g. a buffer layer) is applied to a main surface 5 of a growth substrate wafer 3, preferably made of SiC, for example by means of MOVPE (organometallic vapor phase epitaxy).
  • B. consists of GaN and / or AlGaN.
  • a mask layer 4, for example consisting of silicon oxide or silicon nitride, is subsequently applied to this substrate wafer 19 consisting of the growth substrate 3 and the semiconductor layer 6, on which in turn a photoresist layer 17 is deposited.
  • the wafer 20 produced in this way is shown schematically in FIG. 1.
  • the mask layer 4 is, for example, in a manner known per se by means of an isotropic wet chemical (e.g. photo-etching solution) or by means of a dry chemical etching process 12 (FIG. 2), which is preferably the material of the Semiconductor layer 6 is selective, provided with a plurality of mask openings 10 (windows) in such a way that the mask openings 10 in the mask openings 10 are separated from the growth substrate 3. facing main surface 9 of the semiconductor layer 6 is exposed ( Figure 3).
  • an isotropic wet chemical e.g. photo-etching solution
  • a dry chemical etching process 12 FIG. 2
  • a Ga x (In y Al ⁇ _ y ) ⁇ _ x N semiconductor layer sequence 18 (FIG. 4) is applied, for example, by means of organometallic vapor phase epitaxy (MOVPE) 13 (FIG. 3) onto the main surface 9 of the semiconductor layer 6 exposed in the windows 10. , consisting of a plurality of Ga x (In y Al ⁇ - y ) ⁇ _ x N layers with O ⁇ x ⁇ l and O ⁇ y ⁇ l selectively epitaxially deposited.
  • MOVPE organometallic vapor phase epitaxy
  • semiconductor epitaxial is to be understood to mean that the semiconductor material of the luminescent diode structure is deposited epitaxially, ie monocrystalline, only on the main surface 9 of the semiconductor layer 6 and not on the mask layer 4. If at all, only a polycrystalline growth takes place on the mask layer 4.
  • the Ga x (In y Al ⁇ - y ) ⁇ - x N semiconductor layer sequence 18 has, for example, a light-emitting active layer arranged between an n-doped 21 and a p-doped Ga y Al ⁇ _ y N (O ⁇ y ⁇ l) cladding layer 22 23, which consists of n-doped In x Ga ⁇ - x N (0 ⁇ x ⁇ l).
  • compositions, layer thicknesses, doping etc. of the individual layers of Ga x (InyAl ⁇ _ y ) ⁇ _ x N semiconductor layer sequences 18 for luminescence diode chips 1 are known in semiconductor technology and are therefore not explained in more detail here. The same applies to the etching processes for the isotropic and anisotropic etching of silicon oxide and silicon nitride.
  • the mask layer 4 is, as shown in FIG. 4, by means of a Ga x (In y Al ⁇ _ y ) ⁇ - x N-semiconductor layer sequence 18 selective wet chemical or dry chemical etching 14 removed from the present wafer 24 (more precisely, from the main surface 9 of the semiconductor layer 6), so that free-standing luminescent diode structures 2 remain on the substrate wafer 19 (FIG. 5).
  • front-side contact metallizations 15 must also be applied to them. This step is advantageously carried out before removing the mask layer 4 z. B. by means of photo technology and metallization. A metallization method conventional in semiconductor technology can in turn be used for this.
  • the side of the substrate wafer 3 facing away from the luminescence diode structures 2 is provided with a rear side contact metallization layer 16 before or after the processing of the luminescence diode structures 2.
  • the substrate wafer 19 with the rear-side contact metallization layer 16 is cut through between the luminescent diode structures 2, so that individual luminescent diode chips 1 are produced (FIG. 6).
  • a semiconductor layer 6 does not necessarily have to be applied to the growth substrate 3 before the mask layer 4 is applied. Rather, the mask layer 4 can be deposited directly onto the main surface 5 of the growth substrate 3, which then alone forms the substrate wafer 19.
  • the selective epitaxy of the luminescence diode structures 2, optionally including the buffer layer, then takes place after the production of the windows 10 in the mask layer 4, likewise on the main surface 5 of the growth substrate 3.
  • the mask layer 4 is not removed before the wafer 24 is separated into individual luminescence diode chips 1, so that the luminescence diode chips 1, as shown in FIG. 7, are arranged next to the luminescence diode structure 2 with the Mask layer 4 are provided. This advantageously means that an etching step can be saved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Lumineszenzdiodenchips (1) mit folgenden Verfahrensschritten: Aufbringen einer Maskenschicht (4) auf eine Hauptfläche (9) eines Substratwafers (19); Ausbilden einer Mehrzahl von Fenstern (10) in der Maskenschicht (4), in denen die Hauptfläche (9) des Substratwafers (19) freigelegt ist; Abscheiden von Gax(InyAl1-y)1-xN-Halbleiterschichtenfolgen (18) auf die in den Fenstern (10) freigelegte Hauptfläche (9) und Vereinzeln des derart hergestellten Wafers (24).

Description

Beschreibung
Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N- Lumineszenzdiodenchips
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Mehrzahl von Ga (In,AI) N-Lumineszenzdiodenchips gemäß dem Oberbegriff des Patentanspruchs 1.
Ein derartiges Verfahren ist beispielsweise aus der EP 0 599 224 AI bekannt. Hierin ist ein Verfahren beschrieben, bei dem eine Mehrzahl von InxGaι-xN-Schichten auf einem Substrat epitaktisch abgeschieden werden. Diese Mehrzahl von InxGai-xN-Schichten bilden eine Lumineszenzdioden (LED) - Schichten-folge, die sich über den gesamten Wafer erstreckt. Nach dem Abscheiden der LED-Schichtenfolge, deren Strukturierung mittels Ätzen und dem Aufbringen einer Mehrzahl von Kon- taktmetallisierungen wird der Wafer in eine Vielzahl von einzelnen Lumineszenzdiodenchips vereinzelt, indem der Wafer zwischen den Kontaktmetallisierungen beispielsweise mittels Sägen durchtrennt wird.
Bei der Abscheidung von Ga (In,AI) N-Lumineszenzdiodenstruk- turen besteht unabhängig vom Substratmaterial das besondere Problem stark abweichender Gitterkonstanten der Nitride zu den entsprechenden Substraten. Eine weitere Schwierigkeit stellen die stark unterschiedlichen thermischen Ausdehnungs- koeffizienten der zur Verfügung stehenden Substratmaterialien (z. B. Saphir oder SiC) und des Systems Ga(In,Al)N dar. Die dadurch hervorgerufenen unterschiedlichen thermischen Ausdehnungen bewirken, daß beim Abkühlen des Wafers von der Wachstumstemperatur auf Raumtemperatur .im Wafer thermisch indu- zierte Verspannungen auftreten. Dies führt zu Defekten in den Halbleiterstrukturen, in erster Linie "Cracks", Löcher etc., die die Bauelementeigenschaften wie ESD-Stabilität, Lebensdauer usw. nachhaltig beeinträchtigen.
Ein weiteres Problem, das bei Ga (In,Al)N-Lumineszenzdioden- Strukturen auftritt, besteht darin, daß dieses Materialsystem chemisch sehr stabil ist. Diese Eigenschaft wirft große Probleme bei der Bauelementstrukturierung auf. Strukturierungen der Ga (In,Al)N-Schichtenfolgen auf dem Wafer sind nur mittels technisch aufwendiger Methoden, wie Trockenätzverfahren oder UV-unterstützte naßchemische Ätzverfahren, möglich.
Außerdem können beispielsweise Saphir und SiC sowie GaN wegen Ihrer großen Härte nurmit großem technischen Aufwand gesägt werden.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung von Ga (In,AI) N-Lumineszenzdioden- strukturen zu entwickeln, mit dem Kristallstörungen in den Halbleiterstrukturen verringert werden und bei dem technisch einfache Methoden zur Strukturierung von Gax (InyAlι-y) ι_xN - Schichtenfolgen mit O≤x≤l, O≤y≤l eingesetzt werden können.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
Bei dem Verfahren wird zunächst auf den Substratwafer eine Maskenschicht aufgebracht, die nachfolgend beispielsweise mittels Phototechnik mit einer Mehrzahl von Maskenöffnungen (Fenstern) versehen wird, in denen die Hauptfläche des Sub- stratwafers freigelegt ist. Nachfolgend wird die
Gax (InyAlι_y) ι-xN-Halbleiterschichtenfolge der Ga(In,Al)N- Lumineszenzdiodenstrukturen in den Fenstern auf der Hauptfläche des Substratwafers abgeschieden.
Zur Vereinzelung des so erzeugten Wafers in einzelne Lumineszenzdiodenchips muß dann nur noch die Maskenschicht, der Substratwafer und ggf. eine auf der Rückseite (= die von den Lu- mineszenzdiodenstrukturen abgewandte Hauptfläche des Substratwafers) aufgebrachte Kontaktmetallisierung zwischen den Lumineszenzdiodenstrukturen durchtrennt werden.
Vor dem Vereinzeln des Wafers in Lumineszenzdiodenchips kann, falls erforderlich oder für die Lumineszenzdiodenchips vorteilhaft, die zwischen den Lumineszenzdiodenstrukturen befindliche Maskenschicht entfernt werden, so daß einzelne, voneinander getrennte Lumineszenzdiodenstrukturen auf dem Substrat zurückbleiben. Nachfolgend muß dann nur noch der
Substratwafer und ggf. eine Kontaktmetallisierung auf dessen Rückseite zwischen den Lumineszenzdiodenstrukturen durchtrennt werden.
Als Maskenschicht dient vorteilhafterweise Siliziumoxid oder Siliziumnitrid und die Fenster werden beispielsweise mittels eines isotropen naßchemischen Ätzverfahrens (z. B. mit herkömmlicher Photoätzlösung) , das gegenüber dem Substratmaterial und dem Photomaskenmaterial selektiv ist, hergestellt.
Das optionale Entfernen der Maskenschicht nach dem Abscheiden der Lumineszenzdiodenstrukturen erfolgt beispielsweise mittels eines naßchemischen Ätzverfahrens, bei dem die Lumines- zenzdiodenstrukturen überhaupt nicht oder nur in sehr gerin- gern Umfang abgetragen werden.
Ein Vorteil dieser Methode besteht einerseits darin, daß die Form und Dimension der späteren Lumineszenzdioden-Chips vor der Epitaxie der Gax (InyAlι_y) ι_xN-Halbleiterschichtenfolge de- finiert werden, wodurch gegenüber den bekannten Verfahren mehrere Prozeßschritte bei der Herstellung der Lumineszenzdiodenchips eingespart werden können.
Andererseits ermöglicht dieses Verfahren vorteilhafterweise die Abscheidung stark verspannter Strukturen in den vordefinierten Fenstern. Der abgeschiedene Kristall besitzt hierbei die Möglichkeit, sich in drei Raumrichtungen auszudehnen und somit die potentielle Verspannungsenergie im Volumen abzubauen, ohne entsprechende Versetzungen ausbilden zu müssen.
Weiterhin werden vorteilhafterweise weniger Defekte in den Kristall eingebaut, da bereits während des Wachstums Verspannungen in den kristallinen Schichten abgebaut werden können.
Im Fall der weiter oben beschriebenen bekannten planaren Epitaxie (ohne Maske) werden im Kristall zum Abbau der potenti- eilen Verspannungsenergie Defekte erzeugt. Diese Defekte beeinträchtigen nachhaltig das spätere Bauelement in der Art, daß beispielsweise die Lebensdauer verkürzt und/oder die ESD- Stabilität deutlich reduziert ist. Eine Reduzierung der Defekte mittels des erfindungsgemäßen Verfahrens äußert sich demzufolge direkt in einer Verbesserung dieser Bauelementeigenschaften.
Ein wesentliches Merkmal des vorliegenden Verfahrens besteht in der selektiven Abscheidung der Ga(In,Al)N- Lumineszenzdioden-strukturen in den Maskenöffnungen (Fenstern) . Die Maskenschicht ist derart gewählt, daß darauf eine epitaktische, d. h. einkristalline Abscheidung von Ga(In,Al)N-Material nicht erfolgt.
Anwendbar ist dieses Verfahren sowohl auf Saphir als auch auf SiC, Si, GaAs etc. als Aufwachs-Substratmaterial. Sämtliche Schwierigkeiten, die beim Brechen bzw. Ätzen von mittels planarer Epitaxie hergestellten Scheiben zur Herstellung von Lumineszenzdioden verschiedenster Art auftreten, werden mit diesem Verfahren umgangen.
Vorteilhafte Weiterbildungen des Verfahrens sind Gegenstand der Unteransprüche 2 bis 10.
Bei einer bevorzugten Ausführungsform des Verfahrens wird vor dem Aufbringen der Maskenschicht auf einem Aufwachs-Substrat- wafer eine Gax (InyAlι-y) ι_xN -Pufferschicht aufgewachsen, auf der bei den nachfolgenden Prozessschritten die Maskenschicht und die Gax (InyAlι-y) ι-xN-Halbleiterschichten-folgen für die Lumineszenzdiodenstrukturen abgeschieden werden. Dies kann die Aufwachsbedingungen für die Gax (InyAlι-y) ι_xN-Halbleiter- schichtenfolge zusätzlich verbessern.
Das Verfahren wird im folgenden anhand von zwei Ausführungs- beispielen in Verbindung mit den Figuren 1 bis 7 näher erläutert.
Die Figuren 1 bis 6 zeigen schematisch den Verfahrensablauf gemäß dem Ausführungsbeispiel.
In Figur 7 ist schematisch ein Lumineszenzdiodenchip dargestellt, der gemäß dem zweiten Ausführungsbeispiel gefertigt ist.
Zunächst wird auf eine Hauptfläche 5 eines bevorzugt aus SiC bestehenden Aufwachs-Substratwafers 3 beispielsweise mittels MOVPE (Metallorganische Dampfphasenepitaxie) eine elektrisch leitfähige Halbleiterschicht 6 (z.B. eine Bufferschicht) aufgebracht, die z. B. aus GaN und/oder AlGaN besteht. Auf diesen aus dem Aufwachs-Substrat 3 und der Halbleiterschicht 6 bestehenden Substratwafer 19 wird nachfolgend eine Maskenschicht 4, beispielsweise bestehend aus Siliziumoxid oder Si- liziumnitrid, aufgebracht, auf der wiederum eine Photolackschicht 17 abgeschieden wird. Der auf diese Weise hergestellte Wafer 20 ist in Figur 1 schematisch dargestellt.
Nach einer herkömmlichen phototechnischen Strukturierung der Photolackschicht 17 wird die Maskenschicht 4 beispielsweise auf eine an sich bekannte Art und Weise mittels eines isotropen naßchemischen (z. B. Photo-Ätzlösung) oder mittels eines trockenchemischen Ätzverfahrens 12 (Figur 2), das bevorzugt zum Material der Halbleiterschicht 6 selektiv ist, mit einer Mehrzahl von Maskenöffnungen 10 (Fenstern) versehen, derart, daß in den Maskenöffnungen 10 die vom Aufwachs-Substrat 3 ab- gewandte Hauptfläche 9 der Halbleiterschicht 6 freigelegt ist (Figur 3) .
Bei einem nachfolgenden Verfahrensschritt wird beispielsweise mittels metallorganischer Dampfphasenepitaxie (MOVPE) 13 (Figur 3) auf die in den Fenstern 10 freigelegte Hauptfläche 9 der Halbleiterschicht 6 eine Gax (InyAlι_y) ι_xN-Halbleiter- schichtenfolge 18 (Figur 4), bestehend aus einer Mehrzahl von Gax (InyAlι-y) ι_xN-Schichten mit O≤x≤l und O≤y≤l selektiv epitak- tisch abgeschieden. Unter "selektiv epitaktisch" ist in diesem Zusammenhang zu verstehen, daß das Halbleitermaterial der Lumineszenzdiodenstruktur nur auf der Hauptfläche 9 der Halbleiterschicht 6 und nicht auf der Maskenschicht 4 epitaktisch, d. h. einkristallin abgeschieden wird. Auf der Masken- schicht 4 erfolgt, wenn überhaupt, nur ein polykristallines Wachstum.
Die Gax (InyAlι-y) ι-xN-Halbleiterschichtenfolge 18 weist beispielsweise eine zwischen einer n-dotierten 21 und einer p- dotierten GayAlι_yN (O≤y≤l) -Mantelschicht 22 angeordnete lichtemittierende aktive Schicht 23 auf, die aus n-dotiertem InxGaχ-xN (0<x<l) besteht.
Die Zusammensetzungen, Schichtdicken, Dotierungen etc. der einzelnen Schichten von Gax (InyAlι_y) ι_xN-Halbleiterschichten- folgen 18 für Lumineszenzdiodenchips 1 sind in der Halbleitertechnik bekannt und werden daher an dieser Stelle nicht näher erläutert. Gleiches gilt für die Ätzverfahren zum isotropen und anisotropen Ätzen von Siliziumoxid und Silizi- umnitrid.
Nach der selektiven Epitaxie der Gax (InyAlι-y) ι_xN-Halblei- terschichtenfolge 18 wird, wie in Figur 4 dargestellt, die Maskenschicht 4 mittels einer zur Gax (InyAlι_y) ι-xN-Halb- leiterschichtenfolge 18 selektiven naßchemischen oder trok- kenchemischen Ätzung 14 von dem vorliegenden Wafer 24 (genauer, von der Hauptfläche 9 der Halbleiterschicht 6) entfernt, so daß freistehende Lumineszenzdiodenstrukturen 2 auf dem Substratwafer 19 zurückbleiben (Figur 5) .
Zur Kontaktierung der Lumineszenzdiodenstrukturen 2 müssen, wie in Figur 5 gezeigt, auf diese noch Vorderseiten- Kontaktmetallisierungen 15 aufgebracht werden. Dieser Schritt erfolgt vorteilhafterweise vor dem Entfernen der Maskenschicht 4 z. B. mittels Phototechnik und Metallisierung. Hierzu kann wiederum ein in der Halbleitertechnik herkömmli- ches Metallisierungsverfahren eingesetzt werden.
Ebenso wird die von den Lumineszenzdiodenstrukturen 2 abgewandte Seite des Substratwafers 3 vor oder nach dem Prozessieren der Lumineszenzdiodenstrukturen 2 mit einer Rücksei- ten-Kontaktmetalli-sierungsschicht 16 versehen.
Danach wird der Substratwafer 19 mit Rückseiten-Kontaktmetallisierungsschicht 16 zwischen den Lumineszenzdiodenstrukturen 2 durchtrennt, so daß einzelne Lumineszenzdioden- chips 1 entstehen (Figur 6) .
Bei dem Verfahren gemäß der Erfindung muß nicht notwendigerweise vor dem Aufbringen der Maskenschicht 4 eine Halbleiterschicht 6 auf das Aufwachs-Substrat 3 aufgebracht werden. Vielmehr kann die Maskenschicht 4 direkt auf die Hauptfläche 5 des Aufwachs-Substrats 3, das dann alleine den Substratwafer 19 bildet, abgeschieden werden. Die selektive Epitaxie der Lumineszenzdiodenstrukturen 2 gegebenenfalls inclusive Bufferschicht erfolgt dann nach dem Herstellen der Fenster 10 in der Maskenschicht 4 ebenfalls auf der Hauptfläche 5 des Aufwachs-Substrats 3.
Bei einem alternativen Verfahren gemäß dem zweiten Ausfüh- rungsbeispiel wird die Maskenschicht 4 vor dem Vereinzeln des Wafers 24 zu einzelnen Lumineszenzdiodenchips 1 nicht entfernt, so daß die Lumineszenzdiodenchips 1, wie in Figur 7 dargestellt, neben der Lumineszenzdiodenstruktur 2 mit der Maskenschicht 4 versehen sind. Dadurch kann vorteilhafterweise ein Ätzschritt eingespart werden.
Die Beschreibung des erfindungsgemäßen Verfahrens anhand die- ses Ausführungsbeispieles ist selbstverständlich nicht als Beschränkung der Erfindung auf dieses Beispiel zu verstehen. Vielmehr kann das erfindungsgemäße Verfahren grundsätzlich auch für die Herstellung anderer Ga (In,AI) N-Leuchtdioden- bauelemente als im Ausführungsbeispiel angegeben eingesetzt werden.

Claims

Patentansprüche
1. Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N- Lumineszenzdiodenchips (1) , bei dem auf einer Hauptfläche ei- nes Substratwafers (19) eine Mehrzahl von Gax (InyAlι-y) ι-xN- Schichten (18) mit O≤x≤l und O≤y≤l abgeschieden werden, d a d u r c h g e k e n n z e i c h n e t , daß
- auf dem Substratwafer (19) eine Maskenschicht (4) aufgebracht wird, - die Maskenschicht (4) mit einer Mehrzahl von Fenstern (10) versehen wird, in denen die Hauptfläche (9) des Substratwafers (19) freigelegt ist,
- Gax (InyAlι_y) ι_xN-Halbleiterschichtenfolgen (18) auf die in den Fenstern (10) freigelegte Hauptfläche (9) des Substrat- wafers (19) abgeschieden werden, so daß in den Fenstern
(10) Ga (In,Al)N-Lumineszenzdiodenstrukturen (2) entstehen, und
- der so hergestellte Wafer (24) zwischen den Ga(In,Al)N- Lumineszenzdiodenstrukturen (2) durchtrennt wird.
2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der Substratwafer (19) mindestens eine epitaktisch aufgebrachte Halbleiterschicht (6) aufweist, auf die in den Fen- stern (10) die Gax (InyAlι_y) !-xN-Halbleiterschichtenfolgen (18) abgeschieden werden.
3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß als Maskenschicht (4) eine Siliziumoxid- oder Siliziumnitrid- Schicht verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß der Substratwafer (19) ein Aufwachs-Substrat (3) aufweist, das im wesentlichen aus Saphir, SiC, Si oder GaAs besteht.
5. Verfahren nach Anspruch 2 oder einem der Ansprüche 3 und 4, zurückbezogen auf Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Halbleiterschicht (6) im wesentlichen aus GaxAlx-ιN ( O≤x≤l ) besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , daß die Fenster (10) mittels eines selektiven Ätzschrittes (12) ausgebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß zum Ausbilden der Fenster (10) ein anisotropes Trockenätzver- fahren verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß vor dem Durchtrennen des Wafers (24) die Maskenschicht (4) entfernt wird.
9. Verfahren nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , daß die Maskenschicht (4) nach dem Abscheiden der Diodenstruktu- ren (2) mittels eines selektiven Ätzschrittes (14) entfernt wird.
10. Verfahren nach Anspruch 8 oder 9, d a d u r c h g e k e n n z e i c h n e t , daß zum Entfernen der Maskenschicht (4) nach dem Abscheiden der
Diodenstrukturen (2) ein isotropes naßchemisches Ätzverfahren verwendet wird.
PCT/DE1999/002652 1998-08-26 1999-08-24 VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS WO2000013239A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19838810.1 1998-08-26
DE1998138810 DE19838810B4 (de) 1998-08-26 1998-08-26 Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Publications (1)

Publication Number Publication Date
WO2000013239A1 true WO2000013239A1 (de) 2000-03-09

Family

ID=7878793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/002652 WO2000013239A1 (de) 1998-08-26 1999-08-24 VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS

Country Status (3)

Country Link
DE (1) DE19838810B4 (de)
TW (1) TW454357B (de)
WO (1) WO2000013239A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270875B1 (de) 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US7319247B2 (en) 2000-04-26 2008-01-15 Osram Gmbh Light emitting-diode chip and a method for producing same
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
DE10056645B4 (de) * 2000-11-09 2007-03-08 Azzurro Semiconductors Ag Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
DE102019103756A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599224A1 (de) * 1992-11-20 1994-06-01 Nichia Chemical Industries, Ltd. Lichtemittierende Vorrichtung auf Basis von einer galliumnitrid Halbleiterverbindung
JPH07122520A (ja) * 1993-10-21 1995-05-12 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08279492A (ja) * 1995-04-07 1996-10-22 Hitachi Ltd ドライエッチング方法
JPH0945987A (ja) * 1995-07-31 1997-02-14 Hitachi Ltd 半導体レーザ素子
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
EP0903792A2 (de) * 1997-09-19 1999-03-24 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260416A (ja) * 1989-03-31 1990-10-23 Toshiba Corp 半導体装置の製造方法
EP0643461B1 (de) * 1990-08-24 1997-10-29 Nec Corporation Verfahren zur Herstellung einer optischen Halbleitervorrichtung
JPH05251737A (ja) * 1992-03-06 1993-09-28 Omron Corp 発光素子
JPH08316582A (ja) * 1995-05-19 1996-11-29 Nec Corp 半導体レーザ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0599224A1 (de) * 1992-11-20 1994-06-01 Nichia Chemical Industries, Ltd. Lichtemittierende Vorrichtung auf Basis von einer galliumnitrid Halbleiterverbindung
JPH07122520A (ja) * 1993-10-21 1995-05-12 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH08279492A (ja) * 1995-04-07 1996-10-22 Hitachi Ltd ドライエッチング方法
JPH0945987A (ja) * 1995-07-31 1997-02-14 Hitachi Ltd 半導体レーザ素子
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
EP0903792A2 (de) * 1997-09-19 1999-03-24 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
NAM O -H ET AL: "GROWTH OF GAN AND AL0.2GA0.8N ON PATTERENED SUBSTRATES VIA ORGANOMETALLIC VAPOR PHASE EPITAXY", JAPANESE JOURNAL OF APPLIED PHYSICS,JP,PUBLICATION OFFICE JAPANESE JOURNAL OF APPLIED PHYSICS. TOKYO, vol. 36, no. 5A, pages L532-L535, XP000728854, ISSN: 0021-4922 *
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 08 29 September 1995 (1995-09-29) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 02 28 February 1997 (1997-02-28) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 06 30 June 1997 (1997-06-30) *

Also Published As

Publication number Publication date
TW454357B (en) 2001-09-11
DE19838810A1 (de) 2000-03-02
DE19838810B4 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1327267B1 (de) Verfahren zur herstellung eines halbleiterbauelements auf gan-basis
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
DE60034841T2 (de) Lichtemittierende Halbleitervorrichtung bestehend aus einer III-V Nitridverbindung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
EP2112699A2 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE102016124650B4 (de) Halbleiterwafer und verfahren
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
WO2013045181A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013105035A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2600319C3 (de) Verfahren zur Herstellung einer Galliumarsenid-Lumineszenzdiode
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE2658304A1 (de) Halbleitervorrichtung
DE102016117030B4 (de) Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE10218498B4 (de) Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102021107019A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
122 Ep: pct application non-entry in european phase