JPH0429370A

JPH0429370A - 半導体装置及びその製造方法

Info

Publication number: JPH0429370A
Application number: JP13464590A
Authority: JP
Inventors: Junji Sato; 淳史佐藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-05-24
Filing date: 1990-05-24
Publication date: 1992-01-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置及びその製造方法に関する。

［従来の技術］非晶質シリコン（以下ａ−３ｉ）をアニールして多結晶
シリコン（以下ｐｏｌｙ−３ｉ）化することを、以下固
相成長と呼ぶ。

従来、ａ−３ｉ薄膜の固相成長により大粒径化したｐｏ
ｌｙ−５ｉｌ膜を用いて、ＴＰＴのチャネル領域を形成
する試みはあったものの、ａ−５ｊ薄膜が物質構造由来
で包含する水素の脱離工程に於いて該薄膜の空洞化を防
ぐ有力な方法がなかった。そのため、該薄膜によって形
成されたチャネル領域の抵抗率は、ｐｏｌｙ−３ｉを減
圧下化学気相成長法（以下ＬＰＣＶＤ法）などにより積
層した薄膜の抵抗率よりかなり高かった。

また、一般に固相成長に於いては、非活性な元素、特に
酸素が不純物として混入すると、ｐｏｌｙ−３ｉｆ４膜
となるまでに要するアニール時間の長時間化、得られる
該薄膜の結晶粒径の微小化、キャリアの捕獲による該薄
膜の易動度の低下及び抵抗率の増大を招くことが知られ
ている。Ｓｉ薄膜をＬＰＣＶＤ法などにより積層する場
合には、５００°Ｃ以上の比較的高温域に於いては酸素
の不純物濃度は下がるものの、既に微小粒径のｐｏｌｙ
−８ｉ薄膜になっていて固相成長は出来ず、かと言って
ａ−８ｉｖ＃膜を得るために濃度を下げると、膜積層速
度が大幅に減り酸素の不純物濃度が増大して固相成長に
は向かなくなってしまう。即ち、通常のＬＰＣＶＤ法な
どにより積層したｐＯｌｙ−３ｉ薄膜は、抵抗率の点で
は有利なものの、ＬＰＣＶＤ法などはより大粒径のｐｏ
ｌｙ−３ｉ薄膜を得ることを目的とした固相成長法のた
めのａ−３ｉ薄膜の積層には向いていない。

［発明が解決しようとする課題］そこで、本発明はより短い時間でａ−３ｉ薄膜をより結
晶粒径の大きいｐｏｌｙ−３ｉｌ膜とするものであり、
その目的とするところは、より高性能の半導体装置及び
その製造方法を提供するところにある。

［課題を解決するための手段１本発明の半導体装置及び本発明の半導体装置の製造方法
は、以下のことを特徴とする特長とする。

（１）本発明の半導体装置は、半導体装置の主要部が非
単結晶半導体より構成される半導体装置に於いて、チャ
ネル領域の非単結晶半導体に対する該領域に含まれる酸
素の不純物濃度に上限値を定めたことを特徴とする。

（２）本発明の半導体装置は、前記非単結晶半導体が珪
素であることを特徴とする。

（３）本発明の半導体装置は、前記酸素の不純物濃度の
上限値がｌＸｌ０１７個／ｃｍ’であることを特徴とす
る。

（４）本発明の半導体装置は、前記非単結晶半導体が珪
素であり、且つ前記酸素の不純物濃度の上限値がｌＸｌ
０１７個／ｃｍ３であることを特徴とする。

（５）本発明の半導体装置は、前記２若しくは前記４記
載の珪素がプラズマＣＶＤ法により形成された珪素であ
ることを特徴とする。

（６）本発明の半導体装置の製造方法は、半導体装置の
主要部が非単結晶半導体より構成される半導体装置の製
造方法に於いて、非晶質半導体薄膜を形成する工程と、
該薄膜をアニールして多結晶半導体薄膜化する工程とを
少なくとも含むことを特長とする。

（７）本発明の半導体装置の製造方法は、前記１若しく
は前記２若しくは前記３若しくは前記４若しくは前記５
記載の半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特長とする。

［実施例］第１図・（ａ）〜（ｄ）は、本発明の実施例における薄
膜半導体装置の製造工程図の一例である。

この第１図においては、薄膜半導体素子としてＴＰＴを
形成する場合を例示している。

まず、石英基板上１００にプラズマＣＶＤ法（以下ＰＣ
ＶＤ法）により、半導体領域向けａ−３ｉ薄膜（以下チ
ャネルミー３ｉ薄膜）を約１０００−１５０ＯＡ積層す
る。ＰＣＶＤ法を使用できる装置であるＰＣＶＤ装置の
うち到達真空度が４ＸＩＯ−’Ｔｏｒｒ　〜ｌＸｌ０−
’Ｔｏｒｒ程度である通常のＰＣＶＤ装置（以下通常装
置）で該薄膜を積層した場合には、該薄膜中に含まれる
酸素の不純物濃度は１×１０電７個／ａｍ’　〜Ｉ　Ｘ
　１０１９個／Ｃｍ’程度であるが、超高真空槽を擁し
たＰＣＶＤ装置（以下超高真空装置）を用い、後述の到
達真空度で積層すると、該薄膜中に含まれる酸素の不純
物濃度は本発明の上限値１×１０１７個／Ｃｍ３以下と
なる。また、成膜方法はＰＣＶＤ法に限定されるもので
はなく、酸素の不純物濃度を限定したところが重要であ
る。ＰＣＶＤ法以外には例えば、μ被プラズマＣＶＤ法
、スパッタ法などを用いてもよいし、また分子線エピタ
キシー法（ＭＢＥ法）を用いるなどすれば、酸素の不純
物濃度を１×１０１７個／ｃｍ’以下とすることも可能
である０本実施例では、ＰＣＶＤ法の場合を説明する。

ＰＣＶＤ法では、チャネルミー３ｉ薄膜の成膜ガスとし
てＳ　ｉ　Ｈａ及びＨ２ガスを用いた。チャネルミー３
ｉ薄膜の成膜条件は、到達真空度が通常装置で４×１０
−’Ｔｏｒｒ　〜１ｘｌＯ−’Ｔｏｒｒのところを、超
高真空装置を用いて５　Ｘ　１０−１２〜５ｘｌＯ−”
Ｔｏｒｒ　（１ｘｌＯ−’Ｔｏｒｒ以下が特に望ましい
）まで真空化し、基板濃度１８０〜２５０℃、真空槽内
圧０．８Ｔｏｒｒで、周波数１３．５６ＭＨ２のＲＦ電
源を用いた。但し、成膜条件はこれに限定されるもので
はない。続いて該薄膜をＴＰＴの半導体領域１０１にパ
タニングした後、固相成長アニールによりｐｏｌｙ−３
ｉ薄膜化し且つ大粒径化する（第１図（ａ））、　　同
相成長アニールは、第一のアニールと、第二のアニール
とからなり、本実施例では両アニールともＮ２アニール
を行った。まず、固相成長アニールに際してはアニル炉
の予熱は最低限に抑え低温挿入を行う、大量生産に於い
ては、連続工程となるため直前バッチの余熱が残ってい
ることも考えられるが、この場合でも一旦炉を冷やして
低温挿入する方が望ましい。第一のアニールは、チャネ
ルミー３ｉ薄膜が大気中に取り出された場合酸素等を吸
着し、以って該薄膜の膜質低下をもたらすことを防止す
ることを主たる目的として行う。従って、チャネルミー
３ｉ薄膜の成膜後のアニール工程は連続工程則ち真空槽
をブレイクせずに窒素ガスを導入しそのまま熱処理する
工程であることが望ましく、その場合第一のアニールは
省くこともできる。この場合には高温ＰＣＶＤ装置を用
いれば、基板加熱が容易に行え、大気中への取り出しを
行なわないので不純物を吸着しないと言う点で、特に好
適である。チャネルミー３ｉ薄膜の成膜にＭＢＥ法を用
いた場合には、該薄膜が不純物を吸着し易い性質を持つ
ので、効果的に該薄膜の緻密化を行ない且つ不純物を吸
着し難い性質の薄膜に変えると言う点で第一のアニール
は特に有効である。第一のアニールは熱処理濃度３００
℃以上が望ましく、４００〜５００℃で特に大きな効果
が得られた。尚、該薄膜の緻密化のみを目的とするなら
ば熱処理濃度３００℃未満でも効果がある。第二のアニ
ールはチャネルミー３ｉ薄膜を、結晶粒径が大きく結晶
部分の総和が該薄膜に占める体積比（以下結晶体積比）
の大きいｐｏｌｙ−３ｉＮ膜化することを目的として行
う、第二のアニールは熱処理濃度５５０〜６５０℃で数
時間〜７２時間行ったが、特に４０時間以上で望ましい
効果が得られた。第二のアニールによって、水素の脱離
と結晶成長が起こり、２μｍ〜数μｍ（４０時間以上で
３μｍ〜数μｍ）の大粒径のｐｏｌｙ−３ｉＶ＃膜が形
成される。また結晶体積比は１００％近くまでになる。

ここまで結晶粒の成長が進むのは、ａ−３ｉ薄膜成膜時
の酸素の不純物濃度が１×１０１７個／Ｃｍ３以下（６
×１０１６個／Ｃｍ３以下で特に望ましい）と低いため
であり、該濃度が８Ｘ１０”個／ｃｍ”を越えると結晶
体積比が８０〜９０％程度にしかならない。成膜ガスの
純度を上げると、更に酸素の不純物濃度は減少し、更に
同相成長の核の発生密度が減少し、更に大粒径のｐｏｌ
ｙ−３ｉ薄膜を得ることが出来る。尚この場合、チャネ
ルミー３ｉ薄膜のパタニングは第一のアニールの前に行
っても良いし、可能ならば第一のアニールと第二のアニ
ールとの間で行っても良い。また、第一のアニールは省
くこともできる。更に、両アニールはＮ２アニールに限
らず、レーザービームアニール、ラビッドサーマルアニ
ール等も用いられる。レーザービームアニール、ラビッ
ドサーマルアニールを用いる場合には、Ｎ２アニールと
比較してアニル時間を短縮できるという利点がある。酸
素の不純物濃度が本発明の上限値以下になると、アニル
濃度を６５０℃より上げるのもアニール時間の短縮には
有効である。酸素の不純物濃度が高いうちはアニール濃
度を上げると一気に多数の固相成長の核が発生してしま
い、結晶粒径は小さく、結果として結晶体積率もかなり
低かった。しかし、本発明のように酸素の不純物濃度が
低い状態では、６５０℃〜６８０℃程度の濃度で結晶粒
径１μｍ〜３μｍのｐｏｌｙ−３ｉ薄膜を得ることも可
能である。また、−旦６５０℃以上の濃度に短時間さら
して固相成長の核だけを作り、再び６５０°Ｃ以下に下
げてゆっくりと結晶粒を成長させることも可能である。

この場合、特に前述のレーザービームアニール、ラビッ
ドサーマルアニール等は有効である。尚、第一のアニー
ル、第二のアニール両アニールとも、アニール前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分２
０ｄｅｇ、よりも遅くして行う（毎分５　ｄ　ｅ　ｇ、
　　よりも遅くすると特に望ましい）、その理由とする
ところは、前記昇温速度よりも速く所定のアニール濃度
まで昇温すると、特に３００℃を越えてから顕著な現象
−であるが、チャネルミー８ｉ薄膜中に欠陥を生じ易く
なり、延いては該薄膜の剥離を来す事もあるからである
。続いて、熱酸化を行いＳｉ薄膜上にゲート絶縁膜であ
る５ｉＯ２１０２を約３００〜５００人形成する。ここ
では、熱酸化以外にスパッタ法を用いてもよい。また、
ゲート絶縁膜の材料としてはＳｉＯ２に限らず窒化シリ
コンその他の絶縁性シリコン化合物でもよい、そして、
基板上及び該ゲート絶縁膜上にＰＣＶＤ法を用いて、ゲ
ート領域向けａ−３ｉｌ膜（以下ゲートミー３ｉ薄膜）
１０３を約３０００〜７０００Ａ積層する（第１図（ｂ
））、　　このゲートミー３ｉ薄膜１０３の積層工程に
於いては、ＰＣＶＤ法以外にＬＰＣＶＤ法、μ波プラズ
マＣＶＤ法、スパッタ法などを用いてもよいし、また、
ａ−３ｉ薄膜中へＳｉイオンインプランテーションを行
うなどしてもよい。但し、このゲートミー３ｉ薄膜の場
合でもチャネルミー８ｉ薄膜と同様に、該薄膜中に含ま
れる酸素の不純物濃度は、１ｘｌＯＩ７個／Ｃｍ’以下
であることが望ましい、ＰＣＶＤ法では、成膜条件はチ
ャネルミー３ｉ＠膜の成膜条件に準するが、成膜条件は
これに限定されるものではない、また、このときドーピ
ングガスを混入して、ゲートミー３ｉ薄膜を低抵抗化す
ることも可能である。ここで、固相成長アニールを行い
、ゲートミー３ｉ薄膜中に含まれる水素を脱離させ、且
つ該薄膜を多結晶シリコン薄膜化（ｐｏｌｙ−３ｉ薄膜
化）させ、更にドーピングガスを混入した場合には該薄
膜成膜時に添加したドーパントを活性化させる。該薄膜
の固相成長アニールの方法はチャネルミー３ｉ薄膜の固
相成長アニールの方法に準するが、固相成長アニールの
方法はこれに限定されるものではない。アニール終了後
、大粒径化によりｐｏｌｙ−３ｉｌ膜となったゲートミ
ー８ｉ薄膜をゲート領域１０４の形状にパタニングする
（第１図（Ｃ））、　　尚、ゲートミー３ｉｖＩ膜のパ
タニングは第一のアニールの前に行っても良いし、可能
ならば第一のアニールと第二のアニールとの間で行って
も良い。また、第一のアニールは省くこともできる。更
ｔこ、両アニールはＮ２アニルに限らず、レーザービー
ムアニール、ラビッドサーマルアニール等も用いられる
。レーザービームアニール、ラビッドサーマルアニール
を用いる場合には、Ｎ２アニールと比較してアニール時
間を短縮できるという利点がある。尚、両アニールとも
、チャネルミー３ｉ薄膜の場合と同様にアニル前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分２
０　ｄ　ｅ　ｇ、　　よりも遅くして行う（毎分５　ｄ
　ｅ　ｇ、　　よりも遅くすると特に望ましい）。その
理由とするところは、前記昇温速度よりも速く所定のア
ニール濃度まで昇温すると、特に３００°Ｃを越えてか
ら顕著な現象であるが、ゲートミー３ｉ薄膜中に欠陥を
生じ易くなり、延いては該薄膜の剥離を来す事もあるが
らである。続いてイオンインプランテーションを行う。

ｐチャネルＴＰＴの場合はＢ（ボロン）イオンを、ｎチ
ャネルＴＰＴの場合はＰ（燐）イオンを用い、ゲート電
極をマスクとしゲート絶縁膜を通じて半導体領域１０１
にソース領域１０５、及びドレイン領域１０６、及びチ
ャネル領域１０７を形成する（第１図（ｄ））、　　こ
こで、活性化アニールを行う。

活性化アニールは、Ｎ２ガス雰囲気中で、ソース領域及
びドレイン領域のＢイオンまたはＰイオンの活性化を促
す目的で行う。ところがこの活性化は、ゲート領域中の
ドーパントをも同時に活性化させることが判った。そし
て、ゲート領域の結晶粒界界面も低抵抗化され、ゲート
領域全体の抵抗率の低下が達成できるのである。活性化
アニールの設定アニール濃度条件は６００℃〜１１００
℃であるが９００℃以上が特に望ましい。６００″ｃ程
度でもゲート領域の抵抗率は多少は下がる。活性化アニ
ールに於いて、アニール前の濃度から設定アニール濃度
までの昇温速度条件は毎分２０　ｄ　ｅ　ｇ。

以下（望ましくは毎分５　ｄ　ｅ　ｇ、　　以下）であ
る。

その理由とするところは、もし前期昇温速度限界よりも
速く昇温すると、非結晶質中の未結晶の部分が奈り結晶
化せず、縦しんば結晶化してきたとしても多数の結晶核
が発生して微細多結晶粒構造となってしまい、またｐ型
（若しくはｎ型）ａ−３ｉ薄膜であった層（若しくはパ
タニングされた部分）から残留水素が急速に脱敲し核層
（若しくは該部分）が空洞化してしまうことさえあるか
らであり、ひいてはゲート領域の抵抗率を上げる結果に
つながるからである。尚、ゲート領域に相当するゲート
ミー３ｉ薄膜若しくはｐｏｌｙ−３ｉ薄膜としてはｎ型
のものよりもｐ型のものを用いた方がよいが、以下にそ
の理由を述べる。従来の水素化ｐｏｌｙ−３ｉはキャリ
アとして電子を極く少量含むため、ゲート電極としてｎ
型ｐｏｌｙ−８ｉを使用すると、ｐチャネルＴＰＴの場
合は問題が無いが、ｎチャネルＴＰＴではスレッシュホ
ールド電圧が−ＩＶはどにずれ込む現象がみられる。こ
れはオフ電流を上げる結果につながり、発熱若しくは消
費電力の肥大につながるため望ましくない。このため従
来は、ゲート絶縁膜とチャネル領域との界面付近にある
電荷を打ち消すためのチャネル処理工程を必要としてい
た。しかし、主たるチャネル処理工程であるチャネルド
ーピングはドープ量の制御が雛しく、ドーピング過剰に
よる膜質劣化から、ＴＰＴ作動作動温電流下なともしば
しば起こる。そこで、ゲートミー８ｉ薄膜としてｐ型ａ
−３ｉ薄膜を用い、該薄膜を固相成長アニールしたｐ型
ｐｏｌｙ−３ｉ薄膜をパタニングしたｐ型ゲート領域を
用いれば、ｎチャネルＴＰＴばかりでなくｐチャネルＴ
ＰＴに於いてもスレッシュホールド電圧のずれ込みは起
こらないのでチャネル処理工程を省くことが出来、且つ
特性の良いＴＰＴを得ることが出来る。

また、ａ−３ｉｌ膜がＰＣＶＤ法により大面積に亘って
均一な薄膜が形成できることから、本発明の実施例を応
用することにより、アクティブマトリクス方式の大型パ
ネルなど、大面積のＴＦＴ群を必要とする半導体デバイ
スも容易に作成することが可能である。

［発明の効果］本発明の半導体装置及びその製造方法によれば、結晶粒
径が大きく結晶粒界界面に不純物を捕獲しにくいＳｉ薄
膜を短時間で得ることが出来る。そして、本発明の半導
体装置及びその製造方法によれば、良好な特性を持つ半
導体装置を従来の工程よりも容易に製造できるので、歩
留りの向上も達成できる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の実施例に於ける半導体
装置の製造工程の一例を示す工程断面図である。００・・・・・・石英基板０１・・・・・・半導体領域０２・・・・・・ゲート絶縁膜０３・・・・・・ゲートミー３ｉ薄膜０４・・・・・・ｐｏｌｙ−３ｉ薄膜ゲート領域０５・
・・・・・ソース領域０６・・・・・・ドレイン領域０７・・・・・・チャネル領域以上

Claims

【特許請求の範囲】

（１）半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置に於いて、チャネル領域の非単結晶半導
体に対する該領域に含まれる酸素の不純物濃度に上限値
を定めたことを特徴とする半導体装置。
（２）前記非単結晶半導体が珪素であることを特徴とす
る請求項１記載の半導体装置。
（３）前記酸素の不純物濃度の上限値が１×１０＾１＾
７個／ｃｍ＾３であることを特徴とする請求項１記載の
半導体装置。
（４）前記非単結晶半導体が珪素であり、且つ前記酸素
の不純物濃度の上限値が１×１０＾１＾７個／ｃｍ＾３
であることを特徴とする請求項１記載の半導体装置。
（５）前記珪素がプラズマＣＶＤ法により形成された珪
素であることを特徴とする請求項２若しくは請求項４記
載の半導体装置。
（６）半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特徴とする半
導体装置の製造方法。
（７）前記半導体装置の主要部が非単結晶半導体より構
成される半導体装置の製造方法に於いて、非晶質半導体
薄膜を形成する工程と、該薄膜をアニールして多結晶半
導体薄膜化する工程とを少なくとも含むことを特徴とす
る請求項１若しくは請求項２若しくは請求項３若しくは
請求項４若しくは請求項５記載の半導体装置の製造方法
。