JPH0429370A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0429370A JPH0429370A JP13464590A JP13464590A JPH0429370A JP H0429370 A JPH0429370 A JP H0429370A JP 13464590 A JP13464590 A JP 13464590A JP 13464590 A JP13464590 A JP 13464590A JP H0429370 A JPH0429370 A JP H0429370A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- annealing
- semiconductor
- semiconductor device
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 claims abstract description 85
- 239000013078 crystal Substances 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000001301 oxygen Substances 0.000 claims abstract description 23
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 28
- 239000007790 solid phase Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体装置及びその製造方法に関する。
[従来の技術]
非晶質シリコン(以下a−3i)をアニールして多結晶
シリコン(以下poly−3i)化することを、以下固
相成長と呼ぶ。
シリコン(以下poly−3i)化することを、以下固
相成長と呼ぶ。
従来、a−3i薄膜の固相成長により大粒径化したpo
ly−5il膜を用いて、TPTのチャネル領域を形成
する試みはあったものの、a−5j薄膜が物質構造由来
で包含する水素の脱離工程に於いて該薄膜の空洞化を防
ぐ有力な方法がなかった。そのため、該薄膜によって形
成されたチャネル領域の抵抗率は、poly−3iを減
圧下化学気相成長法(以下LPCVD法)などにより積
層した薄膜の抵抗率よりかなり高かった。
ly−5il膜を用いて、TPTのチャネル領域を形成
する試みはあったものの、a−5j薄膜が物質構造由来
で包含する水素の脱離工程に於いて該薄膜の空洞化を防
ぐ有力な方法がなかった。そのため、該薄膜によって形
成されたチャネル領域の抵抗率は、poly−3iを減
圧下化学気相成長法(以下LPCVD法)などにより積
層した薄膜の抵抗率よりかなり高かった。
また、一般に固相成長に於いては、非活性な元素、特に
酸素が不純物として混入すると、poly−3if4膜
となるまでに要するアニール時間の長時間化、得られる
該薄膜の結晶粒径の微小化、キャリアの捕獲による該薄
膜の易動度の低下及び抵抗率の増大を招くことが知られ
ている。Si薄膜をLPCVD法などにより積層する場
合には、500°C以上の比較的高温域に於いては酸素
の不純物濃度は下がるものの、既に微小粒径のpoly
−8i薄膜になっていて固相成長は出来ず、かと言って
a−8iv#膜を得るために濃度を下げると、膜積層速
度が大幅に減り酸素の不純物濃度が増大して固相成長に
は向かなくなってしまう。即ち、通常のLPCVD法な
どにより積層したpOly−3i薄膜は、抵抗率の点で
は有利なものの、LPCVD法などはより大粒径のpo
ly−3i薄膜を得ることを目的とした固相成長法のた
めのa−3i薄膜の積層には向いていない。
酸素が不純物として混入すると、poly−3if4膜
となるまでに要するアニール時間の長時間化、得られる
該薄膜の結晶粒径の微小化、キャリアの捕獲による該薄
膜の易動度の低下及び抵抗率の増大を招くことが知られ
ている。Si薄膜をLPCVD法などにより積層する場
合には、500°C以上の比較的高温域に於いては酸素
の不純物濃度は下がるものの、既に微小粒径のpoly
−8i薄膜になっていて固相成長は出来ず、かと言って
a−8iv#膜を得るために濃度を下げると、膜積層速
度が大幅に減り酸素の不純物濃度が増大して固相成長に
は向かなくなってしまう。即ち、通常のLPCVD法な
どにより積層したpOly−3i薄膜は、抵抗率の点で
は有利なものの、LPCVD法などはより大粒径のpo
ly−3i薄膜を得ることを目的とした固相成長法のた
めのa−3i薄膜の積層には向いていない。
[発明が解決しようとする課題]
そこで、本発明はより短い時間でa−3i薄膜をより結
晶粒径の大きいpoly−3il膜とするものであり、
その目的とするところは、より高性能の半導体装置及び
その製造方法を提供するところにある。
晶粒径の大きいpoly−3il膜とするものであり、
その目的とするところは、より高性能の半導体装置及び
その製造方法を提供するところにある。
[課題を解決するための手段1
本発明の半導体装置及び本発明の半導体装置の製造方法
は、以下のことを特徴とする特長とする。
は、以下のことを特徴とする特長とする。
(1)本発明の半導体装置は、半導体装置の主要部が非
単結晶半導体より構成される半導体装置に於いて、チャ
ネル領域の非単結晶半導体に対する該領域に含まれる酸
素の不純物濃度に上限値を定めたことを特徴とする。
単結晶半導体より構成される半導体装置に於いて、チャ
ネル領域の非単結晶半導体に対する該領域に含まれる酸
素の不純物濃度に上限値を定めたことを特徴とする。
(2)本発明の半導体装置は、前記非単結晶半導体が珪
素であることを特徴とする。
素であることを特徴とする。
(3)本発明の半導体装置は、前記酸素の不純物濃度の
上限値がlXl017個/cm’であることを特徴とす
る。
上限値がlXl017個/cm’であることを特徴とす
る。
(4)本発明の半導体装置は、前記非単結晶半導体が珪
素であり、且つ前記酸素の不純物濃度の上限値がlXl
017個/cm3であることを特徴とする。
素であり、且つ前記酸素の不純物濃度の上限値がlXl
017個/cm3であることを特徴とする。
(5)本発明の半導体装置は、前記2若しくは前記4記
載の珪素がプラズマCVD法により形成された珪素であ
ることを特徴とする。
載の珪素がプラズマCVD法により形成された珪素であ
ることを特徴とする。
(6)本発明の半導体装置の製造方法は、半導体装置の
主要部が非単結晶半導体より構成される半導体装置の製
造方法に於いて、非晶質半導体薄膜を形成する工程と、
該薄膜をアニールして多結晶半導体薄膜化する工程とを
少なくとも含むことを特長とする。
主要部が非単結晶半導体より構成される半導体装置の製
造方法に於いて、非晶質半導体薄膜を形成する工程と、
該薄膜をアニールして多結晶半導体薄膜化する工程とを
少なくとも含むことを特長とする。
(7)本発明の半導体装置の製造方法は、前記1若しく
は前記2若しくは前記3若しくは前記4若しくは前記5
記載の半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特長とする。
は前記2若しくは前記3若しくは前記4若しくは前記5
記載の半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特長とする。
[実施例]
第1図・(a)〜(d)は、本発明の実施例における薄
膜半導体装置の製造工程図の一例である。
膜半導体装置の製造工程図の一例である。
この第1図においては、薄膜半導体素子としてTPTを
形成する場合を例示している。
形成する場合を例示している。
まず、石英基板上100にプラズマCVD法(以下PC
VD法)により、半導体領域向けa−3i薄膜(以下チ
ャネルミー3i薄膜)を約1000−150OA積層す
る。PCVD法を使用できる装置であるPCVD装置の
うち到達真空度が4XIO−’Torr 〜lXl0−
’Torr程度である通常のPCVD装置(以下通常装
置)で該薄膜を積層した場合には、該薄膜中に含まれる
酸素の不純物濃度は1×10電7個/am’ 〜I X
1019個/Cm’程度であるが、超高真空槽を擁し
たPCVD装置(以下超高真空装置)を用い、後述の到
達真空度で積層すると、該薄膜中に含まれる酸素の不純
物濃度は本発明の上限値1×1017個/Cm3以下と
なる。また、成膜方法はPCVD法に限定されるもので
はなく、酸素の不純物濃度を限定したところが重要であ
る。PCVD法以外には例えば、μ被プラズマCVD法
、スパッタ法などを用いてもよいし、また分子線エピタ
キシー法(MBE法)を用いるなどすれば、酸素の不純
物濃度を1×1017個/cm’以下とすることも可能
である0本実施例では、PCVD法の場合を説明する。
VD法)により、半導体領域向けa−3i薄膜(以下チ
ャネルミー3i薄膜)を約1000−150OA積層す
る。PCVD法を使用できる装置であるPCVD装置の
うち到達真空度が4XIO−’Torr 〜lXl0−
’Torr程度である通常のPCVD装置(以下通常装
置)で該薄膜を積層した場合には、該薄膜中に含まれる
酸素の不純物濃度は1×10電7個/am’ 〜I X
1019個/Cm’程度であるが、超高真空槽を擁し
たPCVD装置(以下超高真空装置)を用い、後述の到
達真空度で積層すると、該薄膜中に含まれる酸素の不純
物濃度は本発明の上限値1×1017個/Cm3以下と
なる。また、成膜方法はPCVD法に限定されるもので
はなく、酸素の不純物濃度を限定したところが重要であ
る。PCVD法以外には例えば、μ被プラズマCVD法
、スパッタ法などを用いてもよいし、また分子線エピタ
キシー法(MBE法)を用いるなどすれば、酸素の不純
物濃度を1×1017個/cm’以下とすることも可能
である0本実施例では、PCVD法の場合を説明する。
PCVD法では、チャネルミー3i薄膜の成膜ガスとし
てS i Ha及びH2ガスを用いた。チャネルミー3
i薄膜の成膜条件は、到達真空度が通常装置で4×10
−’Torr 〜1xlO−’Torrのところを、超
高真空装置を用いて5 X 10−12〜5xlO−”
Torr (1xlO−’Torr以下が特に望ましい
)まで真空化し、基板濃度180〜250℃、真空槽内
圧0.8Torrで、周波数13.56MH2のRF電
源を用いた。但し、成膜条件はこれに限定されるもので
はない。続いて該薄膜をTPTの半導体領域101にパ
タニングした後、固相成長アニールによりpoly−3
i薄膜化し且つ大粒径化する(第1図(a))、 同
相成長アニールは、第一のアニールと、第二のアニール
とからなり、本実施例では両アニールともN2アニール
を行った。まず、固相成長アニールに際してはアニル炉
の予熱は最低限に抑え低温挿入を行う、大量生産に於い
ては、連続工程となるため直前バッチの余熱が残ってい
ることも考えられるが、この場合でも一旦炉を冷やして
低温挿入する方が望ましい。第一のアニールは、チャネ
ルミー3i薄膜が大気中に取り出された場合酸素等を吸
着し、以って該薄膜の膜質低下をもたらすことを防止す
ることを主たる目的として行う。従って、チャネルミー
3i薄膜の成膜後のアニール工程は連続工程則ち真空槽
をブレイクせずに窒素ガスを導入しそのまま熱処理する
工程であることが望ましく、その場合第一のアニールは
省くこともできる。この場合には高温PCVD装置を用
いれば、基板加熱が容易に行え、大気中への取り出しを
行なわないので不純物を吸着しないと言う点で、特に好
適である。チャネルミー3i薄膜の成膜にMBE法を用
いた場合には、該薄膜が不純物を吸着し易い性質を持つ
ので、効果的に該薄膜の緻密化を行ない且つ不純物を吸
着し難い性質の薄膜に変えると言う点で第一のアニール
は特に有効である。第一のアニールは熱処理濃度300
℃以上が望ましく、400〜500℃で特に大きな効果
が得られた。尚、該薄膜の緻密化のみを目的とするなら
ば熱処理濃度300℃未満でも効果がある。第二のアニ
ールはチャネルミー3i薄膜を、結晶粒径が大きく結晶
部分の総和が該薄膜に占める体積比(以下結晶体積比)
の大きいpoly−3iN膜化することを目的として行
う、第二のアニールは熱処理濃度550〜650℃で数
時間〜72時間行ったが、特に40時間以上で望ましい
効果が得られた。第二のアニールによって、水素の脱離
と結晶成長が起こり、2μm〜数μm(40時間以上で
3μm〜数μm)の大粒径のpoly−3iV#膜が形
成される。また結晶体積比は100%近くまでになる。
てS i Ha及びH2ガスを用いた。チャネルミー3
i薄膜の成膜条件は、到達真空度が通常装置で4×10
−’Torr 〜1xlO−’Torrのところを、超
高真空装置を用いて5 X 10−12〜5xlO−”
Torr (1xlO−’Torr以下が特に望ましい
)まで真空化し、基板濃度180〜250℃、真空槽内
圧0.8Torrで、周波数13.56MH2のRF電
源を用いた。但し、成膜条件はこれに限定されるもので
はない。続いて該薄膜をTPTの半導体領域101にパ
タニングした後、固相成長アニールによりpoly−3
i薄膜化し且つ大粒径化する(第1図(a))、 同
相成長アニールは、第一のアニールと、第二のアニール
とからなり、本実施例では両アニールともN2アニール
を行った。まず、固相成長アニールに際してはアニル炉
の予熱は最低限に抑え低温挿入を行う、大量生産に於い
ては、連続工程となるため直前バッチの余熱が残ってい
ることも考えられるが、この場合でも一旦炉を冷やして
低温挿入する方が望ましい。第一のアニールは、チャネ
ルミー3i薄膜が大気中に取り出された場合酸素等を吸
着し、以って該薄膜の膜質低下をもたらすことを防止す
ることを主たる目的として行う。従って、チャネルミー
3i薄膜の成膜後のアニール工程は連続工程則ち真空槽
をブレイクせずに窒素ガスを導入しそのまま熱処理する
工程であることが望ましく、その場合第一のアニールは
省くこともできる。この場合には高温PCVD装置を用
いれば、基板加熱が容易に行え、大気中への取り出しを
行なわないので不純物を吸着しないと言う点で、特に好
適である。チャネルミー3i薄膜の成膜にMBE法を用
いた場合には、該薄膜が不純物を吸着し易い性質を持つ
ので、効果的に該薄膜の緻密化を行ない且つ不純物を吸
着し難い性質の薄膜に変えると言う点で第一のアニール
は特に有効である。第一のアニールは熱処理濃度300
℃以上が望ましく、400〜500℃で特に大きな効果
が得られた。尚、該薄膜の緻密化のみを目的とするなら
ば熱処理濃度300℃未満でも効果がある。第二のアニ
ールはチャネルミー3i薄膜を、結晶粒径が大きく結晶
部分の総和が該薄膜に占める体積比(以下結晶体積比)
の大きいpoly−3iN膜化することを目的として行
う、第二のアニールは熱処理濃度550〜650℃で数
時間〜72時間行ったが、特に40時間以上で望ましい
効果が得られた。第二のアニールによって、水素の脱離
と結晶成長が起こり、2μm〜数μm(40時間以上で
3μm〜数μm)の大粒径のpoly−3iV#膜が形
成される。また結晶体積比は100%近くまでになる。
ここまで結晶粒の成長が進むのは、a−3i薄膜成膜時
の酸素の不純物濃度が1×1017個/Cm3以下(6
×1016個/Cm3以下で特に望ましい)と低いため
であり、該濃度が8X10”個/cm”を越えると結晶
体積比が80〜90%程度にしかならない。成膜ガスの
純度を上げると、更に酸素の不純物濃度は減少し、更に
同相成長の核の発生密度が減少し、更に大粒径のpol
y−3i薄膜を得ることが出来る。尚この場合、チャネ
ルミー3i薄膜のパタニングは第一のアニールの前に行
っても良いし、可能ならば第一のアニールと第二のアニ
ールとの間で行っても良い。また、第一のアニールは省
くこともできる。更に、両アニールはN2アニールに限
らず、レーザービームアニール、ラビッドサーマルアニ
ール等も用いられる。レーザービームアニール、ラビッ
ドサーマルアニールを用いる場合には、N2アニールと
比較してアニル時間を短縮できるという利点がある。酸
素の不純物濃度が本発明の上限値以下になると、アニル
濃度を650℃より上げるのもアニール時間の短縮には
有効である。酸素の不純物濃度が高いうちはアニール濃
度を上げると一気に多数の固相成長の核が発生してしま
い、結晶粒径は小さく、結果として結晶体積率もかなり
低かった。しかし、本発明のように酸素の不純物濃度が
低い状態では、650℃〜680℃程度の濃度で結晶粒
径1μm〜3μmのpoly−3i薄膜を得ることも可
能である。また、−旦650℃以上の濃度に短時間さら
して固相成長の核だけを作り、再び650°C以下に下
げてゆっくりと結晶粒を成長させることも可能である。
の酸素の不純物濃度が1×1017個/Cm3以下(6
×1016個/Cm3以下で特に望ましい)と低いため
であり、該濃度が8X10”個/cm”を越えると結晶
体積比が80〜90%程度にしかならない。成膜ガスの
純度を上げると、更に酸素の不純物濃度は減少し、更に
同相成長の核の発生密度が減少し、更に大粒径のpol
y−3i薄膜を得ることが出来る。尚この場合、チャネ
ルミー3i薄膜のパタニングは第一のアニールの前に行
っても良いし、可能ならば第一のアニールと第二のアニ
ールとの間で行っても良い。また、第一のアニールは省
くこともできる。更に、両アニールはN2アニールに限
らず、レーザービームアニール、ラビッドサーマルアニ
ール等も用いられる。レーザービームアニール、ラビッ
ドサーマルアニールを用いる場合には、N2アニールと
比較してアニル時間を短縮できるという利点がある。酸
素の不純物濃度が本発明の上限値以下になると、アニル
濃度を650℃より上げるのもアニール時間の短縮には
有効である。酸素の不純物濃度が高いうちはアニール濃
度を上げると一気に多数の固相成長の核が発生してしま
い、結晶粒径は小さく、結果として結晶体積率もかなり
低かった。しかし、本発明のように酸素の不純物濃度が
低い状態では、650℃〜680℃程度の濃度で結晶粒
径1μm〜3μmのpoly−3i薄膜を得ることも可
能である。また、−旦650℃以上の濃度に短時間さら
して固相成長の核だけを作り、再び650°C以下に下
げてゆっくりと結晶粒を成長させることも可能である。
この場合、特に前述のレーザービームアニール、ラビッ
ドサーマルアニール等は有効である。尚、第一のアニー
ル、第二のアニール両アニールとも、アニール前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分2
0deg、よりも遅くして行う(毎分5 d e g、
よりも遅くすると特に望ましい)、その理由とする
ところは、前記昇温速度よりも速く所定のアニール濃度
まで昇温すると、特に300℃を越えてから顕著な現象
−であるが、チャネルミー8i薄膜中に欠陥を生じ易く
なり、延いては該薄膜の剥離を来す事もあるからである
。続いて、熱酸化を行いSi薄膜上にゲート絶縁膜であ
る5iO2102を約300〜500人形成する。ここ
では、熱酸化以外にスパッタ法を用いてもよい。また、
ゲート絶縁膜の材料としてはSiO2に限らず窒化シリ
コンその他の絶縁性シリコン化合物でもよい、そして、
基板上及び該ゲート絶縁膜上にPCVD法を用いて、ゲ
ート領域向けa−3il膜(以下ゲートミー3i薄膜)
103を約3000〜7000A積層する(第1図(b
))、 このゲートミー3i薄膜103の積層工程に
於いては、PCVD法以外にLPCVD法、μ波プラズ
マCVD法、スパッタ法などを用いてもよいし、また、
a−3i薄膜中へSiイオンインプランテーションを行
うなどしてもよい。但し、このゲートミー3i薄膜の場
合でもチャネルミー8i薄膜と同様に、該薄膜中に含ま
れる酸素の不純物濃度は、1xlOI7個/Cm’以下
であることが望ましい、PCVD法では、成膜条件はチ
ャネルミー3i@膜の成膜条件に準するが、成膜条件は
これに限定されるものではない、また、このときドーピ
ングガスを混入して、ゲートミー3i薄膜を低抵抗化す
ることも可能である。ここで、固相成長アニールを行い
、ゲートミー3i薄膜中に含まれる水素を脱離させ、且
つ該薄膜を多結晶シリコン薄膜化(poly−3i薄膜
化)させ、更にドーピングガスを混入した場合には該薄
膜成膜時に添加したドーパントを活性化させる。該薄膜
の固相成長アニールの方法はチャネルミー3i薄膜の固
相成長アニールの方法に準するが、固相成長アニールの
方法はこれに限定されるものではない。アニール終了後
、大粒径化によりpoly−3il膜となったゲートミ
ー8i薄膜をゲート領域104の形状にパタニングする
(第1図(C))、 尚、ゲートミー3ivI膜のパ
タニングは第一のアニールの前に行っても良いし、可能
ならば第一のアニールと第二のアニールとの間で行って
も良い。また、第一のアニールは省くこともできる。更
tこ、両アニールはN2アニルに限らず、レーザービー
ムアニール、ラビッドサーマルアニール等も用いられる
。レーザービームアニール、ラビッドサーマルアニール
を用いる場合には、N2アニールと比較してアニール時
間を短縮できるという利点がある。尚、両アニールとも
、チャネルミー3i薄膜の場合と同様にアニル前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分2
0 d e g、 よりも遅くして行う(毎分5 d
e g、 よりも遅くすると特に望ましい)。その
理由とするところは、前記昇温速度よりも速く所定のア
ニール濃度まで昇温すると、特に300°Cを越えてか
ら顕著な現象であるが、ゲートミー3i薄膜中に欠陥を
生じ易くなり、延いては該薄膜の剥離を来す事もあるが
らである。続いてイオンインプランテーションを行う。
ドサーマルアニール等は有効である。尚、第一のアニー
ル、第二のアニール両アニールとも、アニール前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分2
0deg、よりも遅くして行う(毎分5 d e g、
よりも遅くすると特に望ましい)、その理由とする
ところは、前記昇温速度よりも速く所定のアニール濃度
まで昇温すると、特に300℃を越えてから顕著な現象
−であるが、チャネルミー8i薄膜中に欠陥を生じ易く
なり、延いては該薄膜の剥離を来す事もあるからである
。続いて、熱酸化を行いSi薄膜上にゲート絶縁膜であ
る5iO2102を約300〜500人形成する。ここ
では、熱酸化以外にスパッタ法を用いてもよい。また、
ゲート絶縁膜の材料としてはSiO2に限らず窒化シリ
コンその他の絶縁性シリコン化合物でもよい、そして、
基板上及び該ゲート絶縁膜上にPCVD法を用いて、ゲ
ート領域向けa−3il膜(以下ゲートミー3i薄膜)
103を約3000〜7000A積層する(第1図(b
))、 このゲートミー3i薄膜103の積層工程に
於いては、PCVD法以外にLPCVD法、μ波プラズ
マCVD法、スパッタ法などを用いてもよいし、また、
a−3i薄膜中へSiイオンインプランテーションを行
うなどしてもよい。但し、このゲートミー3i薄膜の場
合でもチャネルミー8i薄膜と同様に、該薄膜中に含ま
れる酸素の不純物濃度は、1xlOI7個/Cm’以下
であることが望ましい、PCVD法では、成膜条件はチ
ャネルミー3i@膜の成膜条件に準するが、成膜条件は
これに限定されるものではない、また、このときドーピ
ングガスを混入して、ゲートミー3i薄膜を低抵抗化す
ることも可能である。ここで、固相成長アニールを行い
、ゲートミー3i薄膜中に含まれる水素を脱離させ、且
つ該薄膜を多結晶シリコン薄膜化(poly−3i薄膜
化)させ、更にドーピングガスを混入した場合には該薄
膜成膜時に添加したドーパントを活性化させる。該薄膜
の固相成長アニールの方法はチャネルミー3i薄膜の固
相成長アニールの方法に準するが、固相成長アニールの
方法はこれに限定されるものではない。アニール終了後
、大粒径化によりpoly−3il膜となったゲートミ
ー8i薄膜をゲート領域104の形状にパタニングする
(第1図(C))、 尚、ゲートミー3ivI膜のパ
タニングは第一のアニールの前に行っても良いし、可能
ならば第一のアニールと第二のアニールとの間で行って
も良い。また、第一のアニールは省くこともできる。更
tこ、両アニールはN2アニルに限らず、レーザービー
ムアニール、ラビッドサーマルアニール等も用いられる
。レーザービームアニール、ラビッドサーマルアニール
を用いる場合には、N2アニールと比較してアニール時
間を短縮できるという利点がある。尚、両アニールとも
、チャネルミー3i薄膜の場合と同様にアニル前の濃度
から設定アニール濃度に達するまでの昇温速度を毎分2
0 d e g、 よりも遅くして行う(毎分5 d
e g、 よりも遅くすると特に望ましい)。その
理由とするところは、前記昇温速度よりも速く所定のア
ニール濃度まで昇温すると、特に300°Cを越えてか
ら顕著な現象であるが、ゲートミー3i薄膜中に欠陥を
生じ易くなり、延いては該薄膜の剥離を来す事もあるが
らである。続いてイオンインプランテーションを行う。
pチャネルTPTの場合はB(ボロン)イオンを、nチ
ャネルTPTの場合はP(燐)イオンを用い、ゲート電
極をマスクとしゲート絶縁膜を通じて半導体領域101
にソース領域105、及びドレイン領域106、及びチ
ャネル領域107を形成する(第1図(d))、 こ
こで、活性化アニールを行う。
ャネルTPTの場合はP(燐)イオンを用い、ゲート電
極をマスクとしゲート絶縁膜を通じて半導体領域101
にソース領域105、及びドレイン領域106、及びチ
ャネル領域107を形成する(第1図(d))、 こ
こで、活性化アニールを行う。
活性化アニールは、N2ガス雰囲気中で、ソース領域及
びドレイン領域のBイオンまたはPイオンの活性化を促
す目的で行う。ところがこの活性化は、ゲート領域中の
ドーパントをも同時に活性化させることが判った。そし
て、ゲート領域の結晶粒界界面も低抵抗化され、ゲート
領域全体の抵抗率の低下が達成できるのである。活性化
アニールの設定アニール濃度条件は600℃〜1100
℃であるが900℃以上が特に望ましい。600″c程
度でもゲート領域の抵抗率は多少は下がる。活性化アニ
ールに於いて、アニール前の濃度から設定アニール濃度
までの昇温速度条件は毎分20 d e g。
びドレイン領域のBイオンまたはPイオンの活性化を促
す目的で行う。ところがこの活性化は、ゲート領域中の
ドーパントをも同時に活性化させることが判った。そし
て、ゲート領域の結晶粒界界面も低抵抗化され、ゲート
領域全体の抵抗率の低下が達成できるのである。活性化
アニールの設定アニール濃度条件は600℃〜1100
℃であるが900℃以上が特に望ましい。600″c程
度でもゲート領域の抵抗率は多少は下がる。活性化アニ
ールに於いて、アニール前の濃度から設定アニール濃度
までの昇温速度条件は毎分20 d e g。
以下(望ましくは毎分5 d e g、 以下)であ
る。
る。
その理由とするところは、もし前期昇温速度限界よりも
速く昇温すると、非結晶質中の未結晶の部分が奈り結晶
化せず、縦しんば結晶化してきたとしても多数の結晶核
が発生して微細多結晶粒構造となってしまい、またp型
(若しくはn型)a−3i薄膜であった層(若しくはパ
タニングされた部分)から残留水素が急速に脱敲し核層
(若しくは該部分)が空洞化してしまうことさえあるか
らであり、ひいてはゲート領域の抵抗率を上げる結果に
つながるからである。尚、ゲート領域に相当するゲート
ミー3i薄膜若しくはpoly−3i薄膜としてはn型
のものよりもp型のものを用いた方がよいが、以下にそ
の理由を述べる。従来の水素化poly−3iはキャリ
アとして電子を極く少量含むため、ゲート電極としてn
型poly−8iを使用すると、pチャネルTPTの場
合は問題が無いが、nチャネルTPTではスレッシュホ
ールド電圧が−IVはどにずれ込む現象がみられる。こ
れはオフ電流を上げる結果につながり、発熱若しくは消
費電力の肥大につながるため望ましくない。このため従
来は、ゲート絶縁膜とチャネル領域との界面付近にある
電荷を打ち消すためのチャネル処理工程を必要としてい
た。しかし、主たるチャネル処理工程であるチャネルド
ーピングはドープ量の制御が雛しく、ドーピング過剰に
よる膜質劣化から、TPT作動作動温電流下なともしば
しば起こる。そこで、ゲートミー8i薄膜としてp型a
−3i薄膜を用い、該薄膜を固相成長アニールしたp型
poly−3i薄膜をパタニングしたp型ゲート領域を
用いれば、nチャネルTPTばかりでなくpチャネルT
PTに於いてもスレッシュホールド電圧のずれ込みは起
こらないのでチャネル処理工程を省くことが出来、且つ
特性の良いTPTを得ることが出来る。
速く昇温すると、非結晶質中の未結晶の部分が奈り結晶
化せず、縦しんば結晶化してきたとしても多数の結晶核
が発生して微細多結晶粒構造となってしまい、またp型
(若しくはn型)a−3i薄膜であった層(若しくはパ
タニングされた部分)から残留水素が急速に脱敲し核層
(若しくは該部分)が空洞化してしまうことさえあるか
らであり、ひいてはゲート領域の抵抗率を上げる結果に
つながるからである。尚、ゲート領域に相当するゲート
ミー3i薄膜若しくはpoly−3i薄膜としてはn型
のものよりもp型のものを用いた方がよいが、以下にそ
の理由を述べる。従来の水素化poly−3iはキャリ
アとして電子を極く少量含むため、ゲート電極としてn
型poly−8iを使用すると、pチャネルTPTの場
合は問題が無いが、nチャネルTPTではスレッシュホ
ールド電圧が−IVはどにずれ込む現象がみられる。こ
れはオフ電流を上げる結果につながり、発熱若しくは消
費電力の肥大につながるため望ましくない。このため従
来は、ゲート絶縁膜とチャネル領域との界面付近にある
電荷を打ち消すためのチャネル処理工程を必要としてい
た。しかし、主たるチャネル処理工程であるチャネルド
ーピングはドープ量の制御が雛しく、ドーピング過剰に
よる膜質劣化から、TPT作動作動温電流下なともしば
しば起こる。そこで、ゲートミー8i薄膜としてp型a
−3i薄膜を用い、該薄膜を固相成長アニールしたp型
poly−3i薄膜をパタニングしたp型ゲート領域を
用いれば、nチャネルTPTばかりでなくpチャネルT
PTに於いてもスレッシュホールド電圧のずれ込みは起
こらないのでチャネル処理工程を省くことが出来、且つ
特性の良いTPTを得ることが出来る。
また、a−3il膜がPCVD法により大面積に亘って
均一な薄膜が形成できることから、本発明の実施例を応
用することにより、アクティブマトリクス方式の大型パ
ネルなど、大面積のTFT群を必要とする半導体デバイ
スも容易に作成することが可能である。
均一な薄膜が形成できることから、本発明の実施例を応
用することにより、アクティブマトリクス方式の大型パ
ネルなど、大面積のTFT群を必要とする半導体デバイ
スも容易に作成することが可能である。
[発明の効果]
本発明の半導体装置及びその製造方法によれば、結晶粒
径が大きく結晶粒界界面に不純物を捕獲しにくいSi薄
膜を短時間で得ることが出来る。そして、本発明の半導
体装置及びその製造方法によれば、良好な特性を持つ半
導体装置を従来の工程よりも容易に製造できるので、歩
留りの向上も達成できる。
径が大きく結晶粒界界面に不純物を捕獲しにくいSi薄
膜を短時間で得ることが出来る。そして、本発明の半導
体装置及びその製造方法によれば、良好な特性を持つ半
導体装置を従来の工程よりも容易に製造できるので、歩
留りの向上も達成できる。
第1図(a)〜(d)は本発明の実施例に於ける半導体
装置の製造工程の一例を示す工程断面図である。 00・・・・・・石英基板 01・・・・・・半導体領域 02・・・・・・ゲート絶縁膜 03・・・・・・ゲートミー3i薄膜 04・・・・・・poly−3i薄膜ゲート領域05・
・・・・・ソース領域 06・・・・・・ドレイン領域 07・・・・・・チャネル領域 以 上
装置の製造工程の一例を示す工程断面図である。 00・・・・・・石英基板 01・・・・・・半導体領域 02・・・・・・ゲート絶縁膜 03・・・・・・ゲートミー3i薄膜 04・・・・・・poly−3i薄膜ゲート領域05・
・・・・・ソース領域 06・・・・・・ドレイン領域 07・・・・・・チャネル領域 以 上
Claims (7)
- (1)半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置に於いて、チャネル領域の非単結晶半導
体に対する該領域に含まれる酸素の不純物濃度に上限値
を定めたことを特徴とする半導体装置。 - (2)前記非単結晶半導体が珪素であることを特徴とす
る請求項1記載の半導体装置。 - (3)前記酸素の不純物濃度の上限値が1×10^1^
7個/cm^3であることを特徴とする請求項1記載の
半導体装置。 - (4)前記非単結晶半導体が珪素であり、且つ前記酸素
の不純物濃度の上限値が1×10^1^7個/cm^3
であることを特徴とする請求項1記載の半導体装置。 - (5)前記珪素がプラズマCVD法により形成された珪
素であることを特徴とする請求項2若しくは請求項4記
載の半導体装置。 - (6)半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特徴とする半
導体装置の製造方法。 - (7)前記半導体装置の主要部が非単結晶半導体より構
成される半導体装置の製造方法に於いて、非晶質半導体
薄膜を形成する工程と、該薄膜をアニールして多結晶半
導体薄膜化する工程とを少なくとも含むことを特徴とす
る請求項1若しくは請求項2若しくは請求項3若しくは
請求項4若しくは請求項5記載の半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13464590A JPH0429370A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13464590A JPH0429370A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0429370A true JPH0429370A (ja) | 1992-01-31 |
Family
ID=15133212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13464590A Pending JPH0429370A (ja) | 1990-05-24 | 1990-05-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0429370A (ja) |
-
1990
- 1990-05-24 JP JP13464590A patent/JPH0429370A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6235563B1 (en) | Semiconductor device and method of manufacturing the same | |
WO2000001005A1 (fr) | Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur | |
JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
JPH05198507A (ja) | 半導体作製方法 | |
KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
WO2021140763A1 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
JPH0429370A (ja) | 半導体装置及びその製造方法 | |
JP3093762B2 (ja) | 半導体装置の製造方法 | |
JP2864623B2 (ja) | 半導体装置の製造方法 | |
JPH05251378A (ja) | 半導体装置の製造方法 | |
JPH0429369A (ja) | 半導体装置及びその製造方法 | |
JPH06232117A (ja) | 絶縁膜の形成方法とこれによる半導体装置の製法 | |
JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH05144730A (ja) | 半導体装置の製造方法 | |
JPH0266938A (ja) | 半導体装置の製造方法 | |
JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
KR20010038202A (ko) | 반도체박막을 저온성장하는 방법 | |
JP3142836B2 (ja) | 半導体装置 | |
JP3160269B2 (ja) | 半導体装置の作製方法 | |
JP3055170B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2773203B2 (ja) | 半導体装置の製造方法 | |
JPS6276514A (ja) | 半導体装置の製造方法 | |
JPH04186635A (ja) | 薄膜半導体装置及びその製造方法 | |
JPH08293472A (ja) | 半導体装置 | |
JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |