JPH0429369A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置及びその製造方法に関する。

［従来の技術　１ 非晶質シリコン（以下ａ−３ｉ）Ｎ膜をアニルして多結
晶シリコン（以下ｐｏｌｙ−３ｉ）薄膜化することを、
以下固相成長と呼ぶ。

従来、ａ−３ｉ薄膜の固相成長により大粒径化したｐｏ
ｌｙ−３ｉ薄膜を用いて、ＴＰＴのチャネル領域を形成
する試みはあったものの、ａ−３ｉ薄膜が物質構造由来
で包含する水素の脱離工程に於いて該薄膜の空洞化を防
ぐ有力な方法がなかった。そのため、該薄膜によって形
成されたチャネル領域の抵抗率は、ｐｏｌｙ−３ｉを減
圧上化学気相成長法（以下ＬＰＣＶＤ法）などにより積
層した薄膜の抵抗率よりかなり高かった。

また、一般に固相成長に於いては、非活性な元素、特に
酸素が不純物として混入すると、ｐｏｌｙ−３ｉ＠膜と
なるまでに要するアニール時間の長時間化、得られる該
薄膜の結晶粒径の微小化、キャリアの捕獲による該薄膜
の易動度の低下及び抵抗率の増大を招くことが知られて
いる。Ｓｉ薄膜をＬＰＣＶＤ法などにより積層する場合
には、５００℃以上の比較的高温域に於いては酸素の不
純物濃度は下がるものの、既に微小粒径のｐｏｌｙ−３
ｉ薄膜になっていて固相成長は出来ず、かと言ってａ−
Ｓｉ薄膜を得るために濃度を下げると、膜積層速度が大
幅に減り酸素の不純物原皮が増大して同相成長には向か
なくなってしまう。即ち、通常のＬＰＣＶＤ法などによ
り積層しりｐＯｌｙ−８ｉ薄膜は、抵抗率の点では有利
なものの、ＬＰＣＶＤ法などはより大粒径（７）ｐｏｌ
ｙ−３ｉ薄膜を得ることを目的とした固相成長法のため
のａ−３ｉ＠膜の積層には向いていない。

［発明が解決しようとする課題］ そこで、本発明はより短い時間でａ−３ｉ薄膜をより結
晶粒径の大きいｐｏｌｙ−８ｉｌ膜とするものであり、
その目的とするところは、より高性能の半導体装置及び
その製造方法を提供するところにある。

［課題を解決するための手段］ 本発明の半導体装置及び本発明の半導体装置の製造方法
は、以下のことを特徴とする特長とする。

（１）本発明の半導体装置は、半導体装置の主要部が非
単結晶半導体より構成される半導体装置に於いて、チャ
ネル領域の非単結晶半導体に対する該領域に含まれる酸
素の不純物濃度に範囲を定めたことを特徴とする。

（２）本発明の半導体装置は、前記１記載の非単結晶半
導体が珪素であることを特徴とする。

（３）本発明の半導体装置は、前記１記載の酸素の不純
物濃度の範囲が１ｘｌＯ”個／Ｃｍ３〜１×１０１９個
／Ｃｍ３であることを特徴とする。

（４）本発明の半導体装置は、前記１記載の非単結晶半
導体が珪素であり、且つ前記１記載の酸素の不純物濃度
の範囲が１×１０′７個／ｃｍ’〜１×１０１９個／Ｃ
ｍ３であることを特徴とする。

（５）本発明の半導体装置は、前記２若しくは前記４記
載の珪素がプラズマＣＶＤ法により形成された珪素であ
ることを特徴とする。

（６）本発明の半導体装置の製造方法は、半導体装置の
主要部が非単結晶半導体より構成される半導体装置の製
造方法に於いて、非晶質半導体薄膜を形成する工程と、
該薄膜をアニールして多結晶半導体薄膜化する工程とを
少なくとも含むことを特長とする。

（７）本発明の半導体装置の製造方法は、前記１若しく
は前記２若しくは前記３若しくは前記４若しくは前記５
記載の半導体装置の主要部が非単結晶半導体より構成さ
れる半導体装置の製造方法に於いて、非晶質半導体薄膜
を形成する工程と、該薄膜をアニールして多結晶半導体
薄膜化する工程とを少なくとも含むことを特長とする。

［実施例］ 第１図（ａ）〜（ｄ）は、本発明の実施例における半導
体装置の製造工程図の一例である。この第１図において
は、半導体素子としてＴＰＴを形成する場合を例示して
いる。

まず、石英基板１００上にプラズマＣＶＤ法（以下ＰＣ
ＶＤ法）により、半導体領域向けａ−３ｉ薄膜（以下チ
ャネルミー３ｉ薄膜）を約１０００〜１５００人積層す
る。このとき該薄膜中に含まれる酸素の不純物濃度は１
×１０１７個／ｃｍ’〜１×１０′９個／ａｍ’程度で
ある（６Ｘ１０′８個／ｃｍ’以下で特に望ましい）、
成膜方法はＰ　ＣＶ’　Ｄ法に限定されるものではなく
、酸素の不純物濃度を限定したところが重要である。Ｐ
ＣＶＤ法による成膜条件は、後に述べるゲート領域向け
ａ−８ｉ薄膜（以下ゲー）ａ−３ｉ薄膜）の成膜条件に
準する。続いて該薄膜をＴＰＴの半導体領域１０１にパ
タニングした後、固相成長アニールにより大粒径化する
（第１図（ａ））。固相成長アニールの方法は、後に述
べるゲートミー３ｉ薄膜の固相成長アニールの方法と同
様に行なってもよい、このとき、得られたｐｏｌｙ−３
ｉ薄膜の結晶粒径の大きさは１μｍ〜３μｍ程度であり
、中には数μｍ程度まで成長した結晶粒もある。また結
晶部分の総和が該薄膜に占める体積比（以下結晶体積比
）は９０％を越える。ここまで結晶粒の成長が進むのは
、ａ−８ｉ薄膜成膜時の酸素の不純物濃度がＩ　Ｘ　１
０１７〜Ｉ　Ｘ　１０”個／ｃｍ”　（６ｘ　１０”個
／ｃｍ’以下で特に望ましい）と低いためである。該濃
度が１ｘｌＯ”個／ｃｍ’を越える従来のＬＰＣＶＤ法
などによる成膜では結晶粒径は１μｍ程度までしか成長
せず、結晶体積比も７０〜８０％で頭打ちとなっている
。また固相成長アニールによる大粒径化に要する時間も
、結晶体積比６０％の点で比較して、後者従来例では３
０〜４０時間と長かったのに対し、前者本発明では１２
〜１８時間と、荒躍的な工程時間の短縮ができる。また
、後述の成膜ガスの純度若しくは成膜ガス及びドーピン
グガスの純度を上げると、更に酸素の不純物濃度は減少
し、更に大粒径のｐｏｌｙ−３ｉ薄膜を得ることが出来
る。尚、固相成長アニールの後にパタニングしてもよい
、続いて、熱酸化を行いＳｉ薄膜上にゲート絶縁膜であ
る５ｉＯ２１０２を約３゜０〜５００人形成する。ここ
では、熱酸化以外にスパッタ法を用いてもよい。また、
ゲート絶縁膜の材料としてはＳｉＯ２に限らず窒化シリ
コンその他の絶縁性シリコン化合物でもよい。そして、
基板上及び該ゲート絶縁膜上にＰＣＶＤ法を用いて、ゲ
ートミー３ｉ薄膜１０３を約３ｏｏｏ〜７ｏ。

ＯＡ積層する（第１図（ｂ））。このゲートａＳｉｌ膜
１０３の積層工程に於イテハ、ＰＣＶＤ法以外にＬＰＣ
ＶＤ法、μ波プラズマＣＶＤ法、スパッタ法などを用い
てもよいし、また、ａ−３ｉ薄膜中へＳｉイオンインプ
ランテーションを行うなどしてもよい。但し、このゲー
トミー３ｉ薄膜の場合でもチャネルミー３ｉ薄膜と同様
に、該薄膜中に含まれる酸素の不純物湯度は、１×１０
１７〜１×１０１９個／ｃｍ’程度（ａｘｌＯ１個／ｃ
ｍ’以下で特に望ましい）であることが望ましい。本実
施例では、ＰＣＶＤ法の場合を説明する。ＰＣＶＤ法で
は、ゲートミー３ｉ薄膜の成膜ガスとしてＳ　ｉ　Ｈａ
及びＨ２ガスを用いた。このときドーピングガスを混入
して、ゲートミー３ｉ薄膜を低抵抗化することも可能で
ある。ゲートミー８ｉ薄膜を成膜する真空槽を、到達真
空度４Ｘ１０−’Ｔ。

ｒｒ　〜１ｘｌＯ−’Ｔｏｒｒ　（２ｘｌＯ−’Ｔｏｒ
ｒ以下が特に望ましい）程度まで真空化する。この真空
化は、ａ−３ｉｌ膜中に混入する酸素の不純物濃度を減
少させる上で特に重要な要素の一つである。ゲートミー
３ｉ薄膜の成膜条件は、基板濃度１８０〜２５０℃、真
空槽内圧０．８Ｔｏｒｒで、周波数１３．５６ＭＨｚの
ＲＦ電源を用いた。

但し、成膜条件はこれに限定されるものではない。

ここで、固相成長アニールを行い、ゲートミー３１Ｍ膜
中に含まれる水素を脱離させ、且つ該薄膜を多結晶シリ
コン薄膜化（ｐｏｌｙ−３ｉ薄膜化）させ、更にドーピ
ングガスを混入した場合には該薄膜成膜時に添加したド
ーパントを活性化させる。

固相成長アニールは、第一のアニールと、第二のアニー
ルとからなり、本実施例では両アニールともＮ２アニー
ルを行った。まず、固相成長アニールに際してはアニー
ル炉の予熱は最低限に抑え低温挿入を行う、大量生産に
於いては、連続工程となるため直前バッチの余熱が残っ
ていることも考えられるが、この場合でも一旦炉を冷や
して低温挿入する方が望ましい。第一のアニールは、ゲ
ートミー３ｉ薄膜が大気中に取り出された場合酸素等を
吸着し、以って該薄膜の膜質低下をもたらすことを防止
することを主たる目的として行う、ゲートミー３ｉ薄膜
の成膜後のアニール工程は連続工程則ち真空槽をブレイ
クせずに窒素ガスを導入しそのまま熱処理する工程であ
ることが望ましく、その場合第一のアニールは省くこと
もできる。この場合には、基板加熱が容易に行えると言
う点で優れた高温ＰＣＶＤ装置を用いてもよい、第一の
アニールは熱処理濃度３００°Ｃ以上が望ましく、４０
０〜５００℃で特に大きな効果が得られた。

尚、該薄膜の緻密化のみを目的とするならば熱処理濃度
３００°Ｃ未満でも効果がある。第二のアニールは、ゲ
ートミー３ｉ薄膜を大粒径化し、該薄膜の抵抗率を減少
させ以って該薄膜が後に担うゲート領域としての役割を
十分果たさせることを目的として行う、第二のアニール
は熱処理濃度５５０〜６５０°Ｃで数時間〜７２時間行
ったが、特に４０時間以上で望ましい効果が得られた。

第二のアニールによって、水素の脱離と結晶成長が起こ
り、１μｍ〜３μｍ（４０時間以上で２μｍ〜３μｍ）
の大粒径のｐｏｌｙ−３ｉ薄膜が形成される。尚、両ア
ニールとも、アニール前の濃度から設定アニール濃度に
達するまでの昇温速度を毎分２０　ｄ　ｅ　ｇ、　　よ
りも遅くして行う（毎分５　ｄ　ｅ　ｇ。

よりも遅くすると特に望ましい）。その理由とするとこ
ろは、前記昇温速度よりも速く所定のアニール濃度まで
昇温すると、特に３００°Ｃを越えてから顕著な現象で
あるが、ゲートミー８ｉｌ膜中に欠陥を生じ易くなり、
延いては該薄膜の剥離を来す事もあるからである。アニ
ール終了後、大粒径化によりｐｏｌｙ−３ｉ薄膜となっ
たゲートミー３ｉ薄膜をゲート領域１０４の形状にパタ
ニングする（第１図（Ｃ））。尚、ゲートミー３ｉ薄膜
のパタニングは第一のアニールの前に行っても良いし、
可能ならば第一のアニールと第二のアニールとの間で行
っても良い。また、第一のアニルは省くこともできる。

更に、両アニールはＮ２アニールに限らず、レーザービ
ームアニール、ラビッドサーマルアニール等も用いられ
る。レーザービームアニール、ラビッドサーマルアニー
ルを用いる場合には、Ｎ２アニールと比較してアニール
時間を短縮できるという利点がある。続いてイオンイン
プランテーションを行う。ｐチャネルＴＰＴの場合はＢ
（ボロン）イオンを、ｎチャネルＴＰＴの場合はＰ　（
ｍ）イオンを用い、ゲート電極をマスクとしゲート絶縁
膜を通じて半導体領域１０１にソース領域１０５、及び
ドレイン領域１０６、及びチャネル領域１０７を形成す
る（第１図（ｄ））、ここで、活性化アニールを行う、
活性化アニールは、Ｎ２ガス雰囲気中で、ソース領域及
びドレイン領域のＢイオンまたはＰイオンの活性化を促
す目的で行う。ところがこの活性化は、ゲート領域中の
ドーパントをも同時に活性化させることが判った。そし
て、ゲート領域の結晶粒界界面も低抵抗化され、ゲート
領域全体の抵抗率の低下が達成できるのである６　活性
化アニールの設定アニール濃度条件は６００℃〜１１０
０℃であるが９００℃以上が特に望ましい、６００℃程
度でもゲート領域の抵抗率は多少は下がる。活性化アニ
ールに於いて、アニール前の濃度から設定アニール濃度
までの昇温速度条件は毎分２０　ｄ　ｅ　ｇ、　　以下
（望ましくは毎分５　ｄ　ｅ　ｇ、　　以下）である、
その理由とするところは、もし前期昇温速度限界よりも
速く昇温すると、非結晶貿中の未結晶の部分が余り結晶
化せず、縦しんば結晶化してきたとしても多数の結晶核
が発生して微細多結晶粒構造となってしまい、またｐ型
（若しくはｎ型）ａ−３ｉＶ＃膜であった層（若しくは
パタニングされた部分）から残留水素が急速に脱離し核
層（若しくは該部分）が空洞化してしまうことさえある
からであり、ひいては半導体領域若しくはゲート領域の
抵抗率を上げる結果につながるからである。尚、ゲート
ミー５ｉ薄膜としてはｎ型のものよりもｐ型のものを用
いた方がよいが、以下にその理由を述べる。

従来の水素化ｐｏｌｙ−３ｉはキャリアとして電子を極
く少量含むため、ゲート電極としてｎ型ｐｏ１ｙ−３ｉ
を使用すると、ｐチャネルＴＰＴの場合は問題が無いが
、ｎチャネルＴＰＴではスレッシュホールド電圧が−Ｉ
Ｖはどにずれ込む現象がみられる。これはオフ電流を上
げる結果につながり、発熱若しくは消費電力の肥大につ
ながるため望ましくない。このため従来は、ゲート絶縁
膜とチャネル領域との界面付近にある電荷を打ち消すた
めのチャネル処理工程を必要としていた。しかし、主た
るチャネル処理工程であるチャネルド−ピングはドープ
量の制御が難しく、ドーピング過剰による膜質劣化から
、ＴＰＴ作動作動流電流下などもしばしば起こる。そこ
で、ゲートミー３ｉ薄膜としてｐ型ａ−３ｉ＠膜を用い
、該薄膜を固相成長アニールしたｐ型ｐｏｌｙ−３ｉ薄
膜をパタニングしたゲート領域を用いれば、ｎチャネル
ＴＰＴばかりでなくｐチャネルＴＰＴに於いてもスレッ
シュホールド電圧のずれ込みは起こらないのでチャネル
処理工程を省くことが出来、且つ特性の良いＴＰＴを得
ることが出来る。

また、ａ−３ｉ薄膜がＰＣＶＤ法により大面積に亘って
均一な薄膜が形成できることから、本発明の実施例を応
用することにより、アクティブマトリクス方式の大型パ
ネルなど、大面積のＴＦＴ群を必要とする半導体デバイ
スも容易に作成することが可能である。

［発明の効果］ 本発明の半導体装置及びその製造方法によれば、結晶粒
径が大きく結晶粒界界面に不純物を捕獲しにくいＳｉ薄
膜を短時間で得ることが出来る。そして、本発明の半導
体装置及びその製造方法によれば、良好な特性を持つ半
導体装置を従来の工程よりも容易に製造できるので、歩
留りの向上も達成できる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の実施例に於ける半導体
装置の製造工程の一例を示す工程断面図である。 ００・・・・・・石英基板 ０１・・・・・・半導体領域 ０２・・・・・・ゲート絶縁膜 ０３・・・・・・ゲートミー８ｉ薄膜 ０４・・・・・・ｐｏｌｙ−３ｉ薄膜ゲート領域０５・
・・・・・ソース領域 ０６・・・・・・ドレイン領域 ０７・・・・・・チャネル領域 以 上

Claims (7)

【特許請求の範囲】
1. （１）半導体装置の主要部が非単結晶半導体より構成さ
   れる半導体装置に於いて、チャネル領域の非単結晶半導
   体に対する該領域に含まれる酸素の不純物濃度に範囲を
   定めたことを特徴とする半導体装置。
2. （２）前記非単結晶半導体が珪素であることを特徴とす
   る請求項１記載の半導体装置。
3. （３）前記酸素の不純物濃度の範囲が１×１０＾１＾７
   個／ｃｍ＾３〜１×１０＾１＾９個／ｃｍ＾３であるこ
   とを特徴とする請求項１記載の半導体装置。
4. （４）前記非単結晶半導体が珪素であり、且つ前記酸素
   の不純物濃度の範囲が１×１０＾１＾７個／ｃｍ＾３〜
   １×１０＾１＾９個／ｃｍ＾３であることを特徴とする
   請求項１記載の半導体装置。
5. （５）前記珪素がプラズマＣＶＤ法により形成された珪
   素であることを特徴とする請求項２若しくは請求項４記
   載の半導体装置。
6. （６）半導体装置の主要部が非単結晶半導体より構成さ
   れる半導体装置の製造方法に於いて、非晶質半導体薄膜
   を形成する工程と、該薄膜をアニールして多結晶半導体
   薄膜化する工程とを少なくとも含むことを特徴とする半
   導体装置の製造方法。
7. （７）前記半導体装置の主要部が非単結晶半導体より構
   成される半導体装置の製造方法に於いて、非晶質半導体
   薄膜を形成する工程と、該薄膜をアニールして多結晶半
   導体薄膜化する工程とを少なくとも含むことを特徴とす
   る請求項１若しくは請求項２若しくは請求項３若しくは
   請求項４若しくは請求項５記載の半導体装置の製造方法
   。