JP2655924B2 - 多結晶半導体薄膜形成方法 - Google Patents
多結晶半導体薄膜形成方法Info
- Publication number
- JP2655924B2 JP2655924B2 JP3612990A JP3612990A JP2655924B2 JP 2655924 B2 JP2655924 B2 JP 2655924B2 JP 3612990 A JP3612990 A JP 3612990A JP 3612990 A JP3612990 A JP 3612990A JP 2655924 B2 JP2655924 B2 JP 2655924B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous
- semiconductor thin
- polycrystalline
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多結晶半導体薄膜の形成方法に関し、より
詳細には、、例えば高性能の薄膜トランジスタ（TFT）
等の半導体装置を作り得る、大粒径の多結晶半導体薄膜
の形成方法に関する 〔従来の技術〕 従来、非晶質基板等の基体上に多結晶半導体薄膜を成
長させる結晶形成技術の分野における一つの方法とし
て、基体上にあらかじめ形成された非晶質半導体薄膜を
融点以下の温度で低温アニールすることにより固相成長
させる方法が提案されている。
詳細には、、例えば高性能の薄膜トランジスタ（TFT）
等の半導体装置を作り得る、大粒径の多結晶半導体薄膜
の形成方法に関する 〔従来の技術〕 従来、非晶質基板等の基体上に多結晶半導体薄膜を成
長させる結晶形成技術の分野における一つの方法とし
て、基体上にあらかじめ形成された非晶質半導体薄膜を
融点以下の温度で低温アニールすることにより固相成長
させる方法が提案されている。
この技術について、多結晶Si薄膜を例として説明す
る。
る。
まず、非晶質であるSiO2上に、非晶質Si薄膜層を形成
する。この非晶質Si層の形成方法としては、多結晶Si薄
膜層にSiをイオン注入して非晶質化する方法、化学気相
法でSiH4を熱分解を用いて非晶質Si薄膜を形成する方
法、電子ビーム蒸着法、スパッタ法、あるいはグロー放
電によるSiH4の分解を利用した非晶質Si薄膜の形成方法
等が知られている。
する。この非晶質Si層の形成方法としては、多結晶Si薄
膜層にSiをイオン注入して非晶質化する方法、化学気相
法でSiH4を熱分解を用いて非晶質Si薄膜を形成する方
法、電子ビーム蒸着法、スパッタ法、あるいはグロー放
電によるSiH4の分解を利用した非晶質Si薄膜の形成方法
等が知られている。
このようにして得られた前記非晶質Si薄膜層を窒素雰
囲気中で600℃の温度で数時間から数十時間熱処理を施
すと、非晶質Si層中に結晶核が発生し、熱処理時間の経
過とともにその大きさが増大し、結晶粒が互いに衝突す
るまでに成長して、そこに粒界が形成される。大粒径の
多結晶Si薄膜を形成させる方法としては、例えばSiイオ
ン注入によって作製された厚さ1000Åほどの非晶質Si層
を用いると、600℃、100時間の窒素雰囲気中での熱処理
によって、その粒径は５μｍにも成長する（T.Noguchi,
H.Hayashi and H.Ohshima,1987,Mat.Res.Soc.Symp.Pro
c.,106,Polysilicon and Interfaces,293,（Elsevier S
cience Publishing,New York,1988））。
囲気中で600℃の温度で数時間から数十時間熱処理を施
すと、非晶質Si層中に結晶核が発生し、熱処理時間の経
過とともにその大きさが増大し、結晶粒が互いに衝突す
るまでに成長して、そこに粒界が形成される。大粒径の
多結晶Si薄膜を形成させる方法としては、例えばSiイオ
ン注入によって作製された厚さ1000Åほどの非晶質Si層
を用いると、600℃、100時間の窒素雰囲気中での熱処理
によって、その粒径は５μｍにも成長する（T.Noguchi,
H.Hayashi and H.Ohshima,1987,Mat.Res.Soc.Symp.Pro
c.,106,Polysilicon and Interfaces,293,（Elsevier S
cience Publishing,New York,1988））。
この方法により得られる多結晶Si薄膜の表面は平坦で
あり、MOSトランジスタやダイオードなどの電子素子を
通常の半導体プロセスを用いて形成することが可能であ
る。しかも、この多結晶Si薄膜の平均粒径はLPCVD法で
形成した多結晶Si等に比べてかなり大きいため、これら
の電子素子の特性も比較的良好なものが得られる。例え
ば、この多結晶Si薄膜上に形成されたnMOSトランジスタ
のキャリア移動度は100cm2/V・secを越えるものが観測
され、イオン注入法を用いるこの方法は電子素子作製上
極めて有用な大粒径多結晶Si薄膜の形成方法である。
あり、MOSトランジスタやダイオードなどの電子素子を
通常の半導体プロセスを用いて形成することが可能であ
る。しかも、この多結晶Si薄膜の平均粒径はLPCVD法で
形成した多結晶Si等に比べてかなり大きいため、これら
の電子素子の特性も比較的良好なものが得られる。例え
ば、この多結晶Si薄膜上に形成されたnMOSトランジスタ
のキャリア移動度は100cm2/V・secを越えるものが観測
され、イオン注入法を用いるこの方法は電子素子作製上
極めて有用な大粒径多結晶Si薄膜の形成方法である。
しかしながら、上記従来例によると、大粒径の多結晶
Si薄膜を得るには、SiO2などの下地基体上に非晶質Si薄
膜あるいは多結晶Si薄膜を形成した後に、イオン注入と
いう一工程を必ず通過しなくてはならない。この工程
は、工業的に生産する場合、生産効率を高め、製造コス
トを低減するという目的にとって極めて重大な障害とな
る。さらに、この方法により形成された大粒径多結晶Si
薄膜の粒径は、大きいといえどもたかだか５μｍであ
り、この多結晶Si薄膜上に形成した電子素子の特性は良
好であるものの十分な値を示しているわけではない。
Si薄膜を得るには、SiO2などの下地基体上に非晶質Si薄
膜あるいは多結晶Si薄膜を形成した後に、イオン注入と
いう一工程を必ず通過しなくてはならない。この工程
は、工業的に生産する場合、生産効率を高め、製造コス
トを低減するという目的にとって極めて重大な障害とな
る。さらに、この方法により形成された大粒径多結晶Si
薄膜の粒径は、大きいといえどもたかだか５μｍであ
り、この多結晶Si薄膜上に形成した電子素子の特性は良
好であるものの十分な値を示しているわけではない。
本発明は上記従来技術の有する課題を解決するもの
で、大粒径の多結晶半導体薄膜をイオン注入法を用いず
に形成するとができる多結晶半導体薄膜の形成方法を提
供することを目的とするものである。
で、大粒径の多結晶半導体薄膜をイオン注入法を用いず
に形成するとができる多結晶半導体薄膜の形成方法を提
供することを目的とするものである。
本発明によれば、非晶質半導体薄膜を該非晶質半導体
薄膜の融点以下の温度における熱処理による固相成長に
よって結晶化させる多結晶半導体薄膜形成方法におい
て、前記非晶質半導体薄膜堆積時の雰囲気中の酸素原子
濃度を低減しつつ、かつ前記非晶質半導体薄膜を堆積さ
せる下地基体材料の温度を300K以下に制御して前記非晶
質半導体薄膜を堆積させた後、熱処理による固相成長を
行なうことにより、イオン注入工程を経ることなく、大
粒径の多結晶半導体薄膜を形成させることができるもの
である。
薄膜の融点以下の温度における熱処理による固相成長に
よって結晶化させる多結晶半導体薄膜形成方法におい
て、前記非晶質半導体薄膜堆積時の雰囲気中の酸素原子
濃度を低減しつつ、かつ前記非晶質半導体薄膜を堆積さ
せる下地基体材料の温度を300K以下に制御して前記非晶
質半導体薄膜を堆積させた後、熱処理による固相成長を
行なうことにより、イオン注入工程を経ることなく、大
粒径の多結晶半導体薄膜を形成させることができるもの
である。
以下、本発明の作用と構成を本発明をなすに際して得
た知見とともに説明する。
た知見とともに説明する。
非晶質半導体薄膜の結晶化は、アニールにより非晶質
中にランダムに発生した結晶核の固相成長に基づいてい
るため、形成された多結晶半導体薄膜の結晶粒径は、非
晶質半導体中に形成される結晶核の密度と大きな相関が
ある。大粒径結晶を得るためには、結晶核の密度を小さ
くしなければならず、そのために結晶核の発生速度が遅
く、結晶成長速度の速い非晶質半導体層を形成させれば
良い。
中にランダムに発生した結晶核の固相成長に基づいてい
るため、形成された多結晶半導体薄膜の結晶粒径は、非
晶質半導体中に形成される結晶核の密度と大きな相関が
ある。大粒径結晶を得るためには、結晶核の密度を小さ
くしなければならず、そのために結晶核の発生速度が遅
く、結晶成長速度の速い非晶質半導体層を形成させれば
良い。
本発明者は、この点に鑑み鋭意検討した結果、非晶質
Si薄膜形成時の下地基体温度を低温化して核発生速度を
遅くするとともに、前記非晶質Si薄膜中の酸素原子濃度
を十分低く押えることにより、次いで行なわれる非晶質
Siの融点以下の熱処理により大粒径の多結晶Si薄膜を形
成することが可能である事実を発見した。
Si薄膜形成時の下地基体温度を低温化して核発生速度を
遅くするとともに、前記非晶質Si薄膜中の酸素原子濃度
を十分低く押えることにより、次いで行なわれる非晶質
Siの融点以下の熱処理により大粒径の多結晶Si薄膜を形
成することが可能である事実を発見した。
以下にその詳細について述べる。
非晶質物質中では、表面エネルギー不利を克服した核
が生成し、その後、Si原子の非晶質相から結晶相への相
転移が生ずるわけであるが、この核形成には、均一核形
成と不均一核形成とがあり、前者は均一物質中（例えば
非晶質Si膜内部）の核形成であり、このような核形成が
生じるか否かは、主に表面エネルギー不利を克服して大
きくなれるか否かにかかっている。一方、後者の不均一
核形成では、異物との接触によって核発生が促されるも
のであり、その活性化エネルギーは、後者のほうが前者
より低い。すなわち、不均一核形成が均一核形成より起
こりやすい。実際、非晶質Si薄膜における核生成は、主
に下地界面近傍の不均一核形成に律速されている。
が生成し、その後、Si原子の非晶質相から結晶相への相
転移が生ずるわけであるが、この核形成には、均一核形
成と不均一核形成とがあり、前者は均一物質中（例えば
非晶質Si膜内部）の核形成であり、このような核形成が
生じるか否かは、主に表面エネルギー不利を克服して大
きくなれるか否かにかかっている。一方、後者の不均一
核形成では、異物との接触によって核発生が促されるも
のであり、その活性化エネルギーは、後者のほうが前者
より低い。すなわち、不均一核形成が均一核形成より起
こりやすい。実際、非晶質Si薄膜における核生成は、主
に下地界面近傍の不均一核形成に律速されている。
ここで、非晶質Si薄膜堆積時の基板温度を低温化する
と、下地基体との界面近傍で起こる不均一核形成の活性
化エネルギーが高くなり、核形成速度が抑制される効果
がある。一方、非晶質Si薄膜の固相成長速度は、非晶質
Si薄膜中の酸素原子濃度に大きく依存している。第２図
は、LPCVD法により540℃で堆積した非晶質Si薄膜を窒素
雰囲気中、600℃で熱処理したときの結晶成長速度と、
非晶質Si薄膜中の酸素原子濃度との相関を示すものであ
る。該図からわかるとおり、非晶質Si薄膜中の酸素原子
は、Si原子の非晶質相から結晶相への相転移を妨げる働
きがあり、結晶成長速度を遅くする作用がある。特に非
晶質Si薄膜中の酸素原子濃度が１×1020cm-3を越える領
域に入ると、大粒径核形成にとって有利となる結晶成長
速度が得難くなる。固相成長により大粒径の多結晶Siを
得るためには、非晶質Si薄膜中の酸度原子濃度を１×10
20cm-3以下に保つことにより結晶成長速度を速め、かつ
下地基体温度を低温にして核形成速度を抑制することが
重要である。
と、下地基体との界面近傍で起こる不均一核形成の活性
化エネルギーが高くなり、核形成速度が抑制される効果
がある。一方、非晶質Si薄膜の固相成長速度は、非晶質
Si薄膜中の酸素原子濃度に大きく依存している。第２図
は、LPCVD法により540℃で堆積した非晶質Si薄膜を窒素
雰囲気中、600℃で熱処理したときの結晶成長速度と、
非晶質Si薄膜中の酸素原子濃度との相関を示すものであ
る。該図からわかるとおり、非晶質Si薄膜中の酸素原子
は、Si原子の非晶質相から結晶相への相転移を妨げる働
きがあり、結晶成長速度を遅くする作用がある。特に非
晶質Si薄膜中の酸素原子濃度が１×1020cm-3を越える領
域に入ると、大粒径核形成にとって有利となる結晶成長
速度が得難くなる。固相成長により大粒径の多結晶Siを
得るためには、非晶質Si薄膜中の酸度原子濃度を１×10
20cm-3以下に保つことにより結晶成長速度を速め、かつ
下地基体温度を低温にして核形成速度を抑制することが
重要である。
下地基体温度しては、第１図の約1000Åの非晶質Si薄
膜堆積時の下地基体温度とその後の600℃、100時間の熱
処理により固相成長させた多結晶Si薄膜の平均粒径との
相関図に示すように、300K以下の場合に平均粒径が10μ
ｍ以上の大粒径多結晶Siを成長させることができる。こ
の時の非晶質Si薄膜中の酸素原子濃度は１×1020cm-3以
下で行なっている。
膜堆積時の下地基体温度とその後の600℃、100時間の熱
処理により固相成長させた多結晶Si薄膜の平均粒径との
相関図に示すように、300K以下の場合に平均粒径が10μ
ｍ以上の大粒径多結晶Siを成長させることができる。こ
の時の非晶質Si薄膜中の酸素原子濃度は１×1020cm-3以
下で行なっている。
非晶質Si薄膜中の酸素原子濃度を制御するには、非晶
質Si薄膜堆積時の雰囲気中の酸素原子濃度を制御すれば
良く、特に堆積装置のチャンバーからの脱ガスを制御す
れば良い。このためには、例えば、チャンバー材として
ステンレスを使用し、このチャンバー表面の凹凸を電界
研磨等により平坦化した後、酸化不働態膜を形成させれ
ば良い。これにより、チャンバー内の酸素原子濃度は限
りなく低く抑えられ、結果として、非晶質Si薄膜中に取
り込まれる酸素原子濃度の低減が図られる。
質Si薄膜堆積時の雰囲気中の酸素原子濃度を制御すれば
良く、特に堆積装置のチャンバーからの脱ガスを制御す
れば良い。このためには、例えば、チャンバー材として
ステンレスを使用し、このチャンバー表面の凹凸を電界
研磨等により平坦化した後、酸化不働態膜を形成させれ
ば良い。これにより、チャンバー内の酸素原子濃度は限
りなく低く抑えられ、結果として、非晶質Si薄膜中に取
り込まれる酸素原子濃度の低減が図られる。
以下、本発明を実施例により具体的に説明する。
実施例１ 下地基板として石英製の基板を用い、この石英基板上
に電子ビーム蒸着法により1000Åの非晶質Si薄膜を形成
させた。この時の石英基板の温度は273K、バックグラウ
ンド真空度は１×10-10Torrとした。また、電子ビーム
蒸着装置のチャンバー材はSUS 316Lを用い、チャンバー
からのガス放出を抑えるために、電解研磨により表面凹
凸（Rmax）を0.2μｍ程度に抑えた後、ドライ酸化によ
り表面に緻密なCr2O3を主体とする酸化不働態膜を形成
させた。（T.Ohmi,et al.,“Outgas−Free Corrosion−
Resistant Surface Passivation of Stainless Steel f
or Advanced ULSI Processing Equipment",Extended Ab
stracts,174th,Electrochemical Society,Fall Meetin
g,論文N.396,PP579−580,Oct.,1988） 得られた非晶質Si薄膜中の酸素原子濃度は１×1019cm
-3であった。
に電子ビーム蒸着法により1000Åの非晶質Si薄膜を形成
させた。この時の石英基板の温度は273K、バックグラウ
ンド真空度は１×10-10Torrとした。また、電子ビーム
蒸着装置のチャンバー材はSUS 316Lを用い、チャンバー
からのガス放出を抑えるために、電解研磨により表面凹
凸（Rmax）を0.2μｍ程度に抑えた後、ドライ酸化によ
り表面に緻密なCr2O3を主体とする酸化不働態膜を形成
させた。（T.Ohmi,et al.,“Outgas−Free Corrosion−
Resistant Surface Passivation of Stainless Steel f
or Advanced ULSI Processing Equipment",Extended Ab
stracts,174th,Electrochemical Society,Fall Meetin
g,論文N.396,PP579−580,Oct.,1988） 得られた非晶質Si薄膜中の酸素原子濃度は１×1019cm
-3であった。
次に、この非晶質Si薄膜に窒素雰囲気中、600℃、100
時間の熱処理を施し、固相成長させたところ、平均粒径
10μｍの多結晶Si薄膜が得られた。
時間の熱処理を施し、固相成長させたところ、平均粒径
10μｍの多結晶Si薄膜が得られた。
得られた多結晶Si薄膜上に、チャネル長10μｍ、チャ
ネル幅30μｍのpMOS電界効果型トランジスタ（pMOSFE
T）を作製した。得られたpMOSFETは、第３図のドレイン
電流−電圧特性に示すように、良好なトランジスタ特性
を示した。尚、このトランジスタのホールのキャリア移
動度は、およそ100cm2/V・secであった。この値は、同
じプロセスにより作製したバルクSiウエハのpMOSFETの
キャリア移動度の約40％であり、固相成長により形成し
た多結晶Siとしては非常に良好な値である。これは、結
晶粒径が大粒径化したために、チャネル内の結晶粒界の
数が減少したためと考えられる。
ネル幅30μｍのpMOS電界効果型トランジスタ（pMOSFE
T）を作製した。得られたpMOSFETは、第３図のドレイン
電流−電圧特性に示すように、良好なトランジスタ特性
を示した。尚、このトランジスタのホールのキャリア移
動度は、およそ100cm2/V・secであった。この値は、同
じプロセスにより作製したバルクSiウエハのpMOSFETの
キャリア移動度の約40％であり、固相成長により形成し
た多結晶Siとしては非常に良好な値である。これは、結
晶粒径が大粒径化したために、チャネル内の結晶粒界の
数が減少したためと考えられる。
実施例２ 石英基板上にグロー放電を用いたプラズマCVD法によ
り300Kで1000Åの非晶質Si薄膜を堆積させ、次いで630
℃、100時間の熱処理を窒素雰囲気中で行なうことによ
り多結晶Si薄膜を形成した。非晶質Si薄膜の堆積条件は
以下のとおりである。
り300Kで1000Åの非晶質Si薄膜を堆積させ、次いで630
℃、100時間の熱処理を窒素雰囲気中で行なうことによ
り多結晶Si薄膜を形成した。非晶質Si薄膜の堆積条件は
以下のとおりである。
SiH4…50sccm 圧力0.5Torr rf周波数…13.56MHz rfパワー…0.01W/cm2 チャンバーは実施例１と同様な酸化不働態膜を形成させ
内面処理を施し、チャンバー内壁面からの脱ガスを減ら
したもので、非晶質Si薄膜中に含有される酸素濃度は１
×1018原子／cm3であった。
内面処理を施し、チャンバー内壁面からの脱ガスを減ら
したもので、非晶質Si薄膜中に含有される酸素濃度は１
×1018原子／cm3であった。
上記多結晶Si薄膜の結晶粒径は略10μｍ程度であり、
この多結晶Si薄膜上に形成されたnMOSFETのキャリア移
動度は190cm2/V・secと良好なものであった。
この多結晶Si薄膜上に形成されたnMOSFETのキャリア移
動度は190cm2/V・secと良好なものであった。
以上説明したように、本発明の多結晶半導体薄膜形成
方法を行なうことにより、イオン注入という生産効率を
低下させ、製造コストを上げる原因となっていた工程を
通らずに、しかも大粒径で電子素子としての電気的特性
の優れた多結晶半導体薄膜を形成できるようになった。
方法を行なうことにより、イオン注入という生産効率を
低下させ、製造コストを上げる原因となっていた工程を
通らずに、しかも大粒径で電子素子としての電気的特性
の優れた多結晶半導体薄膜を形成できるようになった。
第１図は非晶質Si薄膜を堆積させる時の下地基板温度と
熱処理により多結晶化したときの平均粒径との相関関係
を示すグラフ、第２図は非晶質Si薄膜中の酸素原子濃度
と結晶成長速度の関係を示すグラフ、第３図は本発明に
従って形成した大粒径多結晶Si薄膜を用いて作製したpM
OSFETのId−Vd特性を示す図である。
熱処理により多結晶化したときの平均粒径との相関関係
を示すグラフ、第２図は非晶質Si薄膜中の酸素原子濃度
と結晶成長速度の関係を示すグラフ、第３図は本発明に
従って形成した大粒径多結晶Si薄膜を用いて作製したpM
OSFETのId−Vd特性を示す図である。
Claims (1)
- 【請求項１】非晶質半導体薄膜を該非晶質半導体薄膜の
融点以下の温度における熱処理による固相成長によって
結晶化させる多結晶半導体薄膜形成方法において、前記
非晶質半導体薄膜堆積時の雰囲気中の酸素原子濃度を低
減しつつ、かつ前記非晶質半導体薄膜を堆積させる下地
基体材料の温度を300K以下に制御して前記非晶質半導体
薄膜を堆積させた後、熱処理による固相成長を行なうこ
とを特徴とする多結晶半導体薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3612990A JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3612990A JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240221A JPH03240221A (ja) | 1991-10-25 |
| JP2655924B2 true JP2655924B2 (ja) | 1997-09-24 |
Family
ID=12461177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3612990A Expired - Fee Related JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655924B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2935446B2 (ja) * | 1992-02-28 | 1999-08-16 | カシオ計算機株式会社 | 半導体装置 |
-
1990
- 1990-02-19 JP JP3612990A patent/JP2655924B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｍｅｅｔｉｎｇ ８８［２］（１９８８）Ｐ．５７９−５８０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03240221A (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
| JP2004335715A (ja) | シリコン酸化層の形成方法 | |
| JP2005536054A (ja) | アモルファスケイ素含有膜の堆積 | |
| US5470619A (en) | Method of the production of polycrystalline silicon thin films | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2001168029A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2655924B2 (ja) | 多結晶半導体薄膜形成方法 | |
| JP2001210828A (ja) | 薄膜半導体装置の製造方法 | |
| JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
| EP0390607B1 (en) | Process for forming crystalline semiconductor film | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| US20030003694A1 (en) | Method for forming silicon films with trace impurities | |
| JP4214989B2 (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| TWI377173B (en) | Method for manufacturing crystalline silicon | |
| JP2000260997A (ja) | 薄膜トランジスタの製造方法 | |
| KR0136996B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| KR0139574B1 (ko) | 박막트랜지스터의 채널 폴리실리콘막 형성방법 | |
| JP2001176806A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP2000150509A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |