KR0136996B1 - 반도체 소자의 폴리실리콘층 형성방법 - Google Patents

반도체 소자의 폴리실리콘층 형성방법

Info

Publication number
KR0136996B1
KR0136996B1 KR1019940038579A KR19940038579A KR0136996B1 KR 0136996 B1 KR0136996 B1 KR 0136996B1 KR 1019940038579 A KR1019940038579 A KR 1019940038579A KR 19940038579 A KR19940038579 A KR 19940038579A KR 0136996 B1 KR0136996 B1 KR 0136996B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
amorphous silicon
silicon
forming
oxide film
Prior art date
Application number
KR1019940038579A
Other languages
English (en)
Other versions
KR960023266A (ko
Inventor
박인옥
서광수
정영석
김의식
홍흥기
구영모
김세정
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940038579A priority Critical patent/KR0136996B1/ko
Publication of KR960023266A publication Critical patent/KR960023266A/ko
Application granted granted Critical
Publication of KR0136996B1 publication Critical patent/KR0136996B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

본 발명은 반도체 소자의 폴리실리콘층 형성방법에 관한 것으로, 박막 트랜지스터의 채널이 형성되는 폴리실리콘층을 형성함에 있어, 입계의 비정합 원자 배열에 따른 댕글링 본드의 존재로 인한 트랩 사이트를 감소시키기 위하여 비정질 실리콘을 증착하기 전에 산소(O2) 또는 실리콘(Si) 이온을 주입시키므로써 비정질 실리콘의 재결정화 과정에서 핵생성률을 최소화시키며 상대적으로 입자의 성장 속도를 증가시켜 입자의 조대화를 이룰 수 있도록 한 반도체 소자의 폴리실리콘층 형성방법에 관한 것이다.

Description

반도체 소자의 폴리실리콘층 형성방법
제 1A 내지 제 1C 도는 본 발명에 따른 반도체 소자의 폴리실리콘층 형성 방법을 설명하기 위한 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 기판, 2 : 산화막,
3 : 잉여산소, 4 : 비정질 실리콘층,
4A : 폴리실리콘층
본 발명은 반도체 소자의 폴리실리콘층 형성방법에 관한 것으로, 특히 박막 트랜지스터(Thin Film Transistor)의 채널(Channel)이 형성되는 폴리실리콘층을 형성함에 있어, 비정질 실리콘을 증착하기 전에 산소(O2) 또는 실리콘(Si) 이온을 주입시키므로써 비정질 실리콘의 재결정화 과정에서 핵 생성률을 최소화시키며 상대적으로 입자의 성장 속도를 증가시켜 입자의 조대화를 이룰 수 있도록 한 반도체 소자의 폴리실리콘층 형성방법에 관한 것이다. 일반적으로 반도체 소자의 제조 공정에서 박막 트랜지스터의 채널이 형성되는 폴리실리콘층은 트랜지스터의 오프-전류(off-current)를 최소화시키고 온/오프(on/off) 전류비를 증가시키기 위하여 매우 얇은 두께를 가지며 동시에 조대한 입자 구조를 갖는 막으로 형성한다. 그러한 특성을 갖는 폴리실리콘층을 형성하는 종래의 방법은 저압화학기상증착(LPCVD) 반응로의 튜브(Tube) 내부를 550℃ 이하의 저온 상태로 만들고, SiH4가스를 열분해시켜 비정질(Amorphous) 구조를 갖는 실리콘막을 얇게 형성한 후 저압 상태를 유지한 채 온도를 실리콘의 재결정화 온도인 600℃ 이상으로 상승시켜 열처리를 함으로써 재결정화(Recrystallization) 과정을 통하여 폴리실리콘층이 형성된다. 이때 재결정화 과정은 핵생성(Nucleation)과 입자 성장(Grain growth)의 단계로 구분되어 진행되는데, 핵생성 속도와 입자 성장 속도의 상대적인 비율에 의하여 재결정화 후 입자 크기가 영향을 받게 도니다. 그러나 종래의 방법에서는 큰 핵생성률로 인하여 1㎛ 이상의 조대한 입자 구조를 갖는 막의 형성이 어려웠다. 입자의 크기가 작을 때 총입계 길이는 증가하게 되며 입계에서의 비정합 원자 배열로 인하여 댕글링 본드(Dangling bond)가 다수 존재하게 된다. 이러한 댕글링 본드들은 트랩 사이트(Trap Site)로 작용하여 소자의 대기(Srand-by) 전류 즉, 오프-전류를 증가시키고 온/오프 전류비를 감소시키는 요인이 된다. 따라서, 본 발명은 비정질 실리콘을 증착하기 전에 산소(O2)또는 실리콘(Si) 이온을 주입시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 폴리실리콘층 형성방법을 제공하는데 그 목적이 있다. 상기한 목적을 달성하기 위한 본 발명은 실리콘 기판상에 형성된 산화막내에 산소 또는 실리콘 이온을 주입시켜 잉영산소를 생성시키는 단계와, 소정의 세정 공정을 실시한 후 상기 실리콘 기판을 저압화학기상증착 반응로의 튜브로 로딩하고 SiH4가스를 열분해시켜 잉여산소가 존재하는 상기 산화막 상부에 비정질 실리콘층을 형성시키는 단계와, 상기 튜브 내부를 진공 상태로 만들고 온도를 상승시킨 후 열처리하여 상기 비정질 실리콘을 재결정화시켜 결정화된 폴리실리콘층을 형성시키는 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 제 1A 도 내지 제 1C 도는 본 발명에 따른 반도체 소자의 폴리실리콘층 형성방법을 설명하기 위한 소자의 단면도이다. 제 1A 도는 실리콘 기판(1)상에 산화막(2)을 형성하고 산화막(2)에 산소(O2) 또는 실리콘(Si) 이온을 주입시킨 상태의 단면도이다. 이때 이온 주입 에너지(Energy)는 산화막(2)의 두께에 따라 조절되며, 주입된 산소 또는 실리콘 이온으로 인해 산화막(2) 내부에는 잉여산소가 존재하게 된다. 제 1B 도는 소저의 세정 공정을 실시한 후 실리콘 기판(1)을 500∼550℃ 온도의 저압화학기상증착 반응로의 튜브로 로딩(Loading)하고, SiH4 가스를 열분해 시켜 잉여산소(3)가 존재하는 산화막(2) 상부에 비정질 실리콘층(4)을 형성시킨 상태의 단면도이다. 이때 증착온도가 550℃ 이하이기 때문에 증착되는 실리콘은 결정화되지 않고 하기의 식과 같이 비정질 상태로 증착된다.
식 SiH4(g) ---------- Si(s) + 2H2(g)
제 1C 도는 튜브 내부를 진공 상태로 만들고, 온도를 600℃ 이상으로 상승시킨 후 열처리하여 비정질 실리콘층(4)을 재결졍화시크므로써 산화막(3) 상부에 결정화된 폴리실리콘층(4A)이 형성된 상태의 단면도이다. 이때 비정질 실리콘층(4)이 결정화되는 과정은 핵생성과 입자 성장 단계로 나누어 진행된다. 그런데 주입된 산소 또는 실리콘 이온으로 인해 생성된 잉여산소가 핵생성을 억제하기 때문에 상대적으로 빠른 속도로 입자 성장이 진행된다. 이와같은 과정을 거치면서 재결정화가 완료되면 입자 크기의 조대화가 이루어지며, 결국 트랩 사이트가 되는 입계의 총길이는 감소하게 된다. 이후 폴리실리콘층(4A)의 형성이 완료된 실리콘 기판(1)을 대기압 상태로 언로드(Unload)시킨다.
상술한 바와같이 본 발명에 의하면 비정질 실리콘을 증착하기 전에 산소(O2) 또는 실리콘(Si) 이온을 주입시키고 열처리하므로써 비정질 실리콘의 재결정화 단계에서 핵생성률을 최소화시키며 상대적으로 입자성장 속도를 증대시켜 조대한 입자구조를 갖는 폴리실리콘층을 형성하므로써 입계 길이를 최소화시켜 트랩 사이트를 감소시킬 수 있도록 하는 탁월한 효과가 있다.

Claims (4)

  1. 실리콘 기판상에 형성된 산화막에 산소 또는 실리콘 이온을 주입시켜 상기 산화막내에 잉여산소를 생성시키는 단계와, 소정의 세정 공정을 실시한 후 상기 실리콘 기판을 저압화학기상증착 반응로의 튜브로 로딩하고 SiH4가스를 열분해시켜 잉여산소가 존재하는 상기 산화막 상부에 비정질 실리콘층을 형성시키는 단계와, 상기 튜브 내부를 진공 상태로 만들고 상승시킨 후 열처리하여 상기 비정질 실리콘을 재결정화시켜 결정화된 폴리실리콘층을 형성시키는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  2. 제1항에 있어서, 상기 산소 또는 실리콘 이온의 주입 에너지는 상기 산화막의 두께에 따라 조절되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  3. 제1항에 있어서, 상기 비정질 실리콘층을 형성하기 위한 증착 온도는 500 내지 550℃인 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
  4. 제1항에 있어서, 상기 비정질 실리콘층을 재결정화시켜 결정화된 폴리실리콘층을 형성하기 위한 열처리 공정은 600℃ 이상에서 실시되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
KR1019940038579A 1994-12-29 1994-12-29 반도체 소자의 폴리실리콘층 형성방법 KR0136996B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038579A KR0136996B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 폴리실리콘층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038579A KR0136996B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 폴리실리콘층 형성방법

Publications (2)

Publication Number Publication Date
KR960023266A KR960023266A (ko) 1996-07-18
KR0136996B1 true KR0136996B1 (ko) 1998-04-25

Family

ID=19404801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038579A KR0136996B1 (ko) 1994-12-29 1994-12-29 반도체 소자의 폴리실리콘층 형성방법

Country Status (1)

Country Link
KR (1) KR0136996B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes

Also Published As

Publication number Publication date
KR960023266A (ko) 1996-07-18

Similar Documents

Publication Publication Date Title
US5744818A (en) Insulated gate field effect semiconductor device
US5766344A (en) Method for forming a semiconductor
JPH0878691A (ja) ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置
US4883766A (en) Method of producing thin film transistor
KR100752559B1 (ko) 유전체막의 형성 방법
EP0588487A2 (en) Method of making thin film transistors
JP2001168029A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP3359794B2 (ja) 半導体装置の作製方法
KR0136996B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
KR950014275B1 (ko) 게이트 절연형 전계효과 트랜지스터의 제조방법
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP2001210828A (ja) 薄膜半導体装置の製造方法
KR0168770B1 (ko) 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법
KR0139574B1 (ko) 박막트랜지스터의 채널 폴리실리콘막 형성방법
JP3173757B2 (ja) 半導体装置の作製方法
KR100223275B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP2001223359A (ja) 薄膜半導体装置の製造方法
KR0118878B1 (ko) 캐패시터의 유전체막 형성방법
JP3707287B2 (ja) 半導体装置の製造方法
JP4214989B2 (ja) 半導体装置の製造方法
JP2000150509A (ja) 薄膜半導体装置の製造方法
JP3278237B2 (ja) 薄膜トランジスタの製造方法
KR950007671B1 (ko) 텅스텐 박막의 증착방법
KR100217902B1 (ko) 반도체 소자의 폴리실리콘층 형성방법
JP3173758B2 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee