TW202344699A - 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件 - Google Patents

單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件 Download PDF

Info

Publication number
TW202344699A
TW202344699A TW112107078A TW112107078A TW202344699A TW 202344699 A TW202344699 A TW 202344699A TW 112107078 A TW112107078 A TW 112107078A TW 112107078 A TW112107078 A TW 112107078A TW 202344699 A TW202344699 A TW 202344699A
Authority
TW
Taiwan
Prior art keywords
single crystal
semiconductor film
crystal semiconductor
manufacturing
film
Prior art date
Application number
TW112107078A
Other languages
English (en)
Inventor
赤塚剛文
須田良幸
広瀬信光
玉生啓
青柳耀介
野崎翔太
塚本貴広
池野憲人
江崎大也
Original Assignee
日商馬赫股份有限公司
國立大學法人東京農工大學
國立研究開發法人情報通信研究機構
國立大學法人電氣通信大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商馬赫股份有限公司, 國立大學法人東京農工大學, 國立研究開發法人情報通信研究機構, 國立大學法人電氣通信大學 filed Critical 日商馬赫股份有限公司
Publication of TW202344699A publication Critical patent/TW202344699A/zh

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02Epitaxial-layer growth
    • C30B23/08Epitaxial-layer growth by condensing ionised vapours
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/08Germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本發明的課題在於,當向半導體結晶膜中離子注入雜質時或採用熱擴散時,必須經過高溫工序,故而難以形成急遽的雜質分佈。本發明係採用裝設有一個或者複數個14族半導體之靶之磁控濺鍍裝置進行結晶生長而製造單晶半導體膜之方法,至少一個靶摻有雜質,成膜溫度為300℃以上,生長速度為每分鐘10nm以下,濺鍍氣體為惰性氣體,對一個靶或者同時對複數個靶進行濺鍍。

Description

單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
本發明係關於一種單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件。
半導體製造工序中,雜質摻雜工序係最重要的工序之一。隨著元件尺寸的微細化,追求急遽的雜質分佈以及工序的低溫化。作為雜質摻雜方法,先前採用的是熱擴散法、化學氣相生長法(CVD法(chemical vapor deposition;化學氣相沉積法))、離子注入、活化退火等技術。
CVD方法係將基板通常加熱至600℃以上,於基板上將原料氣體分解而形成Si(矽)層等。當生長溫度未達600℃時,原料氣體的分解效率降低,成膜速度明顯下降,源自原料氣體的氫殘留於膜中。另一方面,若生長溫度升高,則雜質容易擴散,雜質分佈的控制性低。 例如,非專利文獻1中揭示有將甲矽烷(SiH 4)、乙矽烷(Si 2H 6)、膦(PH 3)、以及二硼烷(B 2H 6)作為原料氣體且利用CVD法而使摻有雜質的Si結晶膜生長的技術。而且,亦記載有將生長溫度設為800℃至900℃以上。
離子注入法能藉由在實施注入前在基板上設置適當的遮罩,而限制雜質注入之區域,但因注入的射程係對於晶格的隨機(stochastic)碰撞過程,故雜質分佈在原理上呈高斯分佈。而且,對晶格的碰撞導致結晶被破壞,故而一般而言,1000℃左右的結晶恢復退火(活化退火)係不可缺少但會導致雜質擴散。 非專利文獻2、非專利文獻3以及非專利文獻4中揭示有與離子注入以及活化退火相關的技術。活化退火的溫度的示例為720℃至950℃,並指出隨著本質上為隨機過程的離子注入法而出現雜質擴散這一問題。
熱擴散法係熱擴散過程,故而雜質分佈的控制性低,製程溫度亦一般為800℃以上的高溫。
作為其他的半導體結晶成膜方法,有利用濺鍍的成膜(濺鍍磊晶)法。 於專利文獻1(本發明者等著)揭示了使用Si、Ge(鍺)的靶而形成SiGe的半導體薄膜之濺鍍磊晶法。其中記載為了形成經摻雜的半導體薄膜,這些靶中含有作為半導體的摻雜元素之B(硼)、Al(鋁)、Ga(鎵)、In(銦)、N(氮)、P(磷)、Sb(銻)等即可,而關於生長溫度、生長速度等具體的生長條件絲毫未揭示。 於專利文獻2(本發明者等著)揭示了當利用濺鍍磊晶法形成SiGe的半導體層成膜時,亦可使積層之半導體膜中含有用於賦予導電性之摻雜劑,此時之生長溫度記為350℃以上,但未揭示出任何資料來證實這一點。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2006-100834號公報。 [專利文獻2]國際申請2018/012546號公開公報。
[非專利文獻] [非專利文獻1]VLSI以及CVD,1997年,槙書店。 [非專利文獻2]應用物理69卷4號427-434頁。 [非專利文獻3]信學技報 SDM2015-71。 [非專利文獻4]Journal of Applied Physics,82卷,2228頁(1997年)。
[發明所欲解決之課題]
非專利文獻1至4所記載之方法中,先前的摻雜方法包括700℃以上的高溫工序,無法應對不斷微細化的半導體製造工序所要求的工序低溫化。非專利文獻4所記載之方法中,在高溫工序中,無法避免雜質擴散,難以確保雜質分佈的急峻性。進一步地,在本質上為隨機過程的離子注入工序中,存在著在熱擴散前雜質分佈產生擴展的問題。
本發明者得出如下見解:使用磁控濺鍍裝置,於惰性氣體氛圍中對於在矽(Si)等14族元素中摻有作為雜質之硼(B)的一個或者兩個以上的靶進行放電濺鍍,藉此,藉由使用預定的面方位的靶,能在比先前方法低的溫度下使在Si基板上摻有硼之單晶半導體膜獲得充分的雜質活化率。
本發明的若干形態的一個目的在於提供一種單晶半導體膜之製造方法、以及利用該方法製造之半導體裝置,該單晶半導體膜在製造含有雜質之14族單晶半導體膜時能在遠遠低於先前方法的溫度下具有充分的活化率,且具有急遽的雜質分佈。 [用以解決課題之手段]
本發明係一種單晶半導體膜之製造方法,係使用裝設有摻有雜質的14族半導體之靶的磁控濺鍍裝置進行結晶生長而製造單晶半導體膜,成膜溫度為300℃以上,生長速度為每分鐘10nm以下。 [發明功效]
根據本發明之製造方法,能提供一種含有在低溫下具有充分的活化率的雜質之14族半導體單晶膜。
以下,利用圖式對本發明之實施形態詳細地進行例示性說明。惟該實施形態中記載之構成要素僅為例示,該發明的範圍並非僅限於該等構成要素。而且,實施形態中說明之特徵之組合並非全部為發明的解決手段所必需。
1. 半導體結晶膜生長裝置的構成 [實施形態] 首先,參照圖式,說明本實施形態之半導體結晶膜生長裝置的構成。圖1中表示生長裝置的整體構成。裝置係由真空槽10、靶20、靶21、Si基板30、附加熱器之基板載置台40、直流電源50、高頻電源51、整合器52以及放射溫度計60構成。
真空槽10具備未圖示之排氣泵。作為排氣泵,理想為例如渦輪分子泵、濺鍍離子泵、低溫泵、乾式泵等無污染的泵。靶20以及靶21分別為高純度14族元素之靶或者摻有15族元素的14族元素之靶或者摻有硼的14族元素之靶中的任一者。供結晶生長的Si基板30載置於與靶20、靶21相向的位置。靶20、靶21能夠以表面方位相對於Si基板30傾斜的方式載置。用以傾斜地保持靶20、靶21的表面之機構例如藉由使真空槽10的靶安裝凸緣朝向目標方向或與其等同的方法實現。
靶20係經由整合器52而連接著用於施加高頻電壓(例如頻率為13.56MHz)的高頻電源51,靶21係連接著用於施加直流電壓的直流電源50。
而且,附加熱器之基板載置台40例如藉由設在真空槽外的放射溫度計60而測量基板溫度,且溫度受控制裝置(未圖示)控制而使得Si基板30達到預定溫度。 本裝置係在靶20、靶21的背後配置有磁石(未圖示)之磁控濺鍍裝置。
再者,圖1中示出具有兩個靶的實施形態作為示例,靶的個數既可為3以上,亦可為一個。靶亦可為單晶。本實施形態中的構成為具有3個單晶靶或者4個單晶靶。而且,對於各個靶,可切換施加高頻電壓與直流電壓,亦可重疊施加兩種電壓。
當同時對相同的兩個以上的靶進行濺鍍時,為了提高生長膜的均勻性,亦可將相同的靶相對於經過相向基板的中心的直線而對稱地配置。
2. 單晶半導體膜的生長順序 繼而,參照圖2說明本發明的實施形態中半導體結晶膜生長的順序。再者,以下順序的各步驟以「S」標示。 首先,於步驟S21中,最初將真空槽10暫時排氣以達到超高真空(約10 -10Torr)。 於之後的步驟S22中,將Si基板30導入至附加熱器之基板載置台40上。再者,Si基板30亦可於導入之前浸漬於稀氫氟酸中,以除去自然氧化膜。 繼而,於S23中,藉由附加熱器之基板載置台40加熱Si基板30。此時,亦可使基板溫度暫時高於生長溫度,而於加熱清潔後降至生長溫度。 繼而,於S24中,一邊調整惰性氣體的流量一邊將惰性氣體導入至真空槽10以使真空槽10達到生長壓力,一邊。再者,本實施形態中,惰性氣體為氬氣(Ar),但亦可為其他任一種惰性氣體。調整惰性氣體的流量,將真空槽10的濺鍍氣壓設定為1.2[mTorr]至5[mTorr]之間的值。以下的本實施形態中,設定為3[mTorr]或者5[mTorr]。
於之後的步驟S25中,對靶20或靶21、或者同時對靶20以及靶21分別施加高頻電力或者直流電壓。藉此,將惰性氣體電漿化,從而對靶20或靶21、或者同時對靶20以及靶21進行濺鍍,以在Si基板30上進行結晶生長。 按以上順序,靶20或靶21中所含的原子在惰性氣體氛圍中藉由施加直流電壓或高頻電力,而受經電漿化的惰性氣體之離子濺鍍,以在相向的Si基板30上進行結晶生長。
3. 單晶半導體膜生長之例 首先,參照圖式說明本實施形態的半導體積層膜。圖3係示意性表示本實施形態的半導體結晶膜100的剖面圖。半導體結晶膜100包含N型Si基板110、不含雜質之Si結晶層120、以及含硼之半導體結晶膜130。
本實施形態中,不含雜質之N型Si基板110使用的是單晶Si基板,但亦可為於絕緣體上形成有單晶Si薄膜的SOI(Silicon on Insulator;絕緣層上矽)基板或SOQ(Silicon on Quartz;石英上矽)基板。N型Si基板110亦可為例如面方位(100)基板。本實施形態中,係於N型Si基板110上藉由濺鍍磊晶法設置不含雜質之Si結晶層120,但亦可藉由CVD法等其他結晶生長法設置該不含雜質之Si層。或者亦可利用濺鍍外延法或其他結晶生長法設置Si與Ge的混合結晶。而且,亦可生長Si與C的混合結晶。
• 靶的面方位依存性 當使用含有作為雜質之硼之面方位(100)的靶(硼濃度2.0×10 19/cm 3)時,使用面方位(111)的靶(硼濃度2.1×10 19/cm 3),生長含硼(作為雜質)之半導體層130。惰性氣體係使用Ar,壓力設為3[mTorr],不含雜質的Si結晶層120以及含硼之半導體結晶膜130的生長速度均設為每分鐘5nm。若使生長速度更低,則如下文揭示之圖7所示,活化率進一步提高。再者,使用的靶的面方位公差為±1°(JEITA(Japan Electronic Information Technology Association;日本電子資訊技術產業協會))。而且,只要在±6°(tan6°≒1/10)左右的範圍內,則靶最表面的結晶的晶格狀態無較大差別,能夠利用。 圖4中表示因靶的面方位的差異導致之與生長溫度相應的雜質活化率的差異。可知,當使用面方位(100)的靶時,於生長溫度580℃下雜質約50%活化,於生長溫度612℃下雜質100%活化,相對於此,當使用面方位(111)的靶時,為了使雜質活化率達到100%,需要使生長溫度達到732℃。
圖5中表示使用含有作為雜質之硼之靶(100)且生長(基板)溫度設為580℃時深度方向的硼濃度。圖中,從深度100nm附近起的斜度為13[nm/decade]。此表示硼濃度降至十分之一的深度。可知,該硼濃度相對於深度方向的斜度值係非專利文獻4的約三分之一,能形成為急遽的雜質分佈。
參照圖式說明本實施形態的15族元素摻雜半導體結晶積層膜。 圖6係示意性表示本實施形態的半導體結晶膜200的剖面圖。半導體結晶積層膜包含Si基板210、不含雜質之Si結晶層220、含有15族元素(作為雜質)之Si結晶膜230、以及不含雜質之Si結晶層240。
Si基板210亦可為單晶Si基板。Si基板210亦可為於絕緣體上形成有單晶Si薄膜的SOI(Silicon on Insulator)基板或SOQ(Silicon on Quartz)基板。Si基板210亦可為例如面方位(100)Si基板。
本實施例中,於Si基板210上利用濺鍍磊晶法設有不含雜質之Si結晶層220,但亦可利用CVD法等其他方法設置相同的Si結晶層或者Si與Ge的混合結晶。
含有15族元素之Si結晶膜230係設在不含雜質之Si結晶層220之上。再者,以下的本實施形態中,15族元素使用的是磷(P),但亦可為15族元素中的任一者。
不含雜質之Si結晶層240係設在含有15族元素之Si結晶膜230之上。本實施形態例中,係利用濺鍍磊晶法生長不含雜質之Si結晶層240,但亦可利用CVD法等其他方法設置相同的Si結晶層,而半導體結晶積層膜係在相同的溫度下生長Si基板210、不含雜質之Si結晶層220、含有15族元素(作為雜質)之Si結晶膜230、以及不含雜質之Si結晶層240等所有結晶層。
本實施形態中,使用某含有作為雜質之磷(P)之靶(面方位:100,磷濃度6×10 19/cm 3),利用濺鍍磊晶法生長摻磷(P)的Si結晶膜。惰性氣體使用的是Ar,其壓力設為5[mTorr]。
• 雜質活化率-生長速度 繼而,說明雜質活化率相對於結晶生長速度的變化。圖7A中表示於生長溫度400℃下,改變半導體結晶膜的生長速度時結晶膜中的雜質的活化率。 隨著生長速度的加速,可見雜質的活化率具有直線下降的傾向。作為具體的值,得到生長速度為每分鐘2.7nm(每分鐘20原子層的生長速度)時活化率為72%,生長速度為每分鐘0.66nm(同5原子層)時活化率為81%。由此可知,若生長速度減慢,則雜質的活化率上升。可知,若在生長溫度400℃下將半導體結晶膜的生長速度設為每分鐘2.7nm以下,則可形成為雜質的活化率超過72%的半導體結晶膜,若生長速度設為每分鐘7nm以下,則可形成為雜質的活化率超過50%的半導體結晶膜。 圖7B中表示改變摻磷的SiGe生長速度時的結晶膜中的雜質的活化率。生長速度為每分鐘3.5nm時活化率為94%,生長速度為每分鐘0.9nm時活化率為100%,與摻磷的Si結晶膜具有相同的傾向。
• 載子密度以及雜質活化率-生長溫度 圖8A(a)係表示生長溫度與載子密度的關係,圖8A(b)係表示生長溫度與雜質活化率的關係。生長速度設為每分鐘2.7nm。即便生長溫度升高,含有15族元素(作為雜質)之Si結晶膜230中的雜質濃度亦僅略微降低,故而,載子密度與雜質活化率表現出大致相同的變化,當生長溫度未達250℃時載子密度與雜質的活化率會降低。當生長溫度為300℃至450℃時,載子密度以及雜質活化率緩緩升高,當為450℃以上時大致固定。 具體而言,可知當生長溫度為300℃時,載子密度為3×10 19/cm 3,活化率為59%,可獲得品質充分高的結晶膜。而且,當生長溫度進一步升高時,載子密度以及活化率進一步上升,當生長溫度為448℃時,載子密度為3.6×10 19/cm 3,活化率為75%。
• 載子移動率-生長溫度 圖8B係表示生長溫度與載子移動率的關係。生長速度同樣設為每分鐘2.7nm。當未達250℃時,載子移動率低。而且,當生長溫度為300℃以上時,載子移動率的上升率降低,當為400℃以上時,移動率大致一定。可知該電子移動率與普遍移動率大致一致,在此以上的溫度下可獲得高品質的半導體結晶膜。該傾向與前述的前述雜質活化率的傾向相同。 根據圖8A(a)、(b)、圖8B(c)可知,於至少為300℃以上,理想的是400℃以上的生長溫度下,可利用濺鍍磊晶法生長出具有作為半導體元件可實施動作的移動率且含有雜質之Si半導體結晶膜。
• 雜質分佈-生長溫度 繼而,測定出利用濺鍍磊晶法在無摻雜的Si結晶膜上生長出摻磷的Si結晶膜時所摻雜的雜質的擴散程度。圖9係表示使用含有作為雜質之磷之靶且生長溫度設為320℃、400℃、450℃、500℃、550℃、以及600℃時,深度方向的磷濃度。生長速度同樣設為每分鐘2.7nm。針對在320℃、400℃下生長的試樣而言,圖中的深度175[nm]附近的斜度為10[nm/decade]。可知,生長溫度450℃、生長溫度500℃的試樣中的擴散程度略有增加,達到12[nm/decade],但即便如此,仍能形成比圖5所示的摻硼時更急遽的雜質分佈。將雜質分佈的特徵數值化後示於表1中。
[表1]
成長溫度(℃) 後方擴散(nm/decade) 前方擴散(/cm 3)
320 10 1.8×10 17
400 10 4.8×10 17
450 12 1.0×10 18
500 12 2.3×10 18
550 44 4.9×10 18
600 176 7.2×10 18
前述表中,後方擴散係指在使用不含雜質之靶而生長的半導體層(不含雜質之Si結晶層220)中從含有15族之Si結晶膜230沿深度方向指數函數性地降低且擴散的雜質濃度降至1/10的深度,前方擴散係指使用在不含雜質之靶而生長的半導體層(不含雜質之Si結晶層240)中從含有15族之Si結晶膜230擴散的雜質的深度為約15nm至35nm的雜質濃度大致一定的該部分的雜質濃度的平均值。參照前述表1可看出,在摻有雜質的半導體結晶膜的基底的無摻雜的半導體結晶膜中,當生長溫度未達600℃,更希望的是500℃以下時,不向基底膜擴散。 另一方面可知,當在摻有雜質的半導體結晶膜之上以320℃至600℃範圍內的生長溫度生長無摻雜的Si半導體結晶膜時,溫度越低,則向無摻雜的Si半導體結晶膜的前方擴散越少。 根據以上實驗結果可知,當利用濺鍍磊晶法生長摻磷(P)的半導體結晶膜時,生長溫度較佳為在320℃至500℃的範圍。
• 生長膜的平坦性 圖10係生長膜的剖面TEM照片之例。於圖中所示的Si基板與Si生長層的界面儘管通常存在妨礙結晶生長的粒子,但當Si結晶層生長30nm時,該界面的上表面的平坦度會達到原子層水準。在目標半導體積層膜生長結束後仍將該半導體積層膜保持在超高真空中,藉此,能維持其表面極潔淨的狀態,有利於藉由以後的製程、例如藉由在藉由氧化而形成SiO 2膜、或藉由形成鈦、鎳、鎢等金屬或者該等金屬的積層膜而形成歐姆電極(ohmic electrode)。
[其他實施例] 藉由使用不含雜質之本徵半導體(intrinsic semiconductor)作為Si靶或者Ge靶,能同樣生長Si或SiGe的本征半導體結晶膜。而且,可使用能側向形成前述急遽的雜質分佈的本結晶生長法形成P型半導體膜、N型半導體膜、I型半導體膜,並形成PN接面、PIN接面等各種半導體接面。若將PIN接面的I層設為SiGe,則根據該I層的組成比,帶隙變得比Si的帶隙窄,故而能製造出能回應更長波段的光電二極體。
本發明的半導體結晶膜之製造方法中,亦可同時對摻雜至濃度D 1的靶與不含摻雜劑之靶進行濺鍍。可藉由對施加至兩個靶之電力進行調整,來控制生長結晶膜的雜質濃度(為D 1以下)。
本發明的半導體結晶膜之製造方法中,亦可同時對摻雜至濃度D 1的靶、摻雜至濃度D 2的靶以及不含摻雜劑之靶進行濺鍍。可藉由對施加至3個靶之電力進行調整,來控制生長結晶膜的雜質濃度(為D 1、D 2以下)。
而且,前述摻雜至濃度D 1的靶以及摻雜至濃度D 2的靶中分別含有的雜質元素既可相同,亦可不同。
10:真空槽 20,21:靶 30:Si基板 40:附加熱器之基板載置台 50:直流電源 51:高頻電源 52:整合器 60:放射溫度計 100:半導體結晶膜 110:N型Si基板 120:不含雜質之Si結晶層 130:含硼之半導體結晶膜 200:半導體結晶膜 210:Si基板 220:不含雜質之Si結晶層 230:含有15族元素之Si結晶膜 240:不含雜質之Si結晶層
[圖1] 表示半導體結晶生長裝置的整體構成。 [圖2]表示半導體結晶膜的成膜順序。 [圖3]係摻有硼之半導體結晶膜的示意性剖面構造圖。 [圖4]係表示使用摻有硼之面方位(100)以及(111)之矽靶而結晶生長的半導體結晶膜的生長溫度與活化率之關係的圖。 [圖5]係表示使用摻有硼之面方位(100)矽靶而結晶生長的矽結晶膜的雜質分佈的圖。 [圖6]係摻有15族元素(磷)之半導體結晶膜的示意性剖面構造圖。 [圖7A]係表示摻有磷之半導體結晶膜的生長速度與雜質活化率之關係的圖。 [圖7B]係表示摻有磷之SiGe半導體結晶膜的生長速度與雜質活化率之關係的圖。 [圖8A]係表示使用摻有磷之矽靶而結晶生長的矽結晶膜的生長溫度與載子密度、活化率之關係的圖。 [圖8B]係表示使用摻有磷之矽靶而結晶生長的矽結晶膜的生長溫度與載子移動率之關係的圖。 [圖9]係表示矽結晶膜的雜質(P)分佈的圖(生長溫度320℃、400℃、450℃、500℃、550℃、600℃)。 [圖10]係生長膜的TEM(Transmission electron microscope;穿透式電子顯微鏡)照片。

Claims (15)

  1. 一種單晶半導體膜之製造方法,係採用裝設有一個或者複數個14族半導體之靶之磁控濺鍍裝置進行結晶生長而製造單晶半導體膜的方法,前述單晶半導體膜之製造方法中: 至少一個前述靶摻有雜質; 成膜溫度為300℃以上; 生長速度為每分鐘10nm以下; 濺鍍氣體為惰性氣體; 對一個前述靶或者同時對複數個前述靶進行濺鍍。
  2. 如請求項1所記載之單晶半導體膜之製造方法,其中前述14族半導體係矽、鍺、矽與鍺之混合單晶或矽與碳之混合單晶中之任一者。
  3. 如請求項2所記載之單晶半導體膜之製造方法,其中前述惰性氣體係氬氣。
  4. 如請求項2所記載之單晶半導體膜之製造方法,其中至少一個前述靶係摻有作為雜質之硼的矽半導體; 前述靶的表面的面方位為(100)±6度以內。
  5. 如請求項4所記載之單晶半導體膜之製造方法,其中前述靶的表面的面方位為(100)±1度以內。
  6. 如請求項1至5中任一項所記載之單晶半導體膜之製造方法,其中前述成膜溫度為560℃以上。
  7. 如請求項1至5中任一項所記載之單晶半導體膜之製造方法,其中前述生長速度為每分鐘5nm以下。
  8. 如請求項1所記載之單晶半導體膜之製造方法,其中至少一個前述靶係摻有作為雜質之15族元素之前述14族半導體; 前述成膜溫度為300℃以上且未達600℃; 前述生長速度為每分鐘7nm以下。
  9. 如請求項8所記載之單晶半導體膜之製造方法,其中前述15族元素為磷,前述14族半導體為矽。
  10. 如請求項9所記載之單晶半導體膜之製造方法,其中前述成膜溫度為300℃以上 至500℃以下。
  11. 如請求項8所記載之單晶半導體膜之製造方法,其中前述生長速度為每分鐘2.7nm以下。
  12. 一種半導體氧化物與單晶半導體膜之積層膜之製造方法,係將藉由如請求項1至11中任一項所記載之單晶半導體膜之製造方法而形成的單晶半導體膜在未從真空槽中取出的情況下使表面氧化。
  13. 一種半導體氮化物與單晶半導體膜之積層膜之製造方法,係將藉由如請求項1至11中任一項所記載之單晶半導體膜之製造方法而形成的單晶半導體膜在未從真空槽中取出的情況下使表面氮化。
  14. 一種金屬與單晶半導體膜之積層膜之製造方法,係將藉由如請求項1至11中任一項所記載之單晶半導體膜之製造方法而形成的半導體膜在未從真空槽中取出的情況下形成金屬膜。
  15. 一種半導體元件,係使用如請求項1至11中任一項所記載之單晶半導體膜之製造方法而製造。
TW112107078A 2022-02-24 2023-02-24 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件 TW202344699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022027293 2022-02-24
JP2022-027293 2022-02-24

Publications (1)

Publication Number Publication Date
TW202344699A true TW202344699A (zh) 2023-11-16

Family

ID=87766011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112107078A TW202344699A (zh) 2022-02-24 2023-02-24 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件

Country Status (2)

Country Link
TW (1) TW202344699A (zh)
WO (1) WO2023163078A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928989B2 (ja) * 1997-08-25 2007-06-13 株式会社アルバック SiCエピタキシャル薄膜作成方法およびSiCエピタキシャル薄膜作成装置
JP2000196101A (ja) * 1998-10-13 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4910124B2 (ja) * 2004-08-31 2012-04-04 国立大学法人東京農工大学 半導体薄膜製造装置および方法
JP2014041987A (ja) * 2012-08-24 2014-03-06 Shimane Univ n+型Ge半導体層形成方法およびオーミック接触構造
JP2015153775A (ja) * 2014-02-10 2015-08-24 国立大学法人東京農工大学 高移動度トランジスタおよびその製造方法

Also Published As

Publication number Publication date
WO2023163078A1 (ja) 2023-08-31

Similar Documents

Publication Publication Date Title
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
JP2965094B2 (ja) 堆積膜形成方法
JP2009539264A (ja) クロロポリシランを用いてSi含有膜を選択的に堆積させる方法及びシステム
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JP5910430B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
Takenaka et al. Diffusion layers formed in Si substrates during the epitaxial growth of BP and application to devices
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2670453B2 (ja) 結晶の形成方法
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
US20230028127A1 (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP2022125625A (ja) エピタキシャルウェーハの製造方法
Park et al. Growth of polycrystalline silicon at low temperature on hydrogenated macrocrystalline silicon (μ c-Si: H) seed layer
JPH04298023A (ja) 単結晶シリコン薄膜の製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JPH01149483A (ja) 太陽電池
WO2012161265A1 (ja) 半導体薄膜結晶の製造方法および装置
TW202325921A (zh) 磊晶生長方法及磊晶矽片
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JPS63196082A (ja) 太陽電池の製造方法
CN116926672A (zh) 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法
CN118213264A (zh) 一种氧化镓n型掺杂的生长方法
JPH0733319B2 (ja) 単結晶薄膜の製法