JP4910124B2 - 半導体薄膜製造装置および方法 - Google Patents
半導体薄膜製造装置および方法 Download PDFInfo
- Publication number
- JP4910124B2 JP4910124B2 JP2005282958A JP2005282958A JP4910124B2 JP 4910124 B2 JP4910124 B2 JP 4910124B2 JP 2005282958 A JP2005282958 A JP 2005282958A JP 2005282958 A JP2005282958 A JP 2005282958A JP 4910124 B2 JP4910124 B2 JP 4910124B2
- Authority
- JP
- Japan
- Prior art keywords
- sputtering
- substrate
- thin film
- reaction vessel
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
上記第3の方法であるスパッタ法は、スパッタターゲットを大きくできるため、大面積成膜が可能である。また、スパッタされた原子を対向する基板に付着させるため、原料原子をスパッタターゲットから基板に転写した状況に近く、原料の利用効率が大変高い。また、原料ガスは毒性があるが、スパッタ法は安全性が高く、毒性ガスの処理装置や安全装置が不要で取り扱いが容易であるなどの大きな利点がある。
スパッタ法は主に絶縁体や金属などの多結晶薄膜や非晶質薄膜の作成に用いられている。
到達最低圧力が1x10-7Torrの真空容器を用いて、スパッタガスとしてArに水素を53%加えたところ、非晶質になることが報告された(非特許文献2参照)。
よって、スパッタガスとして混入される水素は、水素化非晶質Siの成膜に用いられる。被堆積基板温度を400℃以下に下げて、水素を混入したスパッタガスを用いてスパッタすることで、水素が堆積膜中に混入している水素化非晶質Siが得られる技術もある(特許文献3参照)。
しかしこれは、熱アニールする容器内で、残留酸素および残留H2Oを的確に除去する必要がある。残留ガスがあれば基板表面と反応してしまい、表面の清浄化ができなくなってしまう。
そのため、これまでのスパッタ装置には、900℃以上のアニール機構を具備していないことが一般的であった。
しかし、スパッタガスを排気し続けると、回転機構を用いた排気装置内にガスが付着し、スパッタガスを流していないときの到達最小圧力が上昇するという問題が生じる。特に、スパッタターゲットの表面の物質が被堆積基板に転写されるので、スパッタターゲットの表面の清浄度が維持できなくなると、堆積される結晶品質に直接大きな影響を与えることになる。
(1) スパッタにより基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
反応容器と、
前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器と、
前記反応容器内の圧力をスパッタガスを導入している時以外は常に1×10 -7 Torr未満に設定し、前記反応容器内のスパッタガス圧力を前記スパッタガスを導入している時は0.5から10mTorrの間に設定する圧力設定手段と、
前記別容器内の圧力を1×10 -7 Torr未満に設定する圧力設定手段と、
前記基板を前記別容器から前記反応容器へ移送するとともに前記基板を前記反応容器から前記別容器へ移送する移送手段と、
希ガスと含有量が30%以下の水素ガスを含む混合気体を、前記スパッタガスとして前記反応容器内に導入する導入手段と、
前記反応容器内に前記スパッタガスを導入するときに前記反応容器内に載置された基板を400℃より大きく680℃までの間の温度に加熱する加熱手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と、
を有することを特徴とする半導体薄膜製造装置。
前記スパッタ手段は、前記スパッタターゲットが載置される容器と、該容器と前記反応容器との間で連通を開閉できる遮閉器と、前記スパッタターゲットが載置される容器の圧力を設定する圧力設定手段とを有することを特徴とする(1)に記載の半導体薄膜製造装置。
反応容器内の圧力を、スパッタガスを導入している時以外は常に1×10 -7 Torr以下に設定しておき、スパッタ法により基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
(a) 前記反応容器内の圧力を1×10 -7 Torr以下に設定し、当該圧力を保持したまま、前記基板を反応容器内に載置するステップと、
(b) 次いで、希ガスと含有量が30%以下の水素ガスを含む混合気体をスパッタガスとして前記反応容器内に導入し、前記反応容器内の前記スパッタガスの圧力を0.5〜10mTorrに保つとともに、前記基板を400℃より大きく680℃までの間の温度に加熱するステップと、
(c) 前記反応容器内に導入した前記スパッタガスを用いて、加熱された前記基板に、ドーピング元素を含んでいてもよいIV族元素としてSi , Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと、
を有することを特徴とする半導体薄膜製造方法。
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する(3)に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(d) 前記反応容器内の圧力を5×10 -9 Torr以下にして前記基板を加熱し、900〜1100℃の間の温度で熱アニールを行うことで清浄化するステップ、
を有することを特徴とする半導体薄膜製造方法。
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する(3)に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(e)前記反応容器内に水素を含むガスを導入し、前記基板を750〜1100℃の間の温度で熱アニールするステップ、
を有することを特徴とする半導体薄膜製造方法。
特に、Si1-xGex混晶半導体薄膜のように複数の元素からなる混晶においては、一方の元素が例えばこの場合Geが凝集するという性質が強いが、このような現象を抑制して、原子的にフラットで均質な混晶薄膜の形成が可能となる。
(5)の発明によれば、水素を含むガス雰囲気中の前記反応容器内において750〜1100℃の間の温度で熱アニールするので、水素により残留酸素および残留H2Oが効果的に除去され、5×10-9Torr以下の圧力の達成が可能となる。また、水素の導入により、750℃からの低い温度でSi単結晶基板をアニールしても、表面汚染がなく、清浄化が進行し、結晶成長に最適な原子的にフラットなSi表面が得られる。
また、反応容器には、真空遮閉器を介して、排気原理に回転機構を用いず、1×10-8Torr未満の高い真空度を容易に得られるスパッタイオンポンプを装着する。ターボ分子ポンプは、スパッタガスを排気することで、得られる到達最小圧力が上昇するが、スパッタイオンポンプは、スパッタガスを流していないときに反応容器から排気することができるので、高い真空度を容易に得ることが出来、反応容器内を常に1×10-8Torr未満に維持することができる。
スパッタ法による成膜を続けると、被堆積基板の以外の反応容器内にスパッタ膜が堆積されるため、反応容器は適時大気に暴露して清掃する。しかし、反応容器と接続している真空遮閉器を閉めれば、スパッタガンの載置された容器は常に専用スパッタイオンポンプで排気されるため、常に1×10-8Torr未満に維持することができる。
反応容器をベーキングしながらターボ分子ポンプで排気し、1×10-7Torr未満の最小圧力が得られた後に、スパッタガンの真空遮閉器を開き、さらに反応容器を反応容器専用のスパッタイオンポンプで排気すれば、反応容器内とスパッタガンが共に1×10-8Torr未満の高い真空度に維持され、スパッタターゲットが高純度に保たれ、高品質、高純度のIV族系半導体結晶が形成できる。
半導体薄膜をドーピングするためには、半導体のドーピング元素として、B、Al、Ga、In、N、P、Sbなどがこれらのターゲットに含有していれば良い。B、Alの単体ターゲットを用いても良い。例えば、Si薄膜を形成するとき、ドーピング量を調整するために、純枠のSiターゲットとドーピング元素を含むSiターゲットの2つのターゲットを同時スパッタしても良い。
真空反応容器1は、スパッタガスが導入されている場合、回転機構を用いたターボ分子ポンプ5およびロータリーポンプ6によって排気し、スパッタガスが導入されていない場合は、回転機構を用いていないスパッタイオンポンプ8で排気する。
この真空反応容器1および別容器2は、ターボ分子ポンプ5またはスパッタイオンポンプ8で、圧力を1×10-9Torr以下まで排気される。
マグネトロン方式の2台のスパッタガン100、101(スパッタ手段)は、スパッタガン用容器102、103にそれぞれ入っており、真空遮閉器11を介して真空反応容器1に接続されている。真空反応容器1との接続部分にはシャッタ180、181を有し、スパッタターゲット13、14を覆うようになっている。スパッタガン100、101の内部には磁石(図示しない)があり、スパッタターゲット13、14に平行になるように磁場を印加する。印加した磁場を15に示す。
あるいは、スパッタターゲットの材質に応じ、マッチングボックス16を外して、直流(DC)電源をスパッタガン100、または101に接続し、基板とスパッタターゲットに直流電圧を印加してスパッタするDCマグネトロン方式を行うことができる。
スパッタガン100、101の入っているスパッタ用容器102,103は、真空遮閉器11を閉じ、スパッタイオンポンプ12を用いて1×10-9Torr以下までそれぞれ個別に排気できる。
真空遮閉器3を閉じて別容器2に被堆積基板19を載置する。次に、別容器2をターボ分子ポンプ5およびロータリーポンプ6で排気して、1×10-7Torr以下の真空にする。
次に、真空遮閉器3を閉じ、真空遮閉器7を開いて、真空反応容器1を1×10-9Torr以下の超高真空領域の圧力になるようスパッタイオンポンプ8で排気する。
次に、Arと5%水素との混合ガスをガス導入管9から導入する。次に、真空遮閉器7を閉じ、真空遮閉器3、4を開いて、ターボ分子ポンプ5で排気する。さらに、ガス導入管9は、スパッタガスの流量を調整するために、真空反応容器1内のスパッタガス圧力を0.5〜10mTorr間の所望の値に設定する。本実施例はスパッタガス圧力を2mTorrに設定する。
Ge単結晶のスパッタターゲット14側のシャッタ181は、断続的に閉め、被堆積基盤19の表面にSi1-xGexとSiを交互に積層した超格子膜を成膜する。
成膜が終了した被堆積基板19は、真空反応容器1への導入のときの逆手順で、別容器2側に取り出す。つまり、スパッタガン用容器102、103の圧力を1×10-9Torr以下に、また真空反応容器1の圧力を1×10-7Torr以下に保持し、被堆積基板19を別容器2へ移送し、真空遮閉器3を閉じる。
被堆積基板19を取り出して真空遮閉器3を閉じた後、スパッタイオンポンプ8を用いて真空容器およびスパッタガンを1×10-9Torr以下まで排気する。
1 反応容器
2 別容器
3 真空遮閉器
4 真空遮閉器
5 ターボ分子ポンプ
6 ロータリーポンプ
7 真空遮閉器
8 スパッタイオンポンプ
9 ガス導入管
100、101 スパッタガン
102、103 スパッタガン用容器
11 真空遮閉器
12 スパッタイオンポンプ
13 Si単結晶のスパッタターゲット
14 Ge単結晶のスパッタターゲット
15 印加した磁場
16 マッチングボックス
17 高周波電源
180、181 シャッタ
19 被堆積基板
20 被堆積基板の載置位置
21 ヒーター
Claims (5)
- スパッタにより基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
反応容器と、
前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器と、
前記反応容器内の圧力をスパッタガスを導入している時以外は常に1×10-7Torr未満に設定し、前記反応容器内のスパッタガス圧力を前記スパッタガスを導入している時は0.5から10mTorrの間に設定する圧力設定手段と、
前記別容器内の圧力を1×10 -7 Torr未満に設定する圧力設定手段と、
前記基板を前記別容器から前記反応容器へ移送するとともに前記基板を前記反応容器から前記別容器へ移送する移送手段と、
希ガスと含有量が30%以下の水素ガスを含む混合気体を、前記スパッタガスとして前記反応容器内に導入する導入手段と、
前記反応容器内に前記スパッタガスを導入するときに前記反応容器内に載置された基板を400℃より大きく680℃までの間の温度に加熱する加熱手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と、
を有することを特徴とする半導体薄膜製造装置。 - 前記スパッタ手段は、前記スパッタターゲットが載置される容器と、該容器と前記反応容器との間で連通を開閉できる遮閉器と、前記スパッタターゲットが載置される容器の圧力を設定する圧力設定手段とを有することを特徴とする請求項1に記載の半導体薄膜製造装置。
- 反応容器内の圧力を、スパッタガスを導入している時以外は常に1×10 -7 Torr以下に設定しておき、スパッタ法により基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
(a) 前記反応容器内の圧力を1×10 -7 Torr以下に設定し、当該圧力を保持したまま、前記基板を反応容器内に載置するステップと、
(b) 次いで、希ガスと含有量が30%以下の水素ガスを含む混合気体をスパッタガスとして前記反応容器内に導入し、前記反応容器内の前記スパッタガスの圧力を0.5〜10mTorrに保つとともに、前記基板を400℃より大きく680℃までの間の温度に加熱するステップと、
(c) 前記反応容器内に導入した前記スパッタガスを用いて、加熱された前記基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと、
を有することを特徴とする半導体薄膜製造方法。 - 前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(d) 前記反応容器内の圧力を5×10 -9 Torr以下にして前記基板を加熱し、900〜1100℃の間の温度で熱アニールを行うことで清浄化するステップ、
を有することを特徴とする半導体薄膜製造方法。 - 前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(e)前記反応容器内に水素を含むガスを導入し、前記基板を750〜1100℃の間の温度で熱アニールするステップ、
を有することを特徴とする半導体薄膜製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282958A JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004253128 | 2004-08-31 | ||
JP2004253128 | 2004-08-31 | ||
JP2005282958A JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010130627A Division JP2010226136A (ja) | 2004-08-31 | 2010-06-08 | 半導体薄膜製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100834A JP2006100834A (ja) | 2006-04-13 |
JP4910124B2 true JP4910124B2 (ja) | 2012-04-04 |
Family
ID=36240284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282958A Active JP4910124B2 (ja) | 2004-08-31 | 2005-08-30 | 半導体薄膜製造装置および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4910124B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008021674A (ja) * | 2006-07-10 | 2008-01-31 | Tokyo Univ Of Agriculture & Technology | 半導体積層膜、及び半導体積層膜作製用装置 |
KR102007514B1 (ko) * | 2015-08-24 | 2019-08-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 진공 스퍼터 증착을 위한 장치 및 이를 위한 방법 |
EP3486940A4 (en) | 2016-07-15 | 2020-02-19 | National University Corporation Tokyo University of Agriculture and Technology | METHOD FOR MANUFACTURING SEMICONDUCTOR LAMINATE FILM AND SEMICONDUCTOR LAMINATE FILM |
WO2023163078A1 (ja) * | 2022-02-24 | 2023-08-31 | マッハコーポレーション株式会社 | 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子 |
-
2005
- 2005-08-30 JP JP2005282958A patent/JP4910124B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006100834A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772160B2 (en) | Method for manufacturing semiconductor element and deposition apparatus | |
CN103469173A (zh) | 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜 | |
JP2011091388A (ja) | 酸化物半導体膜及び半導体装置の作製方法 | |
JP3027968B2 (ja) | 成膜装置 | |
JP4250834B2 (ja) | 触媒スパッタリングによる薄膜形成方法 | |
JP4910124B2 (ja) | 半導体薄膜製造装置および方法 | |
JP2010226136A (ja) | 半導体薄膜製造方法 | |
EP0582228A1 (en) | Process for forming amorphous silicon hydride film | |
CN110896024B (zh) | 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构 | |
CN111139526A (zh) | 一种利用离子束溅射沉积获得单晶氮化硼薄膜的方法 | |
CN110993505B (zh) | 基于碳化硅衬底的半导体结构制备方法及半导体结构 | |
JP2008021674A (ja) | 半導体積層膜、及び半導体積層膜作製用装置 | |
JP2012238637A (ja) | スパッタリング方法およびスパッタリング装置 | |
CN211199391U (zh) | 一种半导体设备 | |
JP2945948B2 (ja) | 半導体膜作製方法 | |
JP3123656B2 (ja) | 半導体膜作製方法 | |
JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
JP3123657B2 (ja) | 半導体膜作製方法 | |
JP3076382B2 (ja) | 半導体膜作製方法 | |
JP2923696B2 (ja) | 半導体膜作製方法 | |
JP6188217B2 (ja) | 半導体素子の製造方法。 | |
CN117512511A (zh) | 一种在难熔金属基底上生长AlN缓冲层的方法 | |
JP3495035B2 (ja) | シリコン膜の作製方法 | |
JPH1064824A (ja) | スパッタ装置 | |
CN111048402A (zh) | 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100217 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |