JP4910124B2 - 半導体薄膜製造装置および方法 - Google Patents

半導体薄膜製造装置および方法 Download PDF

Info

Publication number
JP4910124B2
JP4910124B2 JP2005282958A JP2005282958A JP4910124B2 JP 4910124 B2 JP4910124 B2 JP 4910124B2 JP 2005282958 A JP2005282958 A JP 2005282958A JP 2005282958 A JP2005282958 A JP 2005282958A JP 4910124 B2 JP4910124 B2 JP 4910124B2
Authority
JP
Japan
Prior art keywords
sputtering
substrate
thin film
reaction vessel
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005282958A
Other languages
English (en)
Other versions
JP2006100834A (ja
Inventor
良幸 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Original Assignee
NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY filed Critical NATIONAL UNIVERSITY CORPORATION TOKYO UNIVERSITY OF AGRICULUTURE & TECHNOLOGY
Priority to JP2005282958A priority Critical patent/JP4910124B2/ja
Publication of JP2006100834A publication Critical patent/JP2006100834A/ja
Application granted granted Critical
Publication of JP4910124B2 publication Critical patent/JP4910124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、単結晶または多結晶の半導体薄膜製造装置および方法に関するものである。さらに本発明は、原料固体材料のスパッタターゲットをスパッタして作製する方法を用いた新しいIV族系の単結晶または多結晶の半導体薄膜製造装置およびその方法に関するものである。
IV族系半導体としては、Si、Ge、Cの結晶、およびSi1-xGex、Si1-yy、Si1-x-yGexyなどのIV族元素からなる混晶(混合結晶)がある。ここで、x、yは混合される元素の割合で、組成比と呼ばれ、それぞれ、100x、100y%であることを意味する。これらの半導体の薄膜を単結晶基板に形成した場合には、基板全体に渡る1つの大きな単結晶(単一結晶)薄膜に、また、ガラス基板に形成した場合には、基板が非結晶であるため小さな結晶(グレイン)が集まった多結晶薄膜になる。
Si単結晶は現在のLSI(大規模集積回路)を構成する中心的半導体材料である。しかし、半導体の伝導を担うキャリアである電子や正孔の速度がより速いSi1-xGex、Si1-x-yGexyなどの混晶の単結晶も多く用いられるようになった。ガラスに形成するフラットパネルディスプレイ(FPD)の駆動用のトランジスタおよび周辺回路のトランジスタには多結晶のSi或いは非晶質(アモルファス)のSiが用いられている。このFPDのトランジスタにキャリアの速度の早い多結晶体の混晶を利用することも期待される。
これらの半導体薄膜を形成するために通常用いられる第1の方法は、原料にこれらの元素を含むガスを用いて、このガスを被堆積基板上で熱分解して、その元素を含む半導体薄膜を形成する方法である。例えば、Si薄膜はSiH4を基板上で熱分解することで、また、Si1-xGex薄膜は、SiH4、GeH4のガスを基板上で同時に熱分解することで得られる。このとき、不要のH4=2H2は基板から脱離する。この原理を用いる方法として、化学気相成長(CVD)法やガスソース分子線エピタキシー(GSMBE)法がある。
第2の方法は、固体原料を溶融してその蒸気を被堆積基板に堆積して薄膜を形成する方法である。例えば、Si1-xGex薄膜は固体Siと固体Geを小さなルツボ中で溶融して、ルツボから出る蒸気を同時に被堆積基板に堆積して薄膜を形成する。この原理を用いる方法として、固体ソース分子線エピタキシー(SSMBE)法がある。
第3の方法としてスパッタ法がある。この方法は、原料となる固体材料に希ガスのイオンを加速して照射することで、固体材料が物理的に前記イオンによりスパッタされ、スパッタされて固体材料から飛び出した原料原子を、対向して設置された基板上に堆積させて半導体薄膜を形成する方法である。スパッタに用いるガスをスパッタガス、また、スパッタされる固体材料をスパッタターゲットと呼ぶ。
原料にガスを用いる上記第1の方法は、反応容器内を通るガスの内、基板に堆積するガスの割合が低く、原料の利用効率が通常数%以下と低い。また、固体材料を溶融する上記第2の方法は、通常溶かす範囲が狭く、蒸気の発生源が狭くなるため、大面積基板に均一に薄膜を形成するのが難しい。
上記第3の方法であるスパッタ法は、スパッタターゲットを大きくできるため、大面積成膜が可能である。また、スパッタされた原子を対向する基板に付着させるため、原料原子をスパッタターゲットから基板に転写した状況に近く、原料の利用効率が大変高い。また、原料ガスは毒性があるが、スパッタ法は安全性が高く、毒性ガスの処理装置や安全装置が不要で取り扱いが容易であるなどの大きな利点がある。
スパッタ法は主に絶縁体や金属などの多結晶薄膜や非晶質薄膜の作成に用いられている。
スパッタターゲットをスパッタするためにスパッタガスをイオン化する方式としては、主に、スパッタターゲットと基板間に直流(DC)電圧を印加してスパッタガスを放電するDC方式、スパッタターゲットと基板間に高周波数(RF)の交流電圧を印加してスパッタガスを放電するRF方式、スパッタターゲットの裏面側に磁石を設けて、スパッタターゲット近傍に磁場を少なくともその一部が前記スパッタターゲットと平行になるように印加し(マグネトロン方式)且つスパッタターゲットと基板間に直流電圧を印加したDCマグネトロン方式、マグネトロン方式に高周波数の交流電圧を印加したRFマグネトロン方式の4つに分かれる。
スパッタは真空の反応容器(チャンバー)内で行う。反応容器内の到達最低圧力を1×10-8Torr程度以下とし、スパッタガスにArを用い、被堆積基板の温度を550℃前後にしてスパッタすることで、Siの単結晶が得られる技術がある(特許文献1参照)。
しかし、到達最低圧力程度の酸素やH2Oなどの不要ガスが残留すると、高い純度の結晶薄膜が得られない。例えば、不純物の混入を抑制しようとして、到達最低圧力を1×10-8Torr未満の超高真空(UHV)領域に下げて、さらに、スパッタ成膜時に導入するスパッタガスとして高い純度のArを流しても、結晶界面や結晶表面に10-19/cm2から10-20/cm2程度の高い酸素濃度が残存し、高い品質の結晶が得られない(非特許文献1参照)。このような理由で、特許文献1の方法では不純物混入が避けられず、実用的なIV族系の単結晶半導体薄膜製造方法としては実用化に至っていない。
そこで、結晶の純度を下げる要因である酸素を除去する方法として、スパッタガスとして水素をArガスに加えることが検討された。
到達最低圧力が1x10-7Torrの真空容器を用いて、スパッタガスとしてArに水素を53%加えたところ、非晶質になることが報告された(非特許文献2参照)。
また、電子サイクロトロン共鳴(ECR)プラズマ装置を用いて、スパッタガスに水素を加えた例があるが、この場合、水素による基板のエッチング効果が見られ、形成される薄膜の結晶品質が低下することが報告された(非特許文献3参照)。したがって、一般的に、電子サイクロトロン共鳴(ECR)プラズマ装置を用い、スパッタガスへ水素を混入する方法は、半導体薄膜の結晶品質を高める方法とは考えられていない。
また、マグネトロンスパッタ装置にシリコンターゲットと基板を配置し、水素ガスとArガスの混合ガス(ただし水素ガスの含有量が90%以上)をスパッタガスとして、基板上にシリコン薄膜を形成する技術が開示されている(特許文献2参照)。特許文献2記載の技術では、ガラス上に多結晶シリコン薄膜を形成することは可能であるが、ArにH2を53%加えた前述の例のように水素ガスの混合比率が90%以上と高いので、水素ガスによるエッチングや非晶質化が問題となり、単結晶薄膜の形成には不向きである。
スパッタガスとして水素を混入する方法は、従来非晶質半導体薄膜を形成するのに用いられてきた。被堆積基板温度を400℃以下に下げてスパッタすると、結晶化のための熱エネルギーが不足して堆積膜の結晶化駆動力が下がり、堆積膜は非晶質化しやすい。非晶質化すると、原子同士の結合が切れて原子に未結合手(ダングリングボンド)が発生し、非晶質膜の電気的特性を悪化する。この未結合手に水素を結合させると結果的にこの未結合手が消失するために非晶質膜の電気的特性が向上する。例えば、水素を未結合手に結合させた非晶質Siは水素化非晶質Siと呼ばれる。
よって、スパッタガスとして混入される水素は、水素化非晶質Siの成膜に用いられる。被堆積基板温度を400℃以下に下げて、水素を混入したスパッタガスを用いてスパッタすることで、水素が堆積膜中に混入している水素化非晶質Siが得られる技術もある(特許文献3参照)。
一方、単結晶や多結晶のIV族系半導体薄膜をスパッタで形成する場合、一般的に、スパッタガスに水素を混入すると、堆積膜のエッチングや非晶質化が生じ、半導体薄膜の結晶品質を高める方法とは考えられていない。
また、Si1-xGexなどの混晶をxの値と異なる組成比yを持つSi1-yGey上に形成する場合(yは0の値を含み、y=0の場合はSiを意味する)、組成比が異なると原子間隔(格子定数)が異なるので、2つの層の間(界面)に、或いはSi基板と堆積膜との間に欠陥が発生し、堆積膜の結晶性が悪化する。このような現象は680℃以上で見られる。
また、スパッタ法で基板に堆積する場合、堆積する前に被堆積基板の表面の清浄化を行う必要がある。清浄化は、被堆積基板表面をイオンで照射して物理的に表面の不純物を除去するという逆スパッタ法(スパッタターゲットをイオン照射、即ちスパッタするという成膜時のスパッタとはスパッタする対象が逆である)を行なうことが一般的である。
熱アニールにより被堆積基板表面の清浄化する方法もある。900℃以上の高温で熱アニールすると不純物が効果的に表面から離脱し、かつ熱による表面Si原子の泳動で、基板表面がフラットになる。
しかしこれは、熱アニールする容器内で、残留酸素および残留H2Oを的確に除去する必要がある。残留ガスがあれば基板表面と反応してしまい、表面の清浄化ができなくなってしまう。
そのため、これまでのスパッタ装置には、900℃以上のアニール機構を具備していないことが一般的であった。
また、反応容器の圧力を1×10-7Torr未満に保つためには、常に反応容器を排気し続ける必要がある。スパッタガスの排気には、スパッタガスの排気に適した、排気原理に回転機構を用いた排気装置で排気する系を具備して排気する。この排気装置の例としてターボ分子ポンプがある。
しかし、スパッタガスを排気し続けると、回転機構を用いた排気装置内にガスが付着し、スパッタガスを流していないときの到達最小圧力が上昇するという問題が生じる。特に、スパッタターゲットの表面の物質が被堆積基板に転写されるので、スパッタターゲットの表面の清浄度が維持できなくなると、堆積される結晶品質に直接大きな影響を与えることになる。
T.Ohmi,K.Hashimoto,M.Morita,T.Shibata,"Journal of Applied Phisics",1991,69巻、p.2062−2071 G.F.Feng,M.Katiyar,N.Maley,J.R.Abelson,"Physics Letter",1991,59巻,p.330−332 皆森雅文、佐々木公洋、畑朋延,「ECRアシストRFスパッタリングによるSiの低温エピキシャル成長」,第62回応用物理学会学術講演会講演予稿集,第62回応用物理学会学術講演会講演予稿集,社団法人 応用物理学会,2001年9月11日,No.2,p.682 特許公報第2758948号 特開平3−162565号公報 特開平6−053137号公報
上述したように、精緻な原子的配列を必要とする単結晶半導体薄膜、特にIV族系半導体単結晶薄膜(エピタキシー成長とも呼ばれる)をスパッタ法で形成した報告は少なく、実用的品質を十分に得るに至っていない。
本発明は、高い原料利用効率、大面積対応、高い安全性を具備したスパッタ法の利点を生かし、高い品質のIV族元素からなる半導体単結晶薄膜、および半導体多結晶薄膜を形成する半導体薄膜製造装置および方法を提供することを目的とする。
上記した目的を達成するために、本発明は(1)〜(5)を要旨とする。
(1) スパッタにより基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
反応容器と、
前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器と、
前記反応容器内の圧力をスパッタガスを導入している時以外は常に1×10 -7 Torr未満に設定し、前記反応容器内のスパッタガス圧力を前記スパッタガスを導入している時は0.5から10mTorrの間に設定する圧力設定手段と、
前記別容器内の圧力を1×10 -7 Torr未満に設定する圧力設定手段と、
前記基板を前記別容器から前記反応容器へ移送するとともに前記基板を前記反応容器から前記別容器へ移送する移送手段と、
希ガスと含有量が30%以下の水素ガスを含む混合気体を、前記スパッタガスとして前記反応容器内に導入する導入手段と、
前記反応容器内に前記スパッタガスを導入するときに前記反応容器内に載置された基板を400℃より大きく680℃までの間の温度に加熱する加熱手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と、
を有することを特徴とする半導体薄膜製造装置。
(2)
前記スパッタ手段は、前記スパッタターゲットが載置される容器と、該容器と前記反応容器との間で連通を開閉できる遮閉器と、前記スパッタターゲットが載置される容器の圧力を設定する圧力設定手段とを有することを特徴とする(1)に記載の半導体薄膜製造装置。
(3)
反応容器内の圧力を、スパッタガスを導入している時以外は常に1×10 -7 Torr以下に設定しておき、スパッタ法により基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
(a) 前記反応容器内の圧力を1×10 -7 Torr以下に設定し、当該圧力を保持したまま、前記基板を反応容器内に載置するステップと、
(b) 次いで、希ガスと含有量が30%以下の水素ガスを含む混合気体をスパッタガスとして前記反応容器内に導入し、前記反応容器内の前記スパッタガスの圧力を0.5〜10mTorrに保つとともに、前記基板を400℃より大きく680℃までの間の温度に加熱するステップと、
(c) 前記反応容器内に導入した前記スパッタガスを用いて、加熱された前記基板に、ドーピング元素を含んでいてもよいIV族元素としてSi , Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと、
を有することを特徴とする半導体薄膜製造方法。
(4)
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する(3)に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(d) 前記反応容器内の圧力を5×10 -9 Torr以下にして前記基板を加熱し、900〜1100℃の間の温度で熱アニールを行うことで清浄化するステップ、
を有することを特徴とする半導体薄膜製造方法。
(5)
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する(3)に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(e)前記反応容器内に水素を含むガスを導入し、前記基板を750〜1100℃の間の温度で熱アニールするステップ、
を有することを特徴とする半導体薄膜製造方法。
(1)の発明によれば、単結晶又は多結晶薄膜を形成する半導体薄膜製造において、スパッタ手段によりマグネトロン方式によりスパッタすることで、プラズマをスパッタターゲット側に集中させるため、被堆積基板のスパッタ効果が少なく、堆積膜の損傷が少ない。かつ、ECRプラズマ装置のように外部でプラズマ化する装置を持たないために、ECRプラズマ装置で発生する活性水素による堆積薄膜のエッチング効果を抑制できる。
これに加えて、さらに、圧力設定手段によって反応容器の圧力を常に1×10-7Torr未満の超高真空領域に設定し、反応容器に基板を載置しても圧力を超高真空に保つので、マグネトロン方式のみでは為し得なかった、反応容器内の残留酸素や残留H2Oの量を十分低減することができる。
更に加えて、導入手段により水素をスパッタガスとして導入することで、水素が酸素と結合することにより酸素を除去し、容器内の残留酸素や残留H2Oを効果的に低減し、形成される半導体薄膜への酸素やH2Oの混入を十分に低減できる効果がある。また、容器内の残留酸素だけでなく微量の残留酸素が成膜中に表面に付着した場合も取り除くことが出来る。それと同時に、随時吸着する水素により堆積原子が凝集することを防ぐため、マグネトロン方式と超高真空の圧力では為し得なかった、原子的にフラットで均一で平坦なIV族系半導体薄膜ができる。
特に、Si1-xGex混晶半導体薄膜のように複数の元素からなる混晶においては、一方の元素が例えばこの場合Geが凝集するという性質が強いが、このような現象を抑制して、原子的にフラットで均質な混晶薄膜の形成が可能となる。
加えて、加熱手段により、基板の加熱温度を400℃より大きく680℃までの間の温度にすることで、スパッタガスとして水素が混入された場合の、温度低下による非晶質化や結晶性の悪化も防止することができる。また、基板の温度が420℃以上では、スパッタガスとして混入した水素が効果的に堆積幕から脱離しやすく、不要な水素が結晶内に残留することがなく、結晶性の高い薄膜が形成される。
よって、マグネトロン方式でのスパッタ法を用い、圧力を常に超高真空に設定し、スパッタガスとして水素を導入し、基板を400℃より大きく680℃までの間の温度に加熱することによって、これらが相補的に機能し、薄膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができ、初めて、個々の手段のみでは為し得なかった、極めて高品質、高い純度で実用可能な半導体薄膜を形成することができる。
(2)の発明によれば、混合気体の水素ガスの含有量は30%以下であるので、水素の混合比率が高い場合に生じるエッチングや非晶質化が生じにくい。
(2)の発明によれば、遮閉器を介して反応容器と別容器を連結することで、基板の移送時においても反応容器の圧力を大気圧に戻すことなく1×10-7Torr未満に保持できるので、反応容器内を清浄に保つことができ、スパッタターゲットも高い純度で保つことが出来る。また、反応容器内の残留酸素および残留H2Oの排除効果を最大限に維持できる。
(3)の発明によれば、スパッタ手段が、スパッタターゲットが載置される容器と、該容器の圧力を設定する圧力設定手段とを有するので、基板の移送時において真空度が1×10-7Torr以下に低下する場合でも、スパッタターゲットを載置する容器を常に超高真空に維持することができる。このため、スパッタターゲットが載置される容器内の圧力が常に超高真空状態で維持することが出来、スパッタターゲットを高い純度で保つことができるため、極めて高品質、高い純度の半導体薄膜が形成できる。
(3)の発明によれば、マグネトロン方式でのスパッタ法を用い、圧力を超高真空に設定し、スパッタガスとして水素を導入し、基板を400℃より大きく680℃までの間の温度に加熱することによって、薄膜への酸素の混入、薄膜に対する損傷やエッチング効果、非晶質化等を抑えることができ、個々の手段のみでは為し得なかった、極めて高品質、高い純度で実用可能な半導体薄膜を形成することができる。
(4)の発明によれば、Si単結晶基板を反応容器内に載置し、前記反応容器内の圧力を5×10-9Torr以下の真空状態にするとともに、900〜1100℃の間の温度で熱アニールするので、高真空にすることによる不純物の表面からの離脱が効果的に行われ、かつ熱による表面Si原子の泳動で、原子的にフラットな清浄な表面が得られ、基板に堆積する結晶の品質が高まる。
(5)の発明によれば、水素を含むガス雰囲気中の前記反応容器内において750〜1100℃の間の温度で熱アニールするので、水素により残留酸素および残留H2Oが効果的に除去され、5×10-9Torr以下の圧力の達成が可能となる。また、水素の導入により、750℃からの低い温度でSi単結晶基板をアニールしても、表面汚染がなく、清浄化が進行し、結晶成長に最適な原子的にフラットなSi表面が得られる。
反応容器の到達最低圧力を1×10-7Torr未満の超高真空領域に下げることで、残留酸素の量を十分下げた上で、さらに同時に、酸素と結合して酸素を除去する効果のある水素を導入することで、容器内の残留酸素や残留H2Oが効果的に減少して形成されて半導体薄膜への酸素の混入が十分に低減され、結晶中の残留酸素の量が検出限界以下となり、実用レベルの高品質、高純度のIV族系半導体結晶が形成できる。
また、同時に、反応容器内、およびスパッタターゲットが酸素やH2Oの不純物で汚染されないことが不可欠となる。スパッタ成膜とスパッタ成膜との間に、反応容器内、およびスパッタターゲットが酸素やH2Oの不純物で汚染される要因が発生すると、反応容器の到達最低圧力を1×10-7Torr未満の超高真空領域に維持することや、水素による不純物除去効果が減少する。スパッタ装置として反応容器と別容器を真空遮閉器を介して連結することで、被堆積基板の出し入れ時においても反応容器の圧力を1×10-7Torr未満に維持でき、反応容器内、およびスパッタターゲットの不純物汚染が生じない。
また、本装置には、スパッタガスを排気するのに適した、排気原理に回転機構を用いたターボ分子ポンプを、真空遮閉器を介して、反応容器または別容器に、または両方の容器に装着する。スパッタガスはターボ分子ポンプを用いて排気される。
また、反応容器には、真空遮閉器を介して、排気原理に回転機構を用いず、1×10-8Torr未満の高い真空度を容易に得られるスパッタイオンポンプを装着する。ターボ分子ポンプは、スパッタガスを排気することで、得られる到達最小圧力が上昇するが、スパッタイオンポンプは、スパッタガスを流していないときに反応容器から排気することができるので、高い真空度を容易に得ることが出来、反応容器内を常に1×10-8Torr未満に維持することができる。
スパッタターゲットを含むスパッタガンは真空遮閉器を介して反応容器に装着する。スパッタガンにはさらに、別の真空遮閉器を介して、1×10-8Torr未満の高い真空度が容易に得られるスパッタイオンポンプを装着する。
スパッタ法による成膜を続けると、被堆積基板の以外の反応容器内にスパッタ膜が堆積されるため、反応容器は適時大気に暴露して清掃する。しかし、反応容器と接続している真空遮閉器を閉めれば、スパッタガンの載置された容器は常に専用スパッタイオンポンプで排気されるため、常に1×10-8Torr未満に維持することができる。
反応容器をベーキングしながらターボ分子ポンプで排気し、1×10-7Torr未満の最小圧力が得られた後に、スパッタガンの真空遮閉器を開き、さらに反応容器を反応容器専用のスパッタイオンポンプで排気すれば、反応容器内とスパッタガンが共に1×10-8Torr未満の高い真空度に維持され、スパッタターゲットが高純度に保たれ、高品質、高純度のIV族系半導体結晶が形成できる。
スパッタ成膜はマグネトロン方式でプラズマをスパッタターゲット側に集中させ、被堆積基板のスパッタ効果を抑制し、堆積膜の損傷を抑制する。
希ガスと水素の混合スパッタガスを用いること、真空容器の到達最低圧力を1×10-7Torr未満の超高真空領域に下げること、マグネトロン方式でスパッタすること、スパッタ成膜とスパッタ成膜の間のスパッタガスを流していないときに、スパッタターゲットを含むスパッタガンの圧力を1×10-7Torr未満に維持し、スパッタターゲットの純度を常に高純度に保つことが重要で、これらの組み合わせによって初めて、これらが相補的に機能し、スパッタターゲットの純度を常に高純度に維持され、また、堆積薄膜への酸素の混入量が検出限界以下となり、また、堆積薄膜に対する損傷やエッチング効果が抑制され、実用レベルの高品質、高純度のIV族系半導体結晶が形成できる。
特に、スパッタガスに混合する水素の量を希ガスの30%以下とすることで、非結晶化の大幅な改善が得られる。さらに、9%以下とすることで、エッチングや非晶質化が見られず、残留酸素を抑え、水素による原子的均質成膜効果が効果的に現れて、高品質の単体元素から成る結晶薄膜が、あるいは、特に複数の元素からなる混晶薄膜が形成できる。
純度の高いSiの場合は、DCマグネトロン方式より、RFマグネトロン方式を用いることで、堆積する薄膜の結晶品質が高まる。
スパッタターゲットとしては、SiやGeやCの単体元素から成るスパッタターゲット、Si1-xGexやSi1-yyの混晶半導体からなるスパッタターゲットが用いられる。これらを複数組み合わせても良い。例えば、Si0.8Ge0.2の混晶薄膜を形成するために、SiのターゲットとSi0.5Ge0.5からなるターゲットを組み合わせても良い。
半導体薄膜をドーピングするためには、半導体のドーピング元素として、B、Al、Ga、In、N、P、Sbなどがこれらのターゲットに含有していれば良い。B、Alの単体ターゲットを用いても良い。例えば、Si薄膜を形成するとき、ドーピング量を調整するために、純枠のSiターゲットとドーピング元素を含むSiターゲットの2つのターゲットを同時スパッタしても良い。
また、スパッタターゲットとしては、単結晶や多結晶の材料が用いられるが、単結晶のスパッタターゲットを用いた方が薄膜の結晶構造などの結晶性が高くなる。また、基板にSiの単結晶基板を用いると高品質の単結晶薄膜が形成でき、このため、基板に非晶質構造をもつガラスを用いたときは、多結晶になるが、高品質の多結晶薄膜が形成できる。
本発明を用いて多結晶薄膜を形成した場合に、上述のごとく結晶粒の質が改善されるという特徴があるが、一方水素ガスの混合比率が少ないのでグレンバンダリー間の欠陥が生じやすくなる可能性も否定できない。しかし、この問題は本発明の方法によって薄膜を形成した後、水素ガス処理をすることによって、技術的な対応は充分可能である。
Siの被堆積基板は、スパッタ堆積する前に清浄化する必要がある。清浄化した場合に、形成薄膜の結晶性などの品質が高まる。基板の原子的清浄化は通常スパッタで用いられる逆スパッタ法ではなく、最終的に高温熱アニールによって行なう。本発明によれば、2室容器構造、水素の導入、反応容器およびスパッタガンに専用の、排気原理に回転機構を用いず高い真空度が容易に得られる排気装置を装着することで、常に、5×10-9Torr以下の真空度を得ることが可能である。このような真空下で900〜1100℃で被堆積Si基板をアニールすることで、清浄化が進行し原子的にフラットで高純度な清浄Si表面が得られる。このアニールにおいて、水素や、不活性ガスと水素を組み合わせたガスを導入して、水素による酸素引き抜き効果も利用しても良い。水素を含む高純度ガス中でアニールするときは、750〜1100℃の間の温度で被堆積Si基板を清浄化できる。
図1は、この発明の1実施例である半導体薄膜製造装置500の概略図である。スパッタを行なう真空反応容器1は、真空遮閉器3を介して別容器2と接続されている。別容器2は真空遮閉器4を介して、ターボ分子ポンプ5とロータリーポンプ6(第1の圧力設定手段、第1の排気手段)が接続されている。ターボ分子ポンプ5とロータリーポンプ6は、別容器2を真空にする排気装置であり、その排気原理に回転機構を用いている。真空反応容器1はさらに、真空遮閉器7を介して、スパッタイオンポンプ8(第1の圧力設定手段、第2の排気手段)が接続されている。スパッタイオンポンプ8は、真空反応容器1を真空にする排気装置であり、排気原理に回転機構を用いていない。
真空反応容器1は、スパッタガスが導入されている場合、回転機構を用いたターボ分子ポンプ5およびロータリーポンプ6によって排気し、スパッタガスが導入されていない場合は、回転機構を用いていないスパッタイオンポンプ8で排気する。
この真空反応容器1および別容器2は、ターボ分子ポンプ5またはスパッタイオンポンプ8で、圧力を1×10-9Torr以下まで排気される。
ガス導入管9(導入手段)は、真空反応容器1にスパッタガスを導入する管である。
マグネトロン方式の2台のスパッタガン100、101(スパッタ手段)は、スパッタガン用容器102、103にそれぞれ入っており、真空遮閉器11を介して真空反応容器1に接続されている。真空反応容器1との接続部分にはシャッタ180、181を有し、スパッタターゲット13、14を覆うようになっている。スパッタガン100、101の内部には磁石(図示しない)があり、スパッタターゲット13、14に平行になるように磁場を印加する。印加した磁場を15に示す。
スパッタガン100にSi単結晶のスパッタターゲット13を、スパッタガン101にGe単結晶のスパッタターゲット14を設置する。スパッタガンの内部は水冷で冷却されている。スパッタガン100、101にはそれぞれ、負荷整合をとるためのマッチングボックス16を介して高周波電源17が接続されており、高周波電源17から、13.56MHzの高周波電力がスパッタガン100、101にそれぞれ印加される。これにより、基板とスパッタターゲットに高周波電圧を印加してスパッタするRFマグネトロン方式を行うことができる。
あるいは、スパッタターゲットの材質に応じ、マッチングボックス16を外して、直流(DC)電源をスパッタガン100、または101に接続し、基板とスパッタターゲットに直流電圧を印加してスパッタするDCマグネトロン方式を行うことができる。
スパッタガン用容器102、103にはそれぞれスパッタイオンポンプ12(第2の圧力設定手段)が接続されている。スパッタイオンポンプ12は、スパッタガン用容器102、103を真空にする排気装置であり、排気原理に回転機構を用いていない。
スパッタガン100、101の入っているスパッタ用容器102,103は、真空遮閉器11を閉じ、スパッタイオンポンプ12を用いて1×10-9Torr以下までそれぞれ個別に排気できる。
19は被堆積基板であり、20は真空反応容器1に被堆積基板19を載置する載置位置である。21は被堆積基板を真空反応容器1内で加熱するヒーター(加熱手段)である。
次に、上記装置を用いた半導体薄膜製造の動作について以下に説明する。まず、真空遮閉器3を閉じて、スパッタイオンポンプ8を用いて真空反応容器1およびスパッタガン用容器102、103を1×10-9Torr以下まで排気する。
真空遮閉器3を閉じて別容器2に被堆積基板19を載置する。次に、別容器2をターボ分子ポンプ5およびロータリーポンプ6で排気して、1×10-7Torr以下の真空にする。
次に、真空度を保ったまま、真空遮閉器3を開いて真空反応容器1の所定の位置20に載置する。その際、真空遮閉器11を閉じ、スパッタガン用容器102、103の真空度を1×10-9Torr以下に保持し、真空度の低下を防ぐ。
次に、真空遮閉器3を閉じ、真空遮閉器7を開いて、真空反応容器1を1×10-9Torr以下の超高真空領域の圧力になるようスパッタイオンポンプ8で排気する。
1×10-9Torr以下の圧力となっている真空反応容器1内で、所定の位置20に設置した被堆積基板19は、ヒーター21で加熱され、1100℃までの温度で熱アニールされ清浄化される。
次に、Arと5%水素との混合ガスをガス導入管9から導入する。次に、真空遮閉器7を閉じ、真空遮閉器3、4を開いて、ターボ分子ポンプ5で排気する。さらに、ガス導入管9は、スパッタガスの流量を調整するために、真空反応容器1内のスパッタガス圧力を0.5〜10mTorr間の所望の値に設定する。本実施例はスパッタガス圧力を2mTorrに設定する。
次に、被堆積基板19の温度をヒーター21で調整して500℃にする。次に、スパッタターゲット13、14をシャッタ180、181で覆い、スパッタガン100、101に高周波電源17からの高周波電力を印加して、スパッタを開始する。この段階でスパッタターゲット13、14から飛散したSiとGeはシャッタ180、181の裏面に付着し、被堆積基板19の表面には到達しない。
次に、スパッタを行っている状態でシャッタ180、181を開いて、被堆積基板19の表面からスパッタターゲットが見えるようにする。スパッタされたSiとGe原子は被堆積基板19に到達して成膜が開始する。SiとGeのスパッタレートは予め高周波電力で調整する。
Ge単結晶のスパッタターゲット14側のシャッタ181は、断続的に閉め、被堆積基盤19の表面にSi1-xGexとSiを交互に積層した超格子膜を成膜する。
成膜終了後、ヒーター21は加熱を停止し、ガス導入管9はスパッタガスの導入を停止し、高周波電源17はスパッタガン100、101への電力供給を停止する。
成膜が終了した被堆積基板19は、真空反応容器1への導入のときの逆手順で、別容器2側に取り出す。つまり、スパッタガン用容器102、103の圧力を1×10-9Torr以下に、また真空反応容器1の圧力を1×10-7Torr以下に保持し、被堆積基板19を別容器2へ移送し、真空遮閉器3を閉じる。
被堆積基板19を取り出して真空遮閉器3を閉じた後、スパッタイオンポンプ8を用いて真空容器およびスパッタガンを1×10-9Torr以下まで排気する。
結晶品質を評価するために、図2に、スパッタガスとしてArと5%水素との混合ガスを用い、基板温度を400℃と500℃とに設定して成膜したSi1-xGexとSiを交互積層膜について測定したX線回折スペクトルを示す。
また、図3に、スパッタガスとしてArのみを用い、基板温度を480℃と500℃とに設定して成膜したSi1-xGexとSiを交互積層膜について測定したX線回折スペクトルを示す。水素を導入した場合(図2)は、基板温度400℃から、明瞭な3つの超格子のX線回折ピークが見られる。一方、Arだけを用いた場合(図3)は60.75度のピークが弱く、その上、基板温度480℃でも60.75度のピークがほぼ消失し、水素を入れた場合(図2)より結晶性が悪化していることがわかり、水素の導入で、高い結晶品質が得られることが判る。
本発明の一実施形態である半導体薄膜製造装置の概略図である。 スパッタガスとしてArと水素を用い本発明の方法で成膜したSi1-xGexとSiの超格子積層膜の結晶品質を評価するためのX回折スペクトルの図である。 比較のためにスパッタガスとしてArのみを用いて成膜したSi1-xGexとSiの超格子積層膜の結晶品質を評価するためのX回折スペクトルの図である。
500 半導体薄膜製造装置
1 反応容器
2 別容器
3 真空遮閉器
4 真空遮閉器
5 ターボ分子ポンプ
6 ロータリーポンプ
7 真空遮閉器
8 スパッタイオンポンプ
9 ガス導入管
100、101 スパッタガン
102、103 スパッタガン用容器
11 真空遮閉器
12 スパッタイオンポンプ
13 Si単結晶のスパッタターゲット
14 Ge単結晶のスパッタターゲット
15 印加した磁場
16 マッチングボックス
17 高周波電源
180、181 シャッタ
19 被堆積基板
20 被堆積基板の載置位置
21 ヒーター

Claims (5)

  1. スパッタにより基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
    反応容器と、
    前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器と、
    前記反応容器内の圧力をスパッタガスを導入している時以外は常に1×10-7Torr未満に設定し、前記反応容器内のスパッタガス圧力を前記スパッタガスを導入している時は0.5から10mTorrの間に設定する圧力設定手段と、
    前記別容器内の圧力を1×10 -7 Torr未満に設定する圧力設定手段と、
    前記基板を前記別容器から前記反応容器へ移送するとともに前記基板を前記反応容器から前記別容器へ移送する移送手段と、
    希ガスと含有量が30%以下の水素ガスを含む混合気体を、前記スパッタガスとして前記反応容器内に導入する導入手段と、
    前記反応容器内に前記スパッタガスを導入するときに記反応容器内に載置された基板を400℃より大きく680℃までの間の温度に加熱する加熱手段と、
    前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と
    を有することを特徴とする半導体薄膜製造装置。
  2. 前記スパッタ手段は、前記スパッタターゲットが載置される容器と、該容器と前記反応容器との間で連通を開閉できる遮閉器と、前記スパッタターゲットが載置される容器の圧力を設定する圧力設定手段とを有することを特徴とする請求項に記載の半導体薄膜製造装置。
  3. 反応容器内の圧力を、スパッタガスを導入している時以外は常に1×10 -7 Torr以下に設定しておき、スパッタ法により基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
    (a) 前記反応容器内の圧力を1×10 -7 Torr以下に設定し、当該圧力を保持したまま、前記基板を反応容器内に載置するステップと、
    (b) 次いで、希ガスと含有量が30%以下の水素ガスを含む混合気体をスパッタガスとして前記反応容器内に導入し、前記反応容器内の前記スパッタガスの圧力を0.5〜10mTorrに保つとともに、前記基板を400℃より大きく680℃までの間の温度に加熱するステップと、
    (c) 前記反応容器内に導入した前記スパッタガスを用いて、加熱された前記基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと、
    を有することを特徴とする半導体薄膜製造方法。
  4. 前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
    前記(a)のステップと、前記(b)のステップとの間に、
    (d) 前記反応容器内の圧力を5×10 -9 Torr以下にして前記基板を加熱し、900〜1100℃の間の温度で熱アニールを行うことで清浄化するステップ、
    を有することを特徴とする半導体薄膜製造方法。
  5. 前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
    前記(a)のステップと、前記(b)のステップとの間に、
    (e)前記反応容器内に水素を含むガスを導入し、前記基板を750〜1100℃の間の温度で熱アニールするステップ、
    を有することを特徴とする半導体薄膜製造方法。
JP2005282958A 2004-08-31 2005-08-30 半導体薄膜製造装置および方法 Active JP4910124B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005282958A JP4910124B2 (ja) 2004-08-31 2005-08-30 半導体薄膜製造装置および方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004253128 2004-08-31
JP2004253128 2004-08-31
JP2005282958A JP4910124B2 (ja) 2004-08-31 2005-08-30 半導体薄膜製造装置および方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010130627A Division JP2010226136A (ja) 2004-08-31 2010-06-08 半導体薄膜製造方法

Publications (2)

Publication Number Publication Date
JP2006100834A JP2006100834A (ja) 2006-04-13
JP4910124B2 true JP4910124B2 (ja) 2012-04-04

Family

ID=36240284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005282958A Active JP4910124B2 (ja) 2004-08-31 2005-08-30 半導体薄膜製造装置および方法

Country Status (1)

Country Link
JP (1) JP4910124B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021674A (ja) * 2006-07-10 2008-01-31 Tokyo Univ Of Agriculture & Technology 半導体積層膜、及び半導体積層膜作製用装置
KR102007514B1 (ko) * 2015-08-24 2019-08-05 어플라이드 머티어리얼스, 인코포레이티드 진공 스퍼터 증착을 위한 장치 및 이를 위한 방법
EP3486940A4 (en) 2016-07-15 2020-02-19 National University Corporation Tokyo University of Agriculture and Technology METHOD FOR MANUFACTURING SEMICONDUCTOR LAMINATE FILM AND SEMICONDUCTOR LAMINATE FILM
WO2023163078A1 (ja) * 2022-02-24 2023-08-31 マッハコーポレーション株式会社 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子

Also Published As

Publication number Publication date
JP2006100834A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
US8772160B2 (en) Method for manufacturing semiconductor element and deposition apparatus
CN103469173A (zh) 空穴导电特性氧化镓膜的制备方法及空穴导电特性氧化镓膜
JP2011091388A (ja) 酸化物半導体膜及び半導体装置の作製方法
JP3027968B2 (ja) 成膜装置
JP4250834B2 (ja) 触媒スパッタリングによる薄膜形成方法
JP4910124B2 (ja) 半導体薄膜製造装置および方法
JP2010226136A (ja) 半導体薄膜製造方法
EP0582228A1 (en) Process for forming amorphous silicon hydride film
CN110896024B (zh) 碳化硅外延氧化镓薄膜方法及碳化硅外延氧化镓薄膜结构
CN111139526A (zh) 一种利用离子束溅射沉积获得单晶氮化硼薄膜的方法
CN110993505B (zh) 基于碳化硅衬底的半导体结构制备方法及半导体结构
JP2008021674A (ja) 半導体積層膜、及び半導体積層膜作製用装置
JP2012238637A (ja) スパッタリング方法およびスパッタリング装置
CN211199391U (zh) 一种半导体设备
JP2945948B2 (ja) 半導体膜作製方法
JP3123656B2 (ja) 半導体膜作製方法
JP4138719B2 (ja) 絶縁ゲイト型電界効果トランジスタの作製方法
JP3123657B2 (ja) 半導体膜作製方法
JP3076382B2 (ja) 半導体膜作製方法
JP2923696B2 (ja) 半導体膜作製方法
JP6188217B2 (ja) 半導体素子の製造方法。
CN117512511A (zh) 一种在难熔金属基底上生长AlN缓冲层的方法
JP3495035B2 (ja) シリコン膜の作製方法
JPH1064824A (ja) スパッタ装置
CN111048402A (zh) 基于SiC和Ga2O3的半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100217

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150