JP3123656B2 - 半導体膜作製方法 - Google Patents

半導体膜作製方法

Info

Publication number
JP3123656B2
JP3123656B2 JP02418294A JP41829490A JP3123656B2 JP 3123656 B2 JP3123656 B2 JP 3123656B2 JP 02418294 A JP02418294 A JP 02418294A JP 41829490 A JP41829490 A JP 41829490A JP 3123656 B2 JP3123656 B2 JP 3123656B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
type
sputtering
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02418294A
Other languages
English (en)
Other versions
JPH04221817A (ja
Inventor
勇 張宏
舜平 山崎
喬 犬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP02418294A priority Critical patent/JP3123656B2/ja
Publication of JPH04221817A publication Critical patent/JPH04221817A/ja
Application granted granted Critical
Publication of JP3123656B2 publication Critical patent/JP3123656B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低温工程によってP型
またはN型の半導体すなわち一導電型を有する半導体膜
を得る方法に関するものである。
【0002】
【従来の技術】低温工程によって、一導電型を有する半
導体を得る方法としては、イオン打ち込み法によるも
の、スパッタ法によるもの等が知られている。
【0003】しかしながらイオン打ち込み法による方法
は、生産性において問題があり、またスパッタ法による
方法は、200℃以下の低温で行え、しかも生産性にも
優れるという特徴を備えるが、成膜された半導体膜の電
気的特性が低く(例えばスパッタによって得た半導体膜
を用いて作ったデバイスの電気的特性が低い)実用にな
らなかった。
【0004】従来スパッタ法によってP型またはN型の
半導体膜を得る方法としては、例えば一導電型の珪素膜
を得ようとするならば単結晶シリコンに一導電型を付与
する不純物を添加したターゲットを用いて、アルゴンの
みを用いた雰囲気中においてスパッタリングをするか、
P型またはN型を付与する不純物が添加されていない単
結晶シリコンターゲットを用いて一導電型付与する元素
を含んだ反応ガス(例えばフォスヒン)を添加したアル
ゴン雰囲気中でスパッタリングをするのが公知の方法で
あると考えられている。しかし従来の方法においては1
-5(Ωcm)-1以上の導電率を有するP型またはN型の
半導体膜を得ることができなかった。これはP型または
N型の導電型を付与する不純物が半導体中で置換してド
ナーまたはアクセプターとならないからである。
【0005】
【発明が解決しようとする課題】本発明は、低温で成膜
でき、生産性にも優れたスパッタ法を用いて導電率の高
い一導電型を有する半導体膜を作製することを発明の課
題とする。
【0006】
【課題を解決するための手段】本発明は、水素を含んだ
アルゴンのごとき不活性雰囲気中の水素の分圧比が好ま
しくは30%以上である雰囲気中で、P型またはN型の
一導電型を付与する元素であるIII価またはV価の元素
が好ましくは1×1017cm-3以上添加された単結晶また
は多結晶の半導体ターゲットを用いたスパッタリングに
よる成膜であって、この成膜の際、基板の温度を200 ℃
以下とすることによって導電率がく、結晶性の高いP
型またはN型の一導電型を有する半導体膜を作製するこ
とを特徴とする半導体膜の作製方法である。
【0007】本発明の特徴は、300℃以下の成膜温度
(基板温度)において、単結晶または多結晶のシリコン
ターゲットに導電率が100(Ωcm)-1〜0.1(Ωc
m)-1となるように一導電型を付与する不純物であるIII
価またはV価の元素を添加したターゲットを用いて、水
素を含む雰囲気中においてスパッタリングによって成膜
を行い、さらにこのスパッタリングの際に基板温度を2
00℃以下好ましくは150℃以下とすることを特徴と
する。これは図2に示す実験結果に基づくものである。
図2はターゲットにアンチモン(Sb)を抵抗率が2〜
3kΩとなるように添加した単結晶シリコンを用い、水
素とアルゴンの混合雰囲気の圧力をPH =0.5pa、投
入RFパワー400W、水素の圧力PT を水素分圧(PH
/PT )30%となるようにした成膜条件において、図
1に示すマグネトロン型RFスパッタ装置を用いて、スパ
ッタ成膜を行い、その後不活性気体中において600
℃、72hrの熱アニールを行ったN型珪素半導体膜にお
ける成膜温度とXRD強度の関係を示したものである。
この図を見ると成膜温度が200℃以上になると熱アニ
ール後のN型珪素半導体膜の結晶性がほとんどないこと
がわかる。
【0008】また、図3には成膜温度と前記熱アニール
後のN型珪素半導体膜の導電率の関係を示したグラフを
示す。この図を見ると成膜温度が低い方が導電率が高い
ことがわかる。図3はターゲットの導電率が0.6(Ω
cm)-1となるようにアンチモンを添加した単結晶シリコ
ンターゲットを用い、圧力0.5paの水素とアルゴンの
混合雰囲気中において、水素分圧比50%、RFパワー4
00Wの条件で成膜した場合における基板温度と導電率
の関係を示したグラフである。
【0009】図2において示される傾向は以下のモデル
によって説明することができる。本実施例におけるスパ
ッタリングによって得られる珪素膜は、スパッタ時にお
いて水素が多量に存在している雰囲気において、スパッ
タリングされるので、ターゲットを構成する元素は、原
子が数十から数十万のクラスタとなってターゲットから
飛び出しクラスタが水素プラズマ中を飛翔する間にクラ
スタの不対結合手が水素によって中和され、このクラス
タは基板に到達する。この際、ターゲット中において、
P型またはN型の導電型を付与する不純物は、アクセプ
タまたはドナーとして作用しているので、前記基板に向
かって飛翔中のクラスタ中においてもアクセプタまたは
ドナーとなっている。そのためこのクラスタが基板に到
達し珪素膜を形成した場合、前記P型またはN型の導電
型を付与する不純物は、アクセプタまたはドナーとして
スパッタリングによって成膜された膜中において作用す
るという特徴を有する。
【0010】不対結合手が水素によって中和されたクラ
スタがターゲットから基板に到達する際において、成膜
時の温度が高いと珪素クラスタの不対結合手を中和して
いる水素が離れてしまい基板上において、クラスタ同士
が結合することができず秩序を構成することができな
い。従って200度以上の雰囲気中において成膜された
珪素膜を熱アニールした場合、より秩序性の高い状態に
なろうとすることができず結果としてXRD強度がでな
いのである。これに対して、成膜時の温度が低い場合に
は前記スパッタリングされた粒子である珪素のクラスタ
が基板上において、水素を介して結合する。その結果比
較的高い秩序状態が実現される。この膜を450度から
700度の温度で熱アニールすることによって水素を介
して結合している珪素クラスタが珪素原子同士の結合に
なり、より高い秩序状態に移行し、存在する珪素により
互いの結合がなされるため、珪素同志は互いにひっぱり
あう。結晶としてもレ−ザラマン分光により測定する
と、図5に示すように単結晶の珪素のピ−ク521cm-1
より低周波側にシフトしたピ−クが観察される。この5
21cm-1より低周波側にシフトしたピ−クは、弱い格子
歪みを有した結晶性の状態を示している。またその見掛
け上の粒径は半値巾から計算すると、50〜500Åと
マイクロクリスタルのようになっているが、実際はこの
結晶性の高い領域は多数あってクラスタ構造を有し、そ
の各クラスタ間は互いに珪素同志で結合(アンカリン
グ)がされたセミアモルファス構造の被膜を形成させる
ことができる。したがって成膜温度の低い状態(150
℃以下の雰囲気)のスパッタリングによって得られた珪
素膜はその秩序性が熱アニールによってさらに助長
るのに対して、基板温度の高い状態で成膜された膜は前
述の通り初めから秩序性を有せず熱アニールしても各ク
ラスタ間が互いに珪素同志で結合(アンカリング) がさ
れたセミアモルファス構造の被膜を形成させることがで
きず、XRDのピークもほとんどでないのである。
【0011】以上のことより水素を含んだ不活性気体の
雰囲気中において、一導電型を付与する不純物を添加し
たターゲットを用いたスパッタリングによって一導電型
を有する半導体膜を作製する際には、スパッタ時におけ
る基板温度を200℃以下好ましくは150℃以下にす
るとよいことが結論できる。
【0012】本発明の構成は、珪素半導体に限らず他の
半導体に適用できることはいうまでもない。例えば、一
導電型を付与する不純物(例えばボロン、リン等のIII
価、V価の元素)が添加されたシリコン(珪素)とゲル
マニウムのターゲットを同時に用いることによって、一
導電型を有するSix Ge1-x の半導体膜を得ることができ
る。この場合、それぞれのターゲットの面積を変えるこ
とで、半導体膜の組成比を変えることができるという別
の特徴を有する。この思想によれば、さらに複数のター
ゲットを同時に用いることでさらに複雑な組成比を有す
る半導体膜を得るこができる。
【0013】
【実施例1】本実施例は、図1に示すマグネトロン型RF
スッパッタ装置を用いてN型珪素半導体膜をガラス基板
上に酸化珪素膜を1000Åの厚さに設けた上に作製す
るものである。以下図1に示すマグネトロン型RFスパッ
タ装置について説明する。以下図1のマグネトロン型RF
スパッタ装置の概略を説明する。
【0014】図1において、(12)は基板、(13)は必要に
応じて回転することのできるホルダー、(14)は基板加熱
用のヒーター、(15)はガス導入系、(17)はガス導入系の
バルブ、(18)はガス供給系例えば水素が充填されたボン
ベである。この図1においては一種類のガス供給系しか
記載されていないが、その他必要に応じてアルゴン、フ
ォスヒン、ジボラン、窒素等のガス供給系を備えてもよ
く、この際ガス導入系を複数設け同時に反応室内にガス
を導入できるようにしてもよい。また、(19)は高周波電
源(13.56MHz)であり、(20)は高周波マッチング装置であ
り、(21)は必要に応じて回転する永久磁石(22)を円形上
に設けたマグネトロン部分である。
【0015】さらに(23)はスパッタ粒子(スパッタされ
た原子やクラスタ、イオン等)が基板に到達しないよう
にするためのシャッターである。このシャッター(23)は
スパッタリング開始直後に不純物がスパッタ粒子となっ
て基板に到達するのを防ぐものであるが、必要に応じて
スパッタ粒子が被形成面に到達しないように用いること
ができる。(24)はターゲットである。ターゲットは必要
に応じて不純物元素例えばリン、ボロン、弗素その他ハ
ロゲン元素等を混入させることにより不純物がドーピン
グされた薄膜を成膜することができる。(25)はガス排気
系であり、(26)はターボ分子ポンプ、(27)は油回転ポン
プである。また(28),(29) は排気系のバルブである。さ
らに(34)はさらに高い高真空状態や特定の不純物を排気
するためにクライオポンプ(31)、回転ポンプ(33)を備え
た排気系(34)を備えている。なお(30),(32) はこの排気
系(34)のバルブである。
【0016】このうちクライオポンプが設けられた排気
系(34)は主として、成膜前の高真空排気に用いられ、1
-10Torr 程度まで反応を排気でき、反応室内に吸着
している気体や分子を排気することができる。特に成膜
前の高真空排気は膜中に含まれる酸素、炭素、窒素の不
純物量を減らすことに対して有効である。
【0017】本実施例においては、基板(12)の加熱はヒ
ーター(14)によって行ったが、赤外線ランプで行っても
よい。
【0018】本実施例において、ターゲットは一導電型
を付与する不純物であるアンチモンが添加された抵抗率
ρ=0.6OΩcmである溶融シリコンターゲットを用いた
が、他の一導電型を付与する不純物例えばN型であれば
As、Sb、P型であればBを用いることができることはい
うまでもない。またターゲットの導電率を熱アニール等
の方法でできるだけ高くすることは効果がある。成膜条
件は、水素とアルゴンの混合雰囲気中において、水素分
圧をパラメータとし、成膜温度150℃、圧力0.5p
a、RFパワー400Wで、膜厚2000Åの厚さにガラ
ス基板上に成膜した。
【0019】図4に本実施例において得られたN型半導
体膜の導電率σ(Ωcm)-1と成膜時の雰囲気中における
水素の体積%との関係を示す。図4を見ると、スパッタ
リング時における水素分圧が30%以上でσ=10-2(Ω
cm)-1以上の値が得られていることがわかる。
【0020】また図5に本実施例において得られたラマ
ンスペクトルを示す。図中に示すように水素分圧PH
全圧であるPT に対して大きくすると単結晶性珪素のピ
ークである521cm-1より低いところに鋭いピークが生
じることがわかる。
【0021】一般にσ=10-1(Ωcm)-1以上の値を得
ることができば、絶縁ゲイト型電界効果トランジスタの
ソース、ドレイン領域として十分に実用になる。このこ
とを考えると、水素が添加された不活性雰囲気中におけ
るスパッタリングによって得られた一導電型を有する珪
素膜(この場合はN型珪素膜)は大面積に成膜すること
ができるので、従来の不純物イオンドーピング等に比
べ、経済性を備えると同時に電気的特性に優れた一導電
型を有する半導体膜であるといえる。
【0022】このスパッタリングによって得られた膜の
導電率がターゲットの導電率の1 /100〜1/3の
値、すなわち0.1(Ωcm)-1以上の導電率を有するP
型またはN型の半導体を得ることができることは有用で
ある。
【0023】また本発明の構成において、基板は接地
(アース)されていてもよいが、基板に対するイオンの
スッパッタリングの影響を小さくするために基板(一般
的にはガラス基板、シリコン基板等が用いられる)を電
気的にフローティング、すなわち周囲から絶縁状態にす
るとよい。
【0024】本実施例においては、アンチモンの添加さ
れたターゲットを用いてN型の珪素半導体膜を基板上に
作製したが、スパッタリング成膜に用いるターゲットに
は、N型の導電型を付与する不純物であれば、リン(P)
、砒素(As)、アンチモン(Sb)等のV価の元素を、P型
の導電体を付与する不純物であればボロン(B) 、アルミ
(Al)等のIII価の元素が添加された単結晶または多結晶
シリコンターゲットを用いることができる。また単結晶
または多結晶の半導体ターゲットとしては、珪素すなわ
ちシリコンを用いるのみでなく成膜される半導体膜によ
って、Ge、Se、や化合物半導体例えばガリウム砒素、ガ
リウムアンチモン等を用いてもよい。
【0025】本発明の構成において、成膜後の一導電型
を有する半導体膜に700℃以下の温度で熱アニールを
行ってもよい。
【0026】従来はスパッタ法やCVD法によって得た
一導電型を有する半導体膜を熱アニールすることによっ
て得ていた10-2(Ωcm)-1以上の導電率を低温(15
0℃以下) でスパッタリングすることによって得ること
ができることは、本発明の大きな特徴である。このこと
は、図5に示す成膜直後のアニールしていない本発明方
法によって得たN型半導体膜のラマンスペクトルをみれ
ば明らかである。図5を見ると、水素の分圧が50%の雰
囲気中におけるスパッタリングによって得たN型半導体
膜のラマンスペクトルは、単結晶珪素(c-Si)のピークで
ある521cm-1より波数が低いところに結晶性を示すピ
ークが表れていることがわかる。
【0027】本実施例においては、図1に示すマグネト
ロン型RFスパッタ装置に示されている排気系(34)に備え
られているクライオポンプを用いることによって特定の
不純物例えば酸素、炭素、窒素を選択的に排気すること
は、スパッタ成膜される半導体膜の膜質を高めるために
大きな効果がある。例えば一導電型を付与する不純物が
添加されたP型またはN型の半導体膜の膜中にアクセプ
ターまたはドナーとして寄与する不純物以外に酸素、炭
素、窒素の不純物が存在すると、その半導体膜を用いて
デバイスを作製した時のデバイスの性能に悪い影響を与
える。例えば太陽電池を構成する半導体層に酸素元素が
混入すると変換効率や耐久性の劣化を招くことがある。
よってこれら酸素、炭素、窒素等の不純物を効率よく排
気することによって、半導体膜にたいする悪影響を防止
することができる。
【0028】本実施例において用いた図1に示されるス
パッタ装置に備えられている吸着ポンプであるクライオ
ポンプを用いることによって酸素、炭素、窒素等の不純
物からなる分子を効率よく排気することができる。例え
ば本実施例において、ターボ分子ポンプが備えられてい
る排気系(25)のみを用いて成膜を行った場合、形成され
た膜中に含まれる酸素濃度はSIMS(二次イオン質量分
析) 法によると、3×1019cm-3程度であったが、同じ
成膜圧力でもクライオポンプが備えられた排気系(34)を
併用することによって形成された膜中に含まれる酸素濃
度は6×1018cm-3とすることができた。また形成され
た被膜中の炭素濃度は3×1016cm-3を得ることがで
き、水素は4×1020cm-3であり、珪素4×1022cm-3
として比較すると1原子%であった。
【0029】本発明の構成においては、2.5pa程度の
比較的高い成膜圧力がよいことがデータとして得られて
いるので、超高真空状態での成膜を行うのは不適格であ
る。よって、前述したように酸素、炭素、窒素を吸着分
子として排気することのできるクライオポンプの使用は
顕著な効果を有する。さらに本発明においてはアルゴン
のごとき不活性気体と水素の混合雰囲気中において、ス
パッタリングによって成膜をするので、最も問題となる
不純物である酸素が水素と結合して分子となって反応空
間内に存在する。よって前述のごとくクライオポンプを
用いると効率よくこの酸素と水素から成る分子を排気す
ることができる。さらに本発明の構成のようにP型また
はN型の導電型に寄与する不純物(例えばリン、アンチ
モン)を含有しなければならない半導体膜を形成する場
合、反応ガスを用いたCVD法等の気相成長法において
は、気相中に導電型に寄与する不純物を添加せねばなら
ないので、必然的に不要な不純物が混入してしまう問題
がある。このような問題を解決する方法としては極めて
純度の高い反応ガスを用いて特殊な反応炉を用いる方法
があるが、コストの問題と生産性の悪さが問題となる。
【0030】以上のことより本実施例のように、ターボ
分子ポンプ、クライオポンプを併用し、反応ガスを用い
ない水素を含有した不活性雰囲気中におけるスパッタリ
ングによって半導体膜、とくに一導電型を付与するIII
価、V価の元素を含んだ半導体膜を作製する方法は、成
膜される半導体膜中の不要な不純物である酸素、炭素、
窒素を効率よくに排気でき、しかも究めて低コストで生
産性に優れた方法であるといえる。
【0031】本発明の構成において、成膜後のN型の半
導体膜に700℃以下の温度で熱アニールを行ってもよ
い。
【0032】本発明においては、ターゲットとして単結
晶、多結晶の半導体ターゲットを用い、そのターゲット
中にP型またはN型の導電型を付与する不純物であるII
I価またはV価の不純物を100%イオン化した状態、
すなわち完全にIII価またはV価の不純物をアクセプタ
またはドナーとして置換せしめているので、このターゲ
ットを水素を含む雰囲気中においてスパッタリングする
ことによって前記不純物がその内部でアクセプタまたは
ドナーとして置換されているクラスタが基板に向かって
飛翔し水素プラズマによって不対結合手を中和しつつ基
板に到達するので、スパッタリングによって成膜される
半導体膜中における前記III価またはV価の不純物が高
いイオン化率を有し、これら不純物がアクセプタまたは
ドナーとして置換せしめ、イオン化率を高めることがで
きた。
【0033】本発明の構成は、珪素半導体に限らず他の
半導体に適用できることはいうまでもない。例えば、一
導電型を付与する不純物が添加されたシリコン(珪素)
とゲルマニウムのターゲットを同時に用いることによっ
て、一導電型を有するSix Ge1-x の半導体膜を得ること
ができる。この場合、それぞれのターゲットの面積を変
えることで、半導体膜の組成比を変えることができる。
この思想によれば、さらに複数のターゲットを同時に用
いることでさらに複雑な組成比を有する半導体膜を得る
こができる。
【0034】またスパッタリング時において、その雰囲
気中にハロゲン元素を添加し、水素と同様にスパッタ原
子のクラスタの不対結合手を中和するためにNF3 等を
0.1〜10%程度添加してもよい。
【0035】
【実施例2】本実施例は、図1に示すマグネトロン型RF
スパッタ装置を用いてボロン(B) が添加されたP型のSi
x Ge1-x の半導体膜を得たものである。本実施例におい
ては、マグネトロン型RFスパッタ装置を用いて圧力2.
5pa、RFパワー200W、基板温度100℃で、水素分
圧比80%の水素とアルゴンの混合雰囲気下においてス
パッタリングを行い、その後600℃、72時間の熱ア
ニールを行ったN型のSix Ge1-x 半導体膜である。なお
シリコン、ゲルマニウムの単結晶ターゲットはリンが1
×1017cm-3以上含まれた溶融基板を同面積づつ複数分
散して配置し、さらに基板側を遊星回転によって回転さ
せることによって基板上に形成されるN型のSix Ge1-x
半導体膜の均一性を高めた。
【0036】本実施例においてもシリコンおよびゲルマ
ニウムの単結晶ターゲット中のボロンがアクセプターと
して置換されているので、本発明の特徴であるターゲッ
トの導電率の1/100〜1/3の導電率を有するP型
の半導体を作製することができる。
【0037】反応圧力を2.5paと高くしたのは、本発
明者の行った図6に示す実験結果に基づくものである。
図6は成膜後に600℃、72時間の熱アニールを行っ
たN型の珪素半導体膜の成膜時の圧力とXRD強度(IT
ENSITY)との関係を示したものである。図6のデータが
得られた成膜条件は、単結晶または多結晶のシリコンタ
ーゲット中にリンをターゲットの抵抗率が2〜3KΩcm
になるように添加したものを用い、成膜温度は150
℃、RFパワーは400W、雰囲気は水素分圧比(PT
PT)が30%の水素とアルゴンの混合雰囲気中である。
そして成膜後不活性雰囲気中において600℃、72時
間の熱アニールを行ったものである。図より反応圧力
は2.5pa程度の方が、高い結晶性を示していることが
わかる。
【0038】RFパワーを200Wとしたのは、図7に示
す実験結果に基づくものである。図7に示されるデータ
は、前記図6において示される作製条件と同様な条件に
おいて、成膜圧力を0.5paとした場合における成膜時
の投入パワーとXRDの強度(ITENSITY)との関係をし
めしたものである。図7よりスパッタリング時の投入パ
ワーは200W程度の比較的低い値の方が半導体膜の結
晶性が高いことがわかる。
【0039】本実施例において、基板温度を100℃と
したのは、本発明の構成である200℃以下の基板温度
で成膜することによって、膜質を高めた効果を示す図2
に示す実験結果に基づくものである。図2に示されるデ
ータは図5に示される場合と同様な作製条件において、
基板温度と得られた膜のXRD強度の関係を示したもの
である。この図を見ると、成膜温度(この場合は基板
温度)は100℃以上では、熱アニール後の膜の結晶性
が低くなるのに対して、100 ℃以下で成膜した場合は、
熱アニール後の膜の結晶性が高いことがわかる。これは
前述したように、低温で成膜するとスパッタされた珪素
のクラスタが雰囲気中の水素によって結合し、さらに熱
アニールによって珪素クラスタ同士の結合を形成するた
め、熱アニールを行ってもその結晶性が保存、助長され
るためである。
【0040】本実施例においてもターゲットの導電率を
高くすることで、スパッタ膜の導電率を高くすることが
できる。これは、前述したようにターゲット中において
アクセプターまたはドナーとなった不純物は、水素を含
む雰囲気中におけるスパッタリングにおいて成膜された
膜中で、高いイオン化率で存在し、アクセプターまたは
ドナーとして置換されるため、ターゲットの導電率の1
/100〜1/3という高い導電率を有するP型または
N型の半導体膜を得ることができるからである。
【0041】
【実施例3】本実施例は、実施例2と同様な条件によっ
て、Six C1-X、(0≦X≦1)のリンが混入したN型半
導体膜を得たものである。本実施例においては、珪素と
炭素のターゲットを細かく分散して配置し、かつその量
を変えることで化学量論比をかえることができる。この
場合、作製される膜の均一度を増すためにターゲットま
たは基板を回転させた。
【0042】なお本明細書中における実施例において
は、一導電型を半導体に対し付与する元素であるアンチ
モン、リン、ボロン等が添加されたターゲットを用いた
が、これら不純物が添加されていないSi、Ge、Six Ge
1-X 、Six C1-X、(01)等のターゲットを用い
て、Si、Ge、Six Ge1-X 、Six C1-X、(0≦X1)等
の半導体膜を作製してもよいことはいうまでもない。
【0043】
【発明の効果】本発明の構成である、一導電型を有する
不純物を添加した半導体ターゲットを用い、水素を含む
不活性雰囲気中の水素の分圧が30%以上の雰囲気中に
おいて、200℃以下の基板温度でスパッタリングを行
うことによって導電率の高い一導電型を有する半導体膜
を得ることができた。
【図面の簡単な説明】
【図1】本発明の方法を実現するために用いたスパッタ
装置の例を示す。
【図2】本発明の方法によって得られたN型珪素半導体
膜の成膜温度とXRD強度の関係の例を示す。
【図3】本発明の方法によって得られたN型珪素半導体
膜の導電率と成膜時の基板温度の関係の例を示す。
【図4】本発明の方法によって得られたN型珪素半導体
膜の導電率と成膜時の水素分圧の関係の例を示す。
【図5】本発明の方法によって得られたN型珪素半導体
膜のラマンスペクトルの例を示す。
【図6】本発明の方法によって得られたN型珪素半導体
膜の成膜圧力とXRD強度の関係の例を示す。
【図7】本発明の方法によって得られたN型珪素半導体
膜の成膜時における投入RFパワーとXRD強度の関係
を示す。
フロントページの続き (56)参考文献 特開 平2−194620(JP,A) 特開 昭58−180072(JP,A) 特開 昭60−91627(JP,A) 特開 昭63−312962(JP,A) 特開 平1−276616(JP,A) 特開 昭59−61918(JP,A) 特開 昭62−232116(JP,A)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 水素の分圧が全圧に対して30%以上で
    ある雰囲気中で半導体ターゲットをスパッタリングして
    基板上に半導体膜を作製し、 前記スパッタリングによって得た半導体膜を450℃以
    上700℃以下の温度でアニールして前記半導体膜の結
    晶性を助長する半導体膜作製方法であって、 前記スパッタリングを行う際に前記基板の温度を200
    ℃以下とし、 前記半導体ターゲットとして単結晶または多結晶のSi、
    Ge、Si x Ge 1-X (0<X<1)またはSi x C 1-X (0≦X
    <1)を用いる ことを特徴とする半導体膜作製方法。
  2. 【請求項2】 水素の分圧が全圧に対して30%以上で
    ある雰囲気中で半導体ターゲットをスパッタリングして
    基板上に酸素濃度が3×1019cm-3以下の半導体膜を
    作製し、 前記スパッタリングによって得た半導体膜を450℃以
    上700℃以下の温度でアニールして前記半導体膜の結
    晶性を助長する半導体膜作製方法であって、 前記スパッタリングを行う際に前記基板の温度を200
    ℃以下とし、 前記半導体ターゲットとして単結晶または多結晶のSi、
    Ge、Si x Ge 1-X (0<X<1)またはSi x C 1-X (0≦X
    <1)を用いる ことを特徴とする半導体膜作製方法。
  3. 【請求項3】 水素の分圧が全圧に対して30%以上で
    ある雰囲気中で半導体ターゲットをスパッタリングして
    基板上に半導体膜を作製し、 前記スパッタリングによって得た半導体膜を450℃以
    上700℃以下の温度でアニールして前記半導体膜の結
    晶性を助長する半導体膜作製方法であって、 前記スパッタリングを行う際に前記基板をフローティン
    グ状態とし、かつ前記基板の温度を200℃以下とし、 前記半導体ターゲットとして単結晶または多結晶のSi、
    Ge、Si x Ge 1-X (0<X<1)またはSi x C 1-X (0≦X
    <1)を用いる ことを特徴とする半導体膜作製方法。
JP02418294A 1990-12-21 1990-12-21 半導体膜作製方法 Expired - Fee Related JP3123656B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02418294A JP3123656B2 (ja) 1990-12-21 1990-12-21 半導体膜作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02418294A JP3123656B2 (ja) 1990-12-21 1990-12-21 半導体膜作製方法

Publications (2)

Publication Number Publication Date
JPH04221817A JPH04221817A (ja) 1992-08-12
JP3123656B2 true JP3123656B2 (ja) 2001-01-15

Family

ID=18526168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02418294A Expired - Fee Related JP3123656B2 (ja) 1990-12-21 1990-12-21 半導体膜作製方法

Country Status (1)

Country Link
JP (1) JP3123656B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466962B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
JPH04221817A (ja) 1992-08-12

Similar Documents

Publication Publication Date Title
US5320984A (en) Method for forming a semiconductor film by sputter deposition in a hydrogen atmosphere
JPH04174517A (ja) ダイヤモンド半導体の製造方法
JP3123656B2 (ja) 半導体膜作製方法
JP4910124B2 (ja) 半導体薄膜製造装置および方法
JP3123657B2 (ja) 半導体膜作製方法
JP2010226136A (ja) 半導体薄膜製造方法
JP2945948B2 (ja) 半導体膜作製方法
JP3076382B2 (ja) 半導体膜作製方法
US11972947B2 (en) Manufacturing method for semiconductor laminated film, and semiconductor laminated film
JP2923696B2 (ja) 半導体膜作製方法
JP3386436B2 (ja) 半導体膜の作製方法
JP3518490B2 (ja) 半導体膜作製方法
JP3495035B2 (ja) シリコン膜の作製方法
JPH1064824A (ja) スパッタ装置
JP2001144017A (ja) スパッタ装置
JP2003297753A (ja) 半導体膜の作製方法
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
JP4031021B2 (ja) 薄膜トランジスタの作製方法
JP3065528B2 (ja) 半導体装置
JP3160269B2 (ja) 半導体装置の作製方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP2001244199A (ja) ベータ鉄シリサイドの成膜方法
JP3142836B2 (ja) 半導体装置
JP4001281B2 (ja) 絶縁ゲイト型電界効果薄膜トランジスタの作製方法
JP2880785B2 (ja) シリサイド層の形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees