JP2880785B2 - シリサイド層の形成方法 - Google Patents

シリサイド層の形成方法

Info

Publication number
JP2880785B2
JP2880785B2 JP2273852A JP27385290A JP2880785B2 JP 2880785 B2 JP2880785 B2 JP 2880785B2 JP 2273852 A JP2273852 A JP 2273852A JP 27385290 A JP27385290 A JP 27385290A JP 2880785 B2 JP2880785 B2 JP 2880785B2
Authority
JP
Japan
Prior art keywords
silicide layer
silicon substrate
layer
iron
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2273852A
Other languages
English (en)
Other versions
JPH04148533A (ja
Inventor
和夫 小沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2273852A priority Critical patent/JP2880785B2/ja
Publication of JPH04148533A publication Critical patent/JPH04148533A/ja
Application granted granted Critical
Publication of JP2880785B2 publication Critical patent/JP2880785B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、シリサイド層の形成方法に関するもので
ある。
〔従来の技術〕
従来のシリサイド層の形成方法の一例について第3図
を参照して説明する。
第3図(a)に示すように、真空装置内で、スパッタ
法または、電子銃による蒸着法により、シリコン基板1
の表面に鉄層3を堆積させる。通常、堆積中の真空度
は、2×10-6Torr以下を維持し、堆積する鉄層3の膜厚
は20nm〜1000nmである。
次に、第3図(b)に示すように、真空中、又は、電
気炉中で熱処理することにより、鉄シリサイド層7を形
成する。熱処理条件は、500℃〜950℃、10分〜2時間の
範囲で行われる。このように、従来の鉄シリサイド層の
形成方法は、シリコン基板上に鉄層を堆積した後、熱処
理による固相反応で鉄シリサイド層を形成する。
〔発明が解決しようとする課題〕
従来のシリサイド層の形成方法では、鉄シリサイド層
や高融点金属シリサイド層のシリサイド化反応の際、シ
リコンが主拡散種であり、このために、多結晶もしくは
アモルファスに堆積している金属層中にシリコン原子が
拡散していき、堆積金属層中でシリサイド化が起きてい
る。このため、形成した金属シリサイド層は多結晶とな
る。そのため、シリサイド層中の結晶粒界で欠陥準位が
生成されてしまい、欠陥準位の再現性が乏しいために、
電気特性の制御ができないという問題があった。
〔課題を解決するための手段〕
本発明のシリサイド層の形成方法は、シリコン基板の
表面に置換固溶体型不純物を高濃度に導入してシリコン
基板表面のシリコン原子の拡散速度をシリコン基板上に
堆積させる金属原子の拡散速度よりも低下させる工程
と、前記シリコン基板上に金属を堆積させて熱処理し前
記シリコン基板の表面にシリサイド層を成長させる工程
とを含んで構成される。
〔作用〕
表面近傍領域に不純物をシリコンの置換位置に含んだ
シリコン基板上に金属層を堆積した後、熱処理による固
相反応で金属シリサイド層を形成する際に、シリコン基
板中のシリコン原子の拡散速度が金属原子の拡散速度と
比較して低下されることで金属原子がシリコン基板中に
容易に拡散することができる。このことにより、シリサ
イド化反応の主拡散種が金属原子となり、本来、結晶性
を有しているシリコン基板中に金属シリサイド層が形成
される。このために、形成された金属シリサイド層はシ
リコン基板に対してエピタキシャルな関係を有する結晶
となる。このことにより、金属シリサイド層中の結晶粒
界で生成される欠陥準位による電気特性の劣化が防止さ
れる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第1図(a)〜(c)は本発明の第1の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
まず、第1図(a)に示すように、(001)面を主面
とするシリコン基板の表面に置換固溶体型不純物原子と
してホウ素をイオン注入又は熱拡散により導入し表面か
ら100nm程度までの領域に1×1020〜1×1021cm-3の不
純物濃度の不純物導入層2を形成する。
次に、第1図(b)に示すように、不純物導入層2を
含むシリコン基板1の表面に通常の蒸着前処理を施した
後、ロータリポンプ、ソープションポンプ、チタンサブ
リメーションポンプ、およびイオンポンプを組み合わせ
た真空蒸着装置で、真空度が2×10-8Torr以下になった
ことを確認後、電子銃により鉄ソースを加熱し、鉄の蒸
着速度が8nm/minとなるように、電子銃のエミション電
流を調整しながら、300nmの厚さの鉄層3を不純物導入
層2の表面に堆積する。ここで、鉄ソースは、99.9%以
上の純度のものを使用する。また、蒸着中の真空度は、
1×10-7Torr以下とし、蒸着中のシリコン基板は100℃
程度に維持しておく。
次に、第1図(c)に示すように、蒸着時と同一の真
空チャンバ中でシリコン基板1を裏面からカーボンヒー
タ等で800℃〜950℃で60分間加熱して反応させ、単結晶
の鉄シリサイド層4を形成する。単結晶鉄シリサイド層
4はその熱処理温度等の形成条件によっては多結晶とな
るが従来の成膜方法と比較して結晶粒径が大きく下地シ
リコン基板の結晶性を反映した良好な結晶が形成され
る。
第2図(a)〜(c)は本発明の第2の実施例を説明
するための工程順に示した半導体チップの断面図であ
る。
第2図(a)に示すように、(001)面を主面とする
シリコン基板1の表面層にイオン注入もしくは熱拡散に
よってホウ素を導入し、表面から100nm程度までの領域
に1×1020〜1×1021cm-3の不純物濃度の不純物導入層
2を形成する。
次に、第2図(b)に示すように通常の蒸着前処理を
施したシリコン基板1の不純物導入層2の上に電子銃蒸
着により数nmの厚さの鉄層を堆積する。蒸着中の真空度
は、1×10-7Torr以下であり、蒸着中のシリコン基板は
100℃程度の温度に維持しておく。蒸着終了後、同一真
空中でシリコン基板を裏面からカーボンヒータ等で800
℃〜950℃で10分間加熱することで薄膜層単結晶鉄シリ
サイド層5を形成する。
次に、第2図(c)に示すように、シリコン基板を80
0℃程度に維持し薄膜単結晶鉄シリサイド層5の上に鉄
とシリコンとをその原子数比が1:2となるように同時蒸
着して反応させ、厚さ600nmの鉄シリサイド層6を形成
する。ここで、蒸着中の真空度は、1×10-7Torr以下に
する。
なお、置換固溶体型不純物原子として例えば、炭素,
ガリウム,砒素,リン,アンチモンを用いても良く、ま
た、金属として鉄の代りにモリブデンを用いても良い。
〔発明の効果〕
以上説明したように本発明は、基板のシリコン結晶に
対してエピタキシャル成長した良好なシリサイド層が得
られる。このことにより、欠陥密度少ない良好なデバイ
スを構成することができるという効果を有する。
【図面の簡単な説明】
第1図(a)〜(c)および第2図(a)〜(c)は、
本発明の第1及び第2の実施例を説明するための工程順
に示した半導体チップの断面図、第3図(a),(b)
は、従来のシリサイド層の形成方法を説明するための工
程順に示した半導体チップの断面図である。 1……シリコン基板、2……不純物導入層、3……鉄
層、4……単結晶鉄シリサイド層、5……薄膜単結晶鉄
シリサイド層、6,7……鉄シリサイド層。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】シリコン基板の表面に置換固溶体型不純物
    を高濃度に導入してシリコン基板表面のシリコン原子の
    拡散速度をシリコン基板上に堆積させる金属原子の拡散
    速度よりも低下させる工程と、前記シリコン基板上に金
    属を堆積させて熱処理し前記シリコン基板の表面にシリ
    サイド層を成長させる工程とを含むことを特徴とするシ
    リサイド層の形成方法。
  2. 【請求項2】置換固溶体型不純物が表面から100nm程度
    までの領域に注入されており、かつ不純物濃度が1×10
    20〜1×1021cm-3であることを特徴とする特許請求の範
    囲(1)に記載のシリサイド層の形成方法。
JP2273852A 1990-10-12 1990-10-12 シリサイド層の形成方法 Expired - Lifetime JP2880785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2273852A JP2880785B2 (ja) 1990-10-12 1990-10-12 シリサイド層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2273852A JP2880785B2 (ja) 1990-10-12 1990-10-12 シリサイド層の形成方法

Publications (2)

Publication Number Publication Date
JPH04148533A JPH04148533A (ja) 1992-05-21
JP2880785B2 true JP2880785B2 (ja) 1999-04-12

Family

ID=17533452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2273852A Expired - Lifetime JP2880785B2 (ja) 1990-10-12 1990-10-12 シリサイド層の形成方法

Country Status (1)

Country Link
JP (1) JP2880785B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138075A (ja) * 1982-02-12 1983-08-16 Nec Corp シリコンmos型電界効果トランジスタ及びその製造方法
JP2643930B2 (ja) * 1986-07-17 1997-08-25 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH04148533A (ja) 1992-05-21

Similar Documents

Publication Publication Date Title
KR0155587B1 (ko) 반도체 웨이퍼의 실리콘 층 위에 규화 티탄 층을 형성하는 방법
EP0576566B1 (en) A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
JPS62177909A (ja) 半導体装置の製造方法
JP2681283B2 (ja) イオン注入ポリシリコン面に酸化物を成長させる方法
JP2880785B2 (ja) シリサイド層の形成方法
JPH0824184B2 (ja) 薄膜トランジスタの製造方法
JP2848404B2 (ja) ▲iii▼―▲v▼族化合物半導体層の形成方法
JPH04330717A (ja) 半導体膜の製造方法
JPH0476217B2 (ja)
JPS63155714A (ja) 半導体膜の成形方法
JPH05251378A (ja) 半導体装置の製造方法
JP2615406B2 (ja) 炭化珪素埋め込み層を有するシリコン基板の製造方法
JP3123657B2 (ja) 半導体膜作製方法
JP2928929B2 (ja) 不純物ドーピング方法
JP2875258B2 (ja) 半導体装置およびその製造方法
JP3386436B2 (ja) 半導体膜の作製方法
JP3076382B2 (ja) 半導体膜作製方法
US5956604A (en) Ohmic contact to Gallium Arsenide using epitaxially deposited Cobalt Digermanide
JPH0350823A (ja) 半導体装置の製造方法
JPH07120636B2 (ja) 半導体装置の製造方法
TW202344699A (zh) 單晶半導體膜之製造方法、單晶半導體膜之積層膜之製造方法以及半導體元件
JP3149457B2 (ja) シリコンゲルマニウム膜,シリコンゲルマニウム膜の製造方法及びシリコンゲルマニウム膜を用いて製造した半導体装置
JPH0547660A (ja) 半導体薄膜の固相成長方法
JP2705374B2 (ja) Iii−v化合物半導体上のiv族元素半導体形成方法
JPH05315256A (ja) 多結晶シリコン薄膜の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100129

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110129

Year of fee payment: 12