JPS58138075A - シリコンmos型電界効果トランジスタ及びその製造方法 - Google Patents

シリコンmos型電界効果トランジスタ及びその製造方法

Info

Publication number
JPS58138075A
JPS58138075A JP2090982A JP2090982A JPS58138075A JP S58138075 A JPS58138075 A JP S58138075A JP 2090982 A JP2090982 A JP 2090982A JP 2090982 A JP2090982 A JP 2090982A JP S58138075 A JPS58138075 A JP S58138075A
Authority
JP
Japan
Prior art keywords
silicon
melting point
point metal
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2090982A
Other languages
English (en)
Inventor
Hidekazu Okabayashi
岡林 秀和
Mitsutaka Morimoto
光孝 森本
Eiji Nagasawa
長澤 英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP2090982A priority Critical patent/JPS58138075A/ja
Publication of JPS58138075A publication Critical patent/JPS58138075A/ja
Priority to US06/657,080 priority patent/US4551908A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシリコン結晶を用いたMOa型電界効果トラン
ジスタに関するものである0 シリコンMOa型電界効果トランジスタは、高周波用の
単体トランジスタや集積回路の基本素子として広く用い
られている。これらいずnの応用に対してもスイッチン
グ速[、最大動作周波数、利得等のトランジスタ特性の
向上、あるいは集積回路に8ける集積度の向上を因るた
めトランジスタのチャネル長の短−が重要な課題となっ
ているoしかしチャネル長を1−1.5μm@度以下に
まで短縮するといわゆる短チャネル幼果として知られて
いる閾値電圧のチャネル長依存性やソース・ドレイン間
耐圧の低下等の重大な問題点が生じる0これらの問題は
王として、ソースとドレイン間の距離がトレイン領域に
よる空乏層の蝙びのai1度あるいはそれ以下にまで短
かくなったためによるものである◎この問題、即ち、ド
レイン空乏層の蝙びの影響を軽減するためには、ソース
及びドレイン領域の深さ、即ちソース及びドレイン領域
の接合陳さを浅くすることが有効であることが知らnて
いる。現在、接合深さが0.3μm梶置0比較的浅ス いn型ンー2.ドレイン層は砒素イオン注入により形成
することができる。し力)じ、このl!度の浅さのソー
ス及びドレイン領域においても、その層抵抗は30〜5
0Ω/口という比較的大きな値になり、集積回路への応
用の場合の様にソースあるいはドレイン領域のg長が°
そのま\素子間の相互接続配−としても使用される場合
には直列抵抗が無視し得ない値になってしまい信号の伝
播遅延や電圧低下の原因となる。ナヤ不ル長が1μ亀μ
下にまで短−された場合−こは、更に浅い接合深さが必
要となり、従って層抵抗は益々大きくなりその場燻抗に
よるトランジスタや集積回路の性能の低下は一層一刻な
ものとなる。
また、0.1〜0.2μm4にの浅い接合−域へのアル
ミニウム系金属によるオーミックコンタクトにおいても
いわゆるスパイクと称される局部的拡散・合金化反応が
生じ基板との電気的IMi絡を引起し易いことが予想さ
れる。この様に、率に不純曹イオン注入のみで0.1〜
0.2μm11度の浅いソース・ドレイン領域を形成す
ることは電気抵抗やオーミックコンタクト等の点り)ら
好ましくないことが判る。
この問題を解決するために金l14硅化物IjIIIを
ソース・ドレイン領域の表面に形成することが考えられ
る。
し力)シ、白金、パラジウム等の貴金属の硅化物を形成
した場合には、こnらの責蛍属の硅化物の熱安定性が充
分でないため850℃14直の熱処理によって抵抗値が
著しく増大したり、オーミックコンタクト部でアルミニ
ウム系金属と反応したりするという問題があり実用に供
し崩い。一方、モリブデン、タンゲスアン、タンタル、
チタン等のいわゆる高融点金属の硅化物の場合に番まそ
れらの材料自身の耐熱性という点においては問題はない
。そこで従来の技術を用いてCれらの高融点金属の硅化
物をソース・ドレイン領域上に形成して低抵抗化を図る
という目的のために応用しようとすると次の2つの方法
が従来考えられていた。
第1の方法は所望の組成比の高融点金属の硅化物膜その
ものをスパッタリングや真空蒸着等の方法を用いて堆積
する方法である。しη)シ、この方法においては800
℃糧置以装の毫温熱処理によって高融点金属の硅化物膜
とその下の予め高濃度にネトレイン領域の実効的な直列
抵抗、・の増加を引起す。
更に、この方法では、予め金属硅化物組成を持った膜を
堆積するため、ソース、ドレイン領域等の所望の領域に
のみ自己整合的に形成することは容易ではないという欠
点をも含んでいる。
g2の方法は、l1i6融点金属の硅化物そのものを堆
積するのではなく、高融点金属層を堆積した後、熱処理
によって高融点金属とシリコンとを反応させて硅化一層
を形成する方法である0この方法では、ソース・ドレイ
ン領域等の所望の領域のシリコン表面を旙出せしめて力
)ら高融点金属層の堆積を行うことにより、所望部のみ
に自己整合的に高融点金属層を形成することができるo
しかし、この方法を実際に賦6ると高融点金属と高濃度
に不純物をドープしたシリコンとの反応の再演性や−様
性が著しく想いことが判った。即ち、高融点金属とシリ
コンとの硅化物反応が殆ど生じない場合や、激しい反応
が生じる場合が、試料間あるいは試料内においても生じ
た。これは多分高融点金属とシリコンとの界面やi%融
点金属あるいはシリコンの状態によって硅化物形成災厄
が敏感に影響された結果と考えられる。更に、この様な
方法においては、高融点金属とシリコンとの軸化物形成
反応が生じた場合においても、虹化物形成反応は、シリ
コン露出部の端部から未嬉田部(高融点金属−が絶縁物
上にある領域)ヘハミ出して生じるため、自己整合的に
高融点金属の軸化@を所望領域にのみ形成するという点
においても問題があることが判明した。
その上、上記2つの方法いずれによって形成した高融点
金属の軸化物においても、850℃機に以上の高置熱処
理によって結晶粒極が100OXオーダj= の多結晶4なり従って表面の平滑性や均質性も余りよく
ない。この−に表面の平滑性や均質性もよくなく′IJ
)つ多結晶の14一点戴^の硅化物層を^濃度−こ不純
物をドープしたシリコン結晶表面に形成した後高温の熱
処理を行うと、シリコン結晶にドープしておいた不純物
が硅化物層の結晶粒界中に拡散しシリコン結晶中力)ら
抜けるという現象が生じたり、あるいは、オーミックコ
ンタクト用のアルミニウム来会J4を堆積した場合には
、アルミニウムやシリコンが結晶粒界を容易に相互拡散
しいわゆるスパイクを生じるということが判った。
以上の如く、従来の方法、あるいは従来の方法によって
形成される高融点金属の硅化物層は、ソース、ドレイン
領域の低抵抗化という目的への応用曇こげ不適当である
ことが判明した。
不発明の目的は、上記従来構造及び従来方法における問
題点を解決した1thr現なシリコンMO8型電昇効釆
トランジスタとその装造方法を提供Tることである。
本発明によればソース・ドレイン領域のシリコン表面の
ほぼ全面が平滑で8)つ均質な単結晶状の高融点金属の
軸化物j−で被われていることを特徴とするシリコンM
O8fi電界幼釆トランジスタが得られる。
更に本発明ICよればこのシリコン結晶中力′4が効果
トランジスタの製造方法として、ソース及びドレイン領
域を形成すべき領域のシリコン結晶表面のほぼ全面に高
融照会J11[を堆積し、次いでソース及びドレイン領
域を形成するための不純物イオンを該高融点金属Hf通
してかつその飛程が腋高融照会jII4襖の膜厚より大
きくなる条件でイオン注入することによりイオン法人さ
れた領域での前記高融点金属鎖と前記シリコン結晶との
界面lこ少くとも前記高融点金属と前記シリコンとが混
合した層を形成し同時番こ該混合層直下部にソース及び
ドレイン領域形成相の不純物イオン注入層を形成し。
次いで熱処理を行うことにより該イオン注入層の電気的
な活性化を行うとともにsI記イオン注入によって形成
された前記混合層を平滑でかつ均質な単結晶状の高融点
金属硅化物層に結晶化させることを待機とするシリコン
結晶中力′−が効果トランジスタの製造方法が優られる
更に不発明によれば同じく上記シリコンMO8fi11
E界幼果トランジスタの製造方法として不純物をドープ
して形成したソース及びドレイン領域のシリコン結晶表
面のほぼ全面tc高高融点金属管形成し。
次いでシリコン中において電気的に不活性なシリくなる
条件でイオン注入することによりイオン注入された領域
での高゛融照会JINと不純物をドープしたシリコン結
晶との界面に少くとも前記高一点釡属と前記シリコンと
が混合した層を形成し、次いで熱処理を行うことにより
峡混合層を平滑でかつ均質な単結晶状の闘融点*s&化
物層に結晶化させることを特徴とするシリコンMO8f
i電界幼釆トランジスタの製造方法が侍らnる・ 本発明によるトランジスタは、イオン注入によって形成
したi4m点金属とシリコンとの混合層の結晶化NIを
ソース・ドレイン領域の低抵抗化層として市いており、
上記本発明による方法により形成したlTi6融点金s
4姓化物鳩は、従来方法によって形成した一一照会J4
硅化會層に比較して著しく優nた平滑性、均質性、熱的
安定性及び合雀化反応に対する障壁性を有する。従って
950℃梅度の熱処理を行っても低抵抗性を失わすη)
つ高信頼性のあるアルミニウム系のオーミックコンタク
トも形成し得る浅いソース・ドレイン領域を有するトラ
ンジスタが実質的に始めて実現される。
また、本発明による方法では、上述の優れた性質を有す
る高融点金属硅化物層は極めて再現性よく形成し得る上
、所i!領域以外ヘハミ出して硫化1シ 鳩か形成されるこεがく従りて萬い自己腹合性を有する
という利点もある〇 第1図は、不発明による方法と従来の方法とによって形
成されたモリブデン軸化物層の表面状朧の違いを示すた
めの光学−微鏡写真である◎矩形領域内部はシリコン基
板表面を露出させてから(Kl化膜に窓を形成してから
)モリブデン膜を堆積した領域であり、矩形の外部は、
酸化シリコン瞑上にモリブデン膜が堆積された領域であ
る◎また、禎域101は不発明による方法により、40
0Aのモリブデン膜を通して180keV5X10 m
  の砒素イオン注入を行った後に熱処理によりモリブ
デンは化物1mを形成した領域であり、領域102は、
従来の方法により全くイオン注入せずに熱処理によりモ
リブデン姓化物層を形成した領域である。
領域101では表面が極めて平滑であるのに対し領域1
02での表面荒わが著しい。また領域101では酸化膜
の窓外へのハミ出した硅化物層の形成は生じていないが
、幀°斌102では酸化膜の窓へのハミ出した硅化物の
形成103が見られる。また透過′−子kj4微跳観察
によれば、領域101には殆ど明確な粒界が見肖らない
が、領域102では数百〜数千Xの結晶粒ρ)ら成立し
ていることが判った。更に、反射電子縁回折によっても
、領域110117J晶性が領域102の結晶性より着
しく良いことが判った。
次に本発明によるシリコンMO8fi=域界効果トラン
ジスタとその製造方法の実施例を図を用いて説明する。
第lcv実施同は、本願特許−N求範囲の第2項に対重
6するものである◎第2図(a) # (b) e (
c) t (d) s (e)。
(f)はこの第1の実施例を説明するための図で生簀工
程における上記トランジスタの模式的断面を順次示した
図である。
201は主面の面方位が(511)であるp!シリコン
基板、202はフィールド績化膜、203はチャネルス
トップ用ボロン注入層、204はゲート駿化膜(膜厚a
soX)、205はスパッタリングで形成したモリブデ
ン硅化物(Mo8i 、 )ゲート電極である。次に―
)図の如くソース・ドレインを形成すべき領域のゲート
酸化lIIを除去してシリコン面206,206を露出
させる。この際ゲート電極205下のゲート鐵化膜がア
ンダーカットされるのを防ぐため方向性エツチング特性
を有する反応性イオンビームエツチングを用いた。次に
、 (C)@、の如く電子ビーム蒸着法により、高融点
金属としてのモリブデン@207@厚400X)を堆積
する。
この際ゲート電@205の段差部での畿覆率が良くなら
ない様に行った方が後の自己整合的に硅化物を形成する
という観点からは万丈しい0次に(d)図の如< 18
0keVの砒素イオン208を5XIOalだけイオン
注入することにより、モリブデンとシリコンとの混合層
209,209並びに砒素イオン注入4210,210
を形成する0次に600℃水嵩ガス中で熱処理すること
により拠金Fa209,209舊 をモリブデン硅化物に結晶化さ扇た後、過鐵化水累系エ
ツチング液に浸漬することによりフィールド酸化@20
2及びゲート電り120s上の未反応モリブデンi[を
除去することにより(e)1mの様な構造を得る。次に
、図(わの即く、層間結縁娯としてのリンガラス層21
1を堆積した後、イオン注入層の′4気的活性を図るた
め950℃の熱処理を行った後。
更−こアルミニウムによる配@212を形成することれ
たMO8fi電界効果トランジスタが形成できた・第3
図(at 、 (b) * (c) * (d)は1本
願特許請求の範囲第3項に対応する実施向を説明するた
めのもので第2図と同様に主要工程における本発明のト
ランジスタの模式的断面を順次示した図である。
まず(IJ図の如く主面の面方位が(511)であるp
alシリコン基板301を用いてフィールド域化暎30
2、チャネルスト、プ用ボロン注入41303%ゲート
酸化1I304(膜厚350A)、モリブデン硅化物ゲ
ート電極305を一述の@lの実施例の場會七同様の条
件で形成する。次にゲート電@30sをマスクとして、
ゲート酸化@304を通して10 oke’r″砒素イ
オン15X1G 鋼 イオン注入し、ソース及びドレイ
ン用砒素イオン注入層306,306を形成する。次に
、ソース、ドレイン領域上のゲート酸化膜を除去するこ
とにより、Φ)図の如くシリコン表11kY27.27
を露出させる。次に(CJ図の如< 40OAの膜厚の
モリブデン1112131積する。
次に(d)図の如(180keVのシリコンイオン30
Gを5X10cI11  だけ注入することによりモリ
ブデンとシリコンとの混合層310,310(F−形成
する◎以後は、illの実施例における600℃での硅
化物結晶化のための熱処理以後と同じであるので省略す
る。
第3図(旬t (b) 、 (CJ e (d)で示し
た実施列においては、モリブデン膜堆積前に形成するソ
ース・ドレイン領域306,306上のゲート酸化膜の
除去は、自己整合的に行ったが、この際のゲ、−計電極
305下のゲート酸化膜のアンダーカットの発生による
ゲート電極とソースやドレインとの短絡の可能性を避け
るため*@<図(旬、−)に示した如く通常のホトリソ
グラフィーとエツチング技術を用いてゲート酸化膜を除
去する°領域407,407をゲート電極から少し離し
ておいてからモリブデン1140gを1堆積してもよい
上記いずれの実施例においても本発明による場合のソー
ス・ドレイン領域は接合深さが約0.25μmで層抵抗
が約15νOであったが、従来の様にソース・ドレイン
領域をイオン注入層のみで構成しまた場合には、その層
抵抗は60Q/口と4倍近く−大きい値であった。
なお、本実施91#こおいては、高−照会属としてモリ
ブデンを用いた場合についてのみ記述したが、タングス
テン、タンタル勢他の高融点金属につい2ても同様の効
果が確認できた。
【図面の簡単な説明】
wI1図は、本発明による方−法とイ疋米の発明による
方法とによって形成したモリブデン姓化物層の表面状態
を示すための光学順黴鏡写真。112〜IIg4図は、
本発明による方法の実施列を示すための主要工程での試
料断面を示した模式的断面図である。 101・−・・・本発明によって形成したモリブデン硅
化物。 102−・・・・・従来の方法によって形成したモリブ
デン蛙化吻、 103・・−・・・酸化膜上にまでハミ出して成長した
モリブデン硅化物。 201.301・・・・−シリコン基板、204.30
4・・・・・・ゲート酸化膜。 205.305・・・・・・ゲート電極。 207.308,408・・・・・・モリブデン膜。 209.209,310,310’−−−−・・混合層
、210.210,306,306’町−・不純物層、
203.303−・・・・チャネルスト、プ用ポロン注
入鳩。

Claims (1)

  1. 【特許請求の範囲】 1、 ソース及びドレイン領域のシリコン表面のほぼ全
    面が平滑でかつ均質な単結晶状の高融点金属硅化物質層
    で被われていることを特徴とするシリコンMO8a!1
    sllE界効果トランジスタ。 2、 ソース及びドレイン領域を形成すべき領域のシリ
    コン結晶表面のほぼ全面に嶋融点金属膜を堆積し、次い
    でソース及びドレイン領域を形成するための不純物イオ
    ンを該iI%融点金属膜を通してかつその飛程が該高融
    点金属膜の膜厚より大きくなる条件でイオン注入Tるこ
    と醗こよりイオン注入された領域での前記高融点金属膜
    と前記シリコン結晶との界面に少くとも前記高融点金属
    と前記シリコンとが混合した層を形成し同時に咳混合層
    直下部にソース及びトレイン領域形成用の不純物イオン
    注入層を形成し1次いで熱処理を行うこと暑こより該イ
    オン注入層の電気的な活性化を行うとともl−に結晶化
    させることを特徴とするシリコンMO8Nun効釆トラ
    ンジスタの製造方法。 3、不純物をドープして形成したソース及びドレイン領
    域のシリコン結晶表面のほぼ全面に^融点金m&!を形
    成し、次いでシリコン中において電気的に不活性なシリ
    コンやアルゴン等のイオンを該−一点金)A膜を通して
    かつその飛程が該高融金属膜の膜厚より大きくなる条件
    でイオン注入することによりイオン注入ざrした領域で
    のs6融点金属膜と不純物をドープしたシリコン結晶と
    の界面に少くとも前記高融点金属と前記シリコンとが混
    合したHIIを形成し、次いで熱処理を行うことにより
    咳混曾層を平滑で力)つ均質な単結晶状の高一点金属妊
    化物鳩に結晶化させることを特徴とするシリコン結晶表
    面・−界効果トランジスタの装遣方法0
JP2090982A 1981-06-15 1982-02-12 シリコンmos型電界効果トランジスタ及びその製造方法 Pending JPS58138075A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2090982A JPS58138075A (ja) 1982-02-12 1982-02-12 シリコンmos型電界効果トランジスタ及びその製造方法
US06/657,080 US4551908A (en) 1981-06-15 1984-10-02 Process of forming electrodes and interconnections on silicon semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2090982A JPS58138075A (ja) 1982-02-12 1982-02-12 シリコンmos型電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS58138075A true JPS58138075A (ja) 1983-08-16

Family

ID=12040348

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2090982A Pending JPS58138075A (ja) 1981-06-15 1982-02-12 シリコンmos型電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS58138075A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437051A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPS6437050A (en) * 1987-07-31 1989-02-07 Nec Corp Semiconductor device
JPH02211622A (ja) * 1989-02-13 1990-08-22 Toshiba Corp 半導体装置及びその製造方法
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
JPH04148533A (ja) * 1990-10-12 1992-05-21 Nec Corp シリサイド層の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
JPS6437051A (en) * 1987-07-31 1989-02-07 Nec Corp Manufacture of semiconductor device
JPS6437050A (en) * 1987-07-31 1989-02-07 Nec Corp Semiconductor device
JPH02211622A (ja) * 1989-02-13 1990-08-22 Toshiba Corp 半導体装置及びその製造方法
JPH04148533A (ja) * 1990-10-12 1992-05-21 Nec Corp シリサイド層の形成方法

Similar Documents

Publication Publication Date Title
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
US4337476A (en) Silicon rich refractory silicides as gate metal
EP0126424A2 (en) Process for making polycide structures
JPH0523055B2 (ja)
JPS5852342B2 (ja) 基体上に珪化金属の層を設ける方法
EP0051500B1 (en) Semiconductor devices
US20080050880A1 (en) Structure for uniform triggering of multifinger semiconductor devices with tunable trigger voltage
JPS61166075A (ja) 半導体装置およびその製造方法
JP3313432B2 (ja) 半導体装置及びその製造方法
EP0472804B1 (en) Copper germanium compounds capable of being produced at low temperature
KR20020056114A (ko) 박막 트랜지스터 및 그 제조방법
JPS58138075A (ja) シリコンmos型電界効果トランジスタ及びその製造方法
JPS62123716A (ja) 半導体装置の製造方法
JP2000196086A (ja) チタンポリサイドゲ―トの形成方法
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
KR940004450B1 (ko) 반도체장치의 제조방법
US20060051596A1 (en) Nickel silicides formed by low-temperature annealing of compositionally modulated multilayers
KR100369340B1 (ko) 티타늄실리사이드의 형성 방법
JP3023189B2 (ja) 半導体装置の製造方法
JPS59177926A (ja) 半導体装置の製造方法
JPS59123228A (ja) 半導体装置の製造方法
JPH03297148A (ja) 半導体装置の製造方法
JPS6360525A (ja) 半導体装置の製造方法
JPH0536911A (ja) 3次元回路素子およびその製造方法